一种碳化硅功率半导体器件及其制备方法与流程

技术特征：
1.一种碳化硅功率半导体器件，其特征在于，包括b 型衬底（201），所述b 型衬底（201）的上表面设有b型外延层（201a），所述b型外延层（201a）的上表面设有b-型漂移区（202），所述b-型漂移区（202）的上表面左右两边分别向下离子注入形成a-型掺杂区（203），所述b-型漂移区（202）的上表面设有栅氧化层（206），所述栅氧化层（206）的上表面设有栅极多晶硅（207），所述栅极多晶硅（207）横跨于左右两边的a-型掺杂区（203）的部分区域以及之间的b-型漂移区（202），所述栅极多晶硅（207）两侧的所述a-型掺杂区（203）的上表面分别进行重掺杂形成a 型第一源区（204），所述a 型第一源区（204）的上表面位于所述栅极多晶硅（207）两侧的部分区域向下反型掺杂形成b 型第二源区（205），所述栅极多晶硅（207）的上表面和侧面设有介质层（208），在所述a 型第一源区（204）和b 型第二源区（205）显露的上表面设有源极接触层（209），并在所述源极接触层（209）和所述介质层（208）的上表面淀积金属形成金属源极（211），所述b 型衬底（201）的下表面设有漏极（210）。2.根据权利要求1所述的碳化硅功率半导体器件，其特征在于，所述a-型掺杂区（203）的深度h4为1.0～2.5um，掺杂浓度为1
×
10
16
～9
×
10
17
cm-3
。3.根据权利要求2所述的碳化硅功率半导体器件，其特征在于，所述a 型第一源区（204）的底部距离所述a-型掺杂区（203）底部的距离h1为0.5～1.5um，所述a 型第一源区（204）的深度h2为0.5～1um，掺杂浓度为1
×
10
19
～5
×
10
21
cm-3
。4.根据权利要求3所述的碳化硅功率半导体器件，其特征在于，所述b 型第二源区（205）的深度h3为0.1～0.5um，掺杂浓度为1
×
10
19
～5
×
10
21
cm-3
，所述b 型第二源区（205）的长度为所述a 型第一源区（204）长度的1/2。5.一种碳化硅功率半导体器件的制备方法，其特征在于，包括如下步骤：步骤1：在b 型衬底（201）上外延生长b型外延层（201a），在所述b型外延层（201a）的上表面形成b-型漂移区（202）；步骤2：根据图形化掩膜版，通过氧化、涂胶、显影、离子注入步骤在所述b-型漂移区（202）的左右两边分别向下轻掺杂离子注入形成a-型掺杂区（203）；步骤3：洗掉器件表面的光刻胶，根据图形化掩膜版，在所述b-型漂移区（202）的上表面淀积氧化物质形成栅氧化层（206），随后在所述栅氧化层（206）的上表面淀积生长形成栅极多晶硅（207），所述栅极多晶硅（207）横跨于左右两边的a-型掺杂区（203）的部分区域以及之间的b-型漂移区（202）；步骤4：在所述栅极多晶硅（207）两侧的所述a-型掺杂区（203）的上表面分别进行重掺杂形成a 型第一源区（204）；步骤5：根据图形化掩膜版，通过氧化、涂胶，显影、离子注入步骤分别在所述a 型第一源区（204）的上表面位于所述栅极多晶硅（207）两侧的部分区域向下反型掺杂形成b 型第二源区（205）；步骤6：洗掉器件表面的光刻胶和氧化层，通过图形化掩膜版，在所述栅极多晶硅（207）上表面和侧面淀积介质层（208），并对所述介质层（208）表面进行平坦化处理；步骤7：通过图形化掩膜版在所述a 型第一源区（204）和b 型第二源区（205）显露的上表面淀积形成源极接触层（209）；步骤8：在所述b 型衬底（201）的下表面淀积金属形成漏极（210），并在所述源极接触层（209）和所述介质层（208）的上表面淀积金属形成金属源极（211）。
6.根据权利要求5所述的碳化硅功率半导体器件的制备方法，其特征在于，所述步骤2中，所述a-型掺杂区（203）的掺杂深度h4为1.0～2.5um，掺杂浓度为1
×
10
16
～9
×
10
17
cm-3
。7.根据权利要求6所述的碳化硅功率半导体器件的制备方法，其特征在于，所述a 型第一源区（204）的底部距离所述a-型掺杂区（203）底部的距离h1为0.5～1.5um，所述a 型第一源区（204）的深度h2为0.5～1um，掺杂浓度为1
×
10
19
～5
×
10
21
cm-3
。8.根据权利要求7所述的碳化硅功率半导体器件的制备方法，其特征在于，所述b 型第二源区（205）的深度h3为0.1～0.5um，掺杂浓度为1
×
10
19
～5
×
10
21
cm-3
，所述b 型第二源区（205）的长度l3为所述a 型第一源区（204）长度l2的1/2。

技术总结
本发明公开了一种碳化硅功率半导体器件及其制备方法，在保证现有技术中减小源极欧姆接触电阻，降低器件功率损耗的前提下，通过调整源区的布局和自对准注入方式，不采用刻蚀方式，保证了第一源区和第二源区显露出的表面平整，形成了良好的源极接触层，解决了各向异性刻蚀露出部分第一源区表面不平整导致源极接触层接触不良问题，同时也解决了在工艺特征尺寸越来越小的情况下出现过刻蚀到第一源区问题，减少了工艺带来的的误差，增加了器件可靠性性能。性性能。性性能。


技术研发人员：程晨 王彬 徐凯 吴李瑞
受保护的技术使用者：江苏游隼微电子有限公司
技术研发日：2022.03.02
技术公布日：2022/4/12