驱动电路及显示面板的制作方法

1.本技术涉及显示技术领域，具体涉及一种驱动电路及显示面板。


背景技术：

2.目前调光技术主要有三种：脉冲宽度调节调光、模拟调光以及数字调光。市场上很多发光二极管显示装置都能够支持其中的一种或多种调光技术。脉冲宽度调节调光方式是一种利用简单的数字脉冲反复开关发光二极管显示装置的调光技术，只需要提供宽、窄不同的数字式脉冲，即可简单地实现改变输出电流，从而调节发光二极管的亮度。
3.现有技术的发光二极管显示装置通常采用脉冲宽度调节调光技术，通过控制驱动电流和显示元件的发光时长来控制显示元件的显示灰阶的，具体的，发光时长较短可显示低灰阶，发光时长较长可显示高灰阶。
4.然而，由于该发光二极管显示装置的驱动电路为了能够形成正常的驱动电流，驱动电流所在的通路的导通时长的最小值是晶体管的最小导通时间，而最小灰阶的实现所需要的显示时长小于驱动电流所在的通路的导通的最小时长，因此该驱动电路可能难以实现低灰阶的显示。


技术实现要素：

5.本技术提供一种驱动电路及显示面板，可以解决现有的驱动电路无法实现低灰阶显示的问题。
6.第一方面，本技术实施例提供一种驱动电路，其特征在于，包括：发光器件、发光控制模块以及灰阶控制模块，所述发光器件串接于发光回路；所述发光控制模块接入扫描信号以及数据信号，并串接于所述发光回路，所述发光控制模块用于在所述扫描信号的控制下输送所述数据信号至所述发光器件；所述灰阶控制模块串接于所述发光回路，所述灰阶控制模块用于控制所述发光回路导通或者截止；所述灰阶控制模块包括第一晶体管和第二晶体管，所述第一晶体管的源极与漏极以及所述第二晶体管的源极与漏极均串接于所述发光回路；其中，所述第一晶体管和所述第二晶体管导通的时间部分重叠以实现所述发光器件的发光时长小于所述第一晶体管或所述第二晶体管的最小导通时间。
7.可选地，在本技术的一些实施例中，所述第一晶体管为n型晶体管和p型晶体管中的一者，所述第二晶体管为n型晶体管和p型晶体管中的另一者。
8.可选地，在本技术的一些实施例中，在一预设周期内，所述p型晶体管的导通时间大于关闭时间，所述驱动电路根据所述n型晶体管的导通时间控制所述发光器件的发光时长。
9.可选地，在本技术的一些实施例中，所述第一晶体管的栅极接入第一控制信号，所述第二晶体管的栅极接入第二控制信号，所述第一控制信号与所述第二控制信号具有相位差。
10.可选地，在本技术的一些实施例中，所述第一控制信号的占空比与所述第二控制
信号的占空比相等。
11.可选地，在本技术的一些实施例中，所述第一晶体管先于所述第二晶体管导通，所述第一晶体管先于所述第二晶体管关闭；或所述第二晶体管先于所述第一晶体管导通，所述第二晶体管先于所述第一晶体管关闭。
12.可选地，在本技术的一些实施例中，所述驱动电路还包括第三晶体管，所述第三晶体管的栅极与第三控制端电连接，所述第三晶体管的源极和漏极设置于第一电源端与其他模块之间。
13.可选地，在本技术的一些实施例中，所述第一晶体管以及所述第二晶体管均为n型晶体管，所述第三晶体管为p型晶体管；或所述第一晶体管以及所述第二晶体管均为p型晶体管，所述第三晶体管为n型晶体管。
14.可选地，在本技术的一些实施例中，所述第三晶体管在所述第一晶体管和所述第二晶体管同时导通之时或之前导通，在所述第一晶体管或所述第二晶体管关闭之时或之后关闭。
15.可选地，在本技术的一些实施例中，所述第三晶体管的导通时间等于所述第一晶体管或者所述第二晶体管的导通时间。
16.可选地，在本技术的一些实施例中，所述发光控制模块包括第四晶体管以及第五晶体管和存储电容；其中，所述第一晶体管的栅极与第一控制端电连接，所述第一晶体管的源极和漏极串接于所述发光回路；所述第二晶体管的栅极与第二控制端电连接，所述第二晶体管的源极和漏极串接于所述发光回路；所述第四晶体管的栅极与第四节点电连接，所述第四晶体管的源极和漏极串接于所述发光回路；所述第五晶体管的栅极与扫描端电连接，所述第五晶体管的源极和漏极中的一者与数据端电连接，所述第五晶体管的源极和漏极中的另一者与所述第四节点电连接；所述存储电容的一端与第四节点电连接，所述存储电容的另一端与第一电压端电连接。
17.另一方面，本技术提供一种显示面板，包括多个呈阵列排布的像素单元，所述像素单元包括上述的驱动电路。
18.本技术提供一种驱动电路及显示面板，该驱动电路包括发光器件、发光控制模块以及灰阶控制模块，所述发光器件串接于发光回路；所述发光控制模块接入扫描信号以及数据信号，并串接于所述发光回路，所述发光控制模块用于在所述扫描信号的控制下输送所述数据信号至所述发光器件；所述灰阶控制模块串接于所述发光回路，所述灰阶控制模块用于控制所述发光回路导通或者截止；所述灰阶控制模块包括第一晶体管和第二晶体管，所述第一晶体管的源极与漏极以及所述第二晶体管的源极与漏极均串接于所述发光回路；其中，所述第一晶体管和所述第二晶体管导通的时间部分重叠以实现所述发光器件的发光时长小于所述第一晶体管或所述第二晶体管的最小导通时间。本技术提供的驱动电路，通过控制第一控制信号和第二控制信号之间的相位差，使第一晶体管和第二晶体管导通的时间部分重叠以实现发光器件的发光时长小于所述第一晶体管或所述第二晶体管的最小导通时间，可以解决现有的驱动电路无法实现低灰阶显示的问题。
附图说明
19.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使
用的附图作简单地介绍，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是本技术第一实施例提供的驱动电路的电路图；
21.图2是本技术第一实施例提供的驱动电路的一种时序图；
22.图3是本技术第一实施例提供的驱动电路的另一种时序图；
23.图4是本技术第二实施例提供的驱动电路的电路图；
24.图5是本技术第二实施例提供的驱动电路的时序图；
25.图6是本技术第三实施例提供的驱动电路的电路图；
26.图7是本技术第三实施例提供的驱动电路的时序图；
27.图8是本技术第四实施例提供的驱动电路的电路图；
28.图9是本技术第四实施例提供的驱动电路的时序图；
29.图10是本技术第五实施例提供的驱动电路的电路图；
30.图11是本技术第五实施例提供的驱动电路的时序图；
31.图12为本技术实施例提供的背光模组的结构示意图；
32.图13为本技术实施例提供的显示面板的结构示意图。
具体实施方式
33.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
34.本技术实施例提供一种彩膜基板及显示面板，可以解决现有的显示面板出光效率低的问题。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。另外，在本技术的描述中，术语“包括”是指“包括但不限于”。术语“第一”、“第二”、“第三”等仅仅作为标示使用，其用于区别不同对象，而不是用于描述特定顺序。
35.本技术所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本技术实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本技术实施例所采用的晶体管为n型晶体管或p型晶体管，其中，n型晶体管为在栅极为高电位时导通，在栅极为低电位时截止；p型晶体管为在栅极为低电位时导通，在栅极为高电位时截止。在本技术实施例中，发光器件d可以是mini-led、micro-led。
36.请参阅图1，图1是本技术第一实施例提供的驱动电路的电路图。如图1所示，本技术实施例提供的驱动电路10包括发光器件d、发光控制模块101以及灰阶控制模块102，发光器件d串接于发光回路；发光控制模块101接入扫描信号scan以及数据信号data，并串接于发光回路，发光控制模块101用于在扫描信号scan的控制下输送数据信号data至发光器件d；灰阶控制模块102串接于发光回路，灰阶控制模块102用于控制发光回路导通或者截止；灰阶控制模块102包括第一晶体管t1和第二晶体管t2，第一晶体管t1的源极与漏极以及第二晶体管t2的源极与漏极均串接于发光回路；其中，第一晶体管t1和第二晶体管t2导通的
时间部分重叠以实现发光器件d的发光时长小于第一晶体管t1或第二晶体管t2的最小导通时间。需要说明的是，发光器件d可以为迷你发光二极管、微型发光二极管或有机发光二极管；发光器件d串接于第一电源端vdd与第二电源端vss构成的发光回路。可以理解的是，为了实现更低灰阶的显示，通过将第一晶体管t1和第二晶体管t2的导通时间重叠，可以以小于单个晶体管的最小导通时间的导通时间来实现更低灰阶的显示。可根据需求，调整第一晶体管t1和第二晶体管t2导通时间的重叠程度，实现发光回路不同的导通时间。
37.在本技术实施例中，第一晶体管t1为n型晶体管和p型晶体管中的一者，第二晶体管t2为n型晶体管和p型晶体管中的另一者。
38.在本技术实施例中，在一预设周期内，p型晶体管的导通时间大于关闭时间，驱动电路根据n型晶体管的导通时间控制发光器件d的发光时长。由于p型晶体管的导通条件为栅极输入低电平，n型晶体管的导通条件为栅极输入高电平，如此设置可降低控制端所需的能耗。
39.在本技术实施例中，第一晶体管t1的栅极接入第一控制信号em1，第二晶体管t2的栅极接入第二控制信号em2，第一控制信号em1与第二控制信号em2具有相位差。
40.在本技术实施例中，驱动电路还包括第三晶体管t3，第三晶体管t3的栅极与第一控制端em1电连接，第三晶体管t3的源极和漏极设置于第一电源端vdd与其他模块之间。具体地，如图1所示，第三晶体管t3的源极和漏极中的一者与第一电源端vdd电连接，第三晶体管t3的源极和漏极中的另一者与第一节点g1电连接。
41.在本技术实施例中，发光控制模块101包括第四晶体管t4以及第五晶体管t5和存储电容c；第四晶体管t4的源极和漏极串接于发光回路；第五晶体管t5的栅极与扫描端scan电连接，第五晶体管t5的源极和漏极中的一者与数据端data电连接，第五晶体管t5的源极和漏极中的另一者与第四节点g4电连接。具体地，如图1所示，第四晶体管t4的栅极与第四节点g4电连接，第四晶体管t4的源极和漏极中的一者与第一节点g1电连接，第四晶体管t4的源极和漏极中的另一者与第二节点g2电连接；第五晶体管t5的栅极与扫描端scan电连接，第五晶体管t5的源极和漏极中的一者与数据端data电连接，第五晶体管t5的源极和漏极中的另一者与第四节点g4电连接；存储电容c的一端与第四节点g4电连接，存储电容c的另一端与第一电压端vcom电连接；发光器件d的阴极与第二电源端vss电连接。其中，发光控制模块101也可以设置于第二晶体管t2与第二电源端vss之间(图中未示出)。
42.在本技术实施例中，第一晶体管t1的栅极与第一控制端em1电连接，第一晶体管t1的源极和漏极串接于发光回路；第二晶体管t2的栅极与第二控制端em2电连接，第二晶体管t2的源极和漏极串接于发光回路。具体地，如图1所示，第一晶体管t1的栅极与第一控制端em1电连接，第一晶体管t1的源极和漏极中的一者与第三节点g3电连接，第一晶体管t1的源极和漏极中的另一者与第二节点g2电连接；第二晶体管t2的栅极与第二控制端em2电连接，第二晶体管t2的源极和漏极中的一者与第三节点g3电连接，第二晶体管t2的源极和漏极中的另一者与发光器件d的阳极电连接。
43.在本技术实施例中，第三晶体管t3的导通时间等于第一晶体管t1或者第二晶体管t2的导通时间。其中，第一晶体管t1以及第二晶体管t2均为n型晶体管，第三晶体管t3为p型晶体管；或第一晶体管t1以及第二晶体管t2均为p型晶体管，第三晶体管t3为n型晶体管。第三晶体管t3在第一晶体管t1和第二晶体管t2同时导通之时或之前导通，在第一晶体管t1或
第二晶体管t2关闭之时或之后关闭。
44.需要说明的是，第一晶体管t1、第二晶体管t2、第三晶体管t3以及第四晶体管t4可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管、场效应晶体管中的一种或者多种。进一步的，本技术实施例提供的驱动电路10中第一晶体管t1与第二晶体管t2为不同类型的晶体管，第三晶体管t3与第一晶体管t1为相同类型的晶体管。如图1所示，第一晶体管t1与第三晶体管t3为n型晶体管，第二晶体管t2为p型晶体管。
45.需要说明的是，第一电源端vdd和第二电源端vss均用于输出一预设电压值。此外，在本技术实施例中，第一电源端vdd的电位大于第二电源端vss的电位。具体的，第二电源端vss的电位可以为接地端的电位。当然，可以理解地，第二电源端vss的电位还可以为其它。
46.本技术实施例提供的驱动电路10，通过控制第一控制信号em1和第二控制信号em2之间的相位差，使第一晶体管t1与第二晶体管t2导通的时间部分重叠以实现发光器件d的发光时长小于第一晶体管t1或第二晶体管t2的最小导通时间，可以解决现有的驱动电路无法实现低灰阶显示的问题。
47.请参阅图2，图2是本技术第一实施例提供的驱动电路的一种时序图；如图2所示，第一控制信号em1、第二控制信号em2，数据信号data、扫描信号scan、相组合先后对应于数据写入阶段t1及发光阶段t2；也即，在一帧时间内，本技术实施例提供的驱动电路10的驱动控制时序包括数据写入阶段t1及发光阶段t2。其中，如图1和图2所示，第一晶体管t1为n型晶体管，第二晶体管t2为p型晶体管，且第一晶体管t1先于第二晶体管t2导通，第一晶体管t1先于第二晶体管t2关闭。
48.在本技术实施例中，第一控制信号em1的占空比与第二控制信号em2的占空比相等。第一晶体管t1和第二晶体管t2同时导通的时间小于6.7微秒。
49.需要说明的是，发光器件d在发光阶段t2发光。
50.具体的，在数据写入阶段t1，扫描信号scan为高电位，第一控制信号em1为低电位，第二控制信号em2为低电位。
51.具体的，在发光阶段t2，扫描信号scan为低电位，第一控制信号em1为高电位，第二控制信号em2为高电位。其中，第一控制信号em1的导通时间早于第二控制信号em2的导通时间，且第一控制信号em1和第二控制信号em2的导通时间相等，相当于第二控制信号em2比第一控制信号em1延迟输入导通信号，当第二控制信号em2和第一控制信号em1均输入导通信号时电流才能输入至发光器件d，因此发光器件d的发光时间为第二控制信号em2和第一控制信号em1同时导通的时间，这样就可以通过控制第二控制信号em2的导通信号输入的时间来调整发光时间的长短。
52.具体的，当第二控制信号em2的导通信号输入时长一定时，第二控制信号em2的导通信号的输入延迟越短，发光时间相对越长，第二控制信号em2的导通信号的输入延迟越长，发光时间相对越短。第二控制信号em2比第一控制信号em1延迟输入导通信号，实际的发光时间如emand所示，发光时间缩短，适用于显示低灰阶。
53.本实施例的驱动电路中，通过第二控制信号em2比第一控制信号em1延迟输入导通信号可以使得在保证电流正常的前提下进一步缩短发光的最小时长，从而保证低灰阶的显示，进而提高驱动电路的性能。
54.具体的，第一电源端vdd和第二电源端vss均为直流电压源。
55.作为本技术的一个具体实施方式，请参阅图3和图1，图3是本技术第一实施例提供的驱动电路的另一种时序图。如图1所示，第一晶体管t1与第二晶体管t2为n型晶体管，t2为p型晶体管。第一控制信号em1与第二控制信号em2具有相位差，且第一控制信号em1的占空比与第二控制信号em2的占空比不相等，如图3所示，第一控制信号em1的占空比小于第二控制信号em2的占空比。
56.作为本技术的一个具体实施方式，请参阅图4和图5，图4是本技术第二实施例提供的驱动电路的电路图；图5是本技术第二实施例提供的驱动电路的时序图。如图4所示，图4与图1的区别在于第一控制信号em1与第三控制信号em3之间具有相位差，其中，第三晶体管t3的栅极接入第三控制信号em3。
57.如图5所示，第三晶体管t3的导通时间先于第一晶体管t1，第一晶体管t1的导通时间先于第二晶体管t2的导通时间。优选地，第一控制信号em1的占空比与第二控制信号em2的占空比以及第三控制信号em3的占空比相等。具体地，第一晶体管t1、第二晶体管t2以及第三晶体管t3的导通时间也可以不相等。
58.在数据写入阶段t1，扫描信号scan为高电位，第一控制信号em1为低电位，第二控制信号em2为低电位，第三控制信号em3为低电位。
59.具体的，在发光阶段t2，扫描信号scan为低电位，第一控制信号em1为高电位，第二控制信号em2为高电位，第三控制信号em3为高电位。其中，第三晶体管t3的导通时间先于第一晶体管t1的导通时间，第一晶体管t1的导通时间先于第二晶体管t2的导通时间，发光器件d的发光时间为第三控制信号em3、第二控制信号em2和第一控制信号em1同时导通的时间，由于第一控制信号em1比第三控制信号em3延迟导通、第二控制信号em2比第一控制信号em1延迟输入导通信号，实际的发光时间如emand所示，发光时间缩短，适用于显示低灰阶。
60.本实施例的驱动电路中，通过第二控制信号em2比第一控制信号em1延迟输入导通信号可以使得在保证电流正常的前提下进一步缩短发光的最小时长，从而保证低灰阶的显示，进而提高驱动电路的性能。
61.作为本技术的一个具体实施方式，请参阅图6和图7，图6是本技术第三实施例提供的驱动电路的电路图；图7是本技术第三实施例提供的驱动电路的时序图。如图6所示，图6与图1的区别在于第一晶体管t1与第三晶体管t3为p型晶体管，第二晶体管t2为n型晶体管。其中，第一晶体管t1和第三晶体管t3的栅极均接入第一控制信号em1。
62.如图7所示，第一晶体管t1的导通时间先于第二晶体管t2的导通时间。优选地，第一控制信号em1的占空比与第二控制信号em2的占空比相等。具体地，第一晶体管t1、第二晶体管t2导通时间也可以不相等。
63.在数据写入阶段t1，扫描信号scan为高电位，第一控制信号em1为高电位，第二控制信号em2为低电位。
64.具体的，在发光阶段t2，扫描信号scan为低电位，第一控制信号em1为低电位，第二控制信号em2为高电位。其中，第一控制信号em1的导通时间早于第二控制信号em2的导通时间，且第一控制信号em1和第二控制信号em2的导通时间相等，发光器件d的发光时间为第二控制信号em2和第一控制信号em1同时导通的时间，由于第二控制信号em2比第一控制信号em1延迟输入导通信号，实际的发光时间如emand所示，发光时间缩短，适用于显示低灰阶。
65.本实施例的驱动电路中，通过第二控制信号em2比第一控制信号em1延迟输入导通
信号可以使得在保证电流正常的前提下进一步缩短发光的最小时长，从而保证低灰阶的显示，进而提高驱动电路的性能。
66.作为本技术的一个具体实施方式，请参阅图8和图9，图8是本技术第四实施例提供的驱动电路的电路图；图9是本技术第四实施例提供的驱动电路的时序图。如图8所示，图8与图1的区别在于第二晶体管t2与第三晶体管t3为p型晶体管，第一晶体管t1为n型晶体管。其中，第二晶体管t2和第三晶体管t3的栅极均接入第二控制信号em2。
67.如图9所示，第三晶体管t3的导通时间先于第一晶体管t1的导通时间。优选地，第二控制信号em2的占空比与第一控制信号em1的占空比相等。具体地，第三晶体管t3、第二晶体管t2导通时间也可以不相等。
68.在数据写入阶段t1，扫描信号scan为高电位，第一控制信号em1为低电位，第二控制信号em2为高电位。
69.具体的，在发光阶段t2，扫描信号scan为低电位，第一控制信号em1为高电位，第二控制信号em2为低电位。其中，第二控制信号em2的导通时间早于第一控制信号em1的导通时间，且第一控制信号em1和第二控制信号em2的导通时间相等，发光器件d的发光时间为第二控制信号em2和第一控制信号em1同时导通的时间，由于第二控制信号em2比第一控制信号em1延迟输入导通信号，实际的发光时间如emand所示，发光时间缩短，适用于显示低灰阶。
70.本实施例的驱动电路中，通过第二控制信号em2比第一控制信号em1延迟输入导通信号可以使得在保证电流正常的前提下进一步缩短发光的最小时长，从而保证低灰阶的显示，进而提高驱动电路的性能。
71.作为本技术的一个具体实施方式，请参阅图10和图11，图10是本技术第五实施例提供的驱动电路的电路图；图11是本技术第五实施例提供的驱动电路的时序图。如图10所示，图10与图1的区别在于第一晶体管t1以及第二晶体管t2均为n型晶体管，第三晶体管t3为p型晶体管。其中，第一晶体管t1的栅极接入第一控制信号em1，第二晶体管t2的栅极接入第二控制信号em2，第三晶体管t3的栅极接入第三控制信号em3。
72.如图11所示，第三晶体管t3的导通时间先于第一晶体管t1的导通时间，第一晶体管t1的导通时间先于第二晶体管t2的导通时间。优选地，第三控制信号em3的占空比、第二控制信号em2的占空比与第一控制信号em1的占空比相等。具体地，第三晶体管t3、第二晶体管t2导通时间也可以不相等。
73.在数据写入阶段t1，扫描信号scan为高电位，第一控制信号em1为低电位，第二控制信号em2为低电位，第三控制信号em3为高电位。
74.具体的，在发光阶段t2，扫描信号scan为低电位，第一控制信号em1为高电位，第二控制信号em2为高电位，第三控制信号em3为低电位。其中，第三晶体管t3的导通时间先于第一晶体管t1的导通时间，第一晶体管t1的导通时间先于第二晶体管t2的导通时间，发光器件d的发光时间为第三控制信号em3、第二控制信号em2和第一控制信号em1同时导通的时间，由于第一控制信号em1比第三控制信号em3延迟导通、第二控制信号em2比第一控制信号em1延迟输入导通信号，实际的发光时间如emand所示，发光时间缩短，适用于显示低灰阶。
75.本实施例的驱动电路中，通过第二控制信号em2比第一控制信号em1延迟输入导通信号可以使得在保证电流正常的前提下进一步缩短发光的最小时长，从而保证低灰阶的显示，进而提高驱动电路的性能。
76.请参阅图12，图12为本技术实施例提供的背光模组的结构示意图。本技术实施例还提供一种背光模组100，其包括数据线20、第一控制信号线30、第二控制信号线40、扫描线50以及以上所述的驱动电路10。其中，数据线20用于提供数据信号。第一控制信号线30用于提供第一控制信号。第二控制信号线40用于提供第二控制信号。扫描线50用于提供扫描信号。驱动电路10与数据线20、第一控制信号线30、第二控制信号线40、扫描线50均连接。其中，发光器件d可以是mini-led、micro-led。驱动电路10具体可参照以上对该驱动电路的描述，在此不做赘述。
77.请参阅图13，图13为本技术实施例提供的显示面板的结构示意图。本技术实施例还提供一种显示面板200，包括多个呈阵列排布的像素单元210，每一像素单元210均包括以上所述的驱动电路10，其中，发光器件d可以是mini-led、micro-led。具体可参照以上对该驱动电路10的描述，在此不做赘述。
78.该显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
79.以上对本技术实施例所提供的一种驱动电路及显示面板进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本技术的限制。