半导体芯片封装方法及芯片封装结构与流程

1.本发明涉及半导体芯片封装技术领域，具体涉及一种半导体芯片封装方法和芯片封装结构。


背景技术：

2.随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，内部功能元件和走线的集成度也相应不断提高，因此封装的要求也不断提高。晶圆级封装领域目前主要采取是扇出封装和转接板封装技术，无论采用何种封装方式都需要通过重布线技术工艺将芯片接脚电联接到封装所需位置，因而要求接脚的尺寸，间距等技术参数满足重布线工艺需求。但是随着芯片功能的增加，芯片信号输入接脚、输出接脚数量不断增加，而芯片尺寸也在不断减小，因而接脚在芯片上的分布愈加复杂，密度也越来越高，当密度达到一定程度时，受工艺精度的限制，重布线层中互联层间距有限，如间距太小容易造成短路，因此难以将芯片的全部接脚通过重布线引出。故而需要一种封装方式满足高密度接脚分布的芯片的封装的需求。


技术实现要素：

3.因此，本发明提供一种芯片封装方法和封装结构，以满足接脚高密度分布的芯片的封装需求。
4.本发明提供一种芯片封装方法，芯片正面表面具有保留区和非保留区；非保留区包围保留区；芯片正面表面设置有若干接脚；若干接脚包括第一类接脚和第二类接脚，第一类接脚位于非保留区上，第二类接脚位于保留区上；芯片内部设置有若干芯片内走线，各芯片内走线分别与芯片正面表面的若干接脚一一对应连接；芯片内走线包括第一类走线和第二类走线，第一类走线与第一类接脚对应连接，第二类走线与第二类接脚对应连接；芯片封装方法包括：在芯片背面开设若干通孔，各通孔的底部分别暴露各第二类走线；提供封装基板；封装芯片的正面，以使第一类走线通过第一类接脚电连接封装基板；封装芯片的背面，以使第二类走线通过通孔电连接封装基板。
5.可选的，芯片封装方法还包括以下步骤：形成第一重布线层：第一重布线层形成于芯片正面表面，第一类接脚电连接第一重布线层，第一重布线层电连接封装基板。
6.可选的，形成第一重布线层的步骤包括：形成第一介质层，形成第二介质层和形成第一中间介质层，其中第一中间介质层形成于第一介质层和第二介质层之间；形成第一重布线层的步骤还包括：形成第一导电互联层，形成第二导电互联层和形成第一中间导电互联层；第一导电互联层形成于第一介质层中且贯通第一介质层；第二导电互联层形成于第二介质层中且贯通第二介质层；第一中间导电互联层形成于第一中间介质层之中且连通第一导电互联层和第二导电互联层；
7.可选的，第一介质层形成于芯片正面表面，且第一导电互联层连接第一类接脚；第二介质层形成于中间介质层背向芯片一侧表面。
8.可选的，芯片封装方法还包括以下步骤：在第二导电互联层背向芯片一侧的表面和第二介质层背向芯片一侧的表面贴装键合载片；去除键合载片，在第二导电互联层背向芯片一侧的表面形成第一焊球；将第二导电互联层通过第一焊球连接至封装基板形成电连接。
9.可选的，芯片封装方法还包括以下步骤：在通孔中形成填充导电层，填充导电层完全填充通孔。
10.可选的，芯片封装方法还包括以下步骤：形成第二重布线层：在芯片的背面形成第二重布线层，以使第二类走线通过填充导电层电连接第二重布线层，第二重布线层电连接封装基板。
11.可选的，形成第二重布线层的步骤包括：形成第二绝缘介质层；形成第二重布线层的步骤还包括：形成第三导电互联层，形成第四导电互联层；第三导电互联层形成于第二绝缘介质层中；第四导电互联层形成于第二绝缘介质层中；第四导电互联层与第三导电互联层连接。
12.可选的，第二绝缘介质层形成于芯片的背面表面；第三导电互联层连接填充导电层；第四导电互联层电连接封装基板。
13.可选的，芯片封装方法还包括以下步骤：在第四导电互联层表面打线以电连接至封装基板。
14.本发明还提供一种芯片封装结构：芯片正面表面具有保留区和非保留区；非保留区包围保留区；芯片正面表面设置有若干接脚；若干接脚包括第一类接脚和第二类接脚，第一类接脚位于非保留区上，第二类接脚位于保留区上；芯片内部设置有若干芯片内走线，各芯片内走线分别与芯片正面表面的若干接脚一一对应连接；芯片内走线包括第一类走线和第二类走线，第一类走线与第一类接脚对应连接，第二类走线与第二类接脚对应连接；芯片背面设置有若干通孔，通孔的底部暴露各第二类走线；芯片封装结构还包括：封装基板；第一类走线通过第一类接脚电连接封装基板；第二类走线通过通孔电连接封装基板。
15.可选的，芯片封装结构还包括：第一重布线层；第一重布线层位于封装基板和芯片之间，且芯片正面朝向第一重布线层；第一类接脚电连接第一重布线层，第一重布线层电连接封装基板。
16.可选的，第一重布线层包括：第一绝缘介质层；第一绝缘介质层包括：第一介质层，第二介质层和第一中间介质层，第一中间介质层位于第一介质层和第二介质层之间；第一重布线层还包括：第一导电互联层，第二导电互联层和第一中间导电互联层；第一导电互联层位于第一介质层中且贯通第一介质层；第二导电互联层位于第二介质层中且贯通第二介质层；第一中间导电互联层位于第一中间介质层之中且连通第一导电互联层和第二导电互联层。
17.可选的，第一介质层位于芯片正面表面，第二介质层位于中间介质层背向芯片一侧表面。
18.可选的，第一导电互联层连接各第一类接脚；第二导电互联层电连接封装基板。
19.可选的，通孔中设置有填充导电层，填充导电层完全填充通孔。
20.可选的，芯片封装结构还包括：第二重布线层；第二重布线层位于芯片的背面，第二类走线通过填充导电层电连接第二重布线层，第二重布线层电连接封装基板。
21.可选的，第二重布线层包括：第二绝缘介质层；第一重布线层还包括：第二导电互联层，第二导电互联层包括：第三导电互联层，第四导电互联层；第三导电互联层位于第二绝缘介质层中；第四导电互联层位于第二绝缘介质层；第四导电互联层与第三导电互联层连接。
22.可选的，第三导电互联层连接各导电填充层；第四导电互联层电连接封装基板。
23.可选的，第二导电互联层通过打线电连接封装基板。
24.本发明的技术方案，具有如下优点：
25.本发明的芯片封装方法，通过在芯片背面形成暴露第二类走线的通孔，第一类走线通过第一类接脚电连接至封装基板，第二类走线通过通孔电连接至封装基板的方式，可以实现芯片中的第一类走线和第二类走线分别通过正面接脚和背面通孔各自电连接至封装基板。从而不必使用正面的全部接脚就可以将全部的芯片内走线分别电连接至封装基板，使得芯片正面的重布线封装难度降低；可以应对高密度分布的接脚的封装，且能够将芯片内全部的走线都连接至封装基板，不会造成芯片内走线无处连接而造成功能损失的问题，可以满足接脚高密度排布的芯片的封装需求。
26.本发明的芯片封装结构，通过在芯片背面设置暴露第二类走线的通孔，第一类走线通过第一类接脚电连接至封装基板，第二类走线通过通孔电连接至封装基板的方式，可以实现芯片中的第一类走线和第二类走线分别通过正面接脚和背面通孔各自电连接至封装基板。从而不必使用正面的全部接脚就可以将全部的芯片内走线分别电连接至封装基板，使得芯片正面的重布线封装难度降低；可以应对接脚高密度分布的芯片的封装，且能够将芯片内全部的走线都连接至封装基板，不会造成芯片内走线无处连接而造成功能损失的问题，可以满足接脚高密度排布的芯片的封装的需求。
附图说明
27.为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
28.图1-图7为本发明的一个实施例的半导体芯片封装方法中各个过程步骤中半导体芯片封装结构的状态示意图；
29.图7为本发明的一个实施例的半导体封装结构的结构示意图；
30.图8为本发明的一个实施例的半导体芯片封装方法的流程示意图。
具体实施方式
31.下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
32.在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
33.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
34.此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
35.实施例1
36.参考图1～图8，本实施例提供一种芯片封装方法，其中：
37.芯片100正面表面具有保留区a和非保留区；非保留区包围保留区a；若干接脚110包括第一类接脚111、113和第二类接脚112，第一类接脚111、113位于非保留区上，第二类接脚112位于保留区上；
38.在本实施例中，保留区a具有多个，且间隔设置，每一保留区a中具有一列第二类接脚112，相邻的保留区a被一列非保留区中的接脚113间隔开。在其他一些实施例中，保留区a可以为单个，并且单个保留区a也可以横跨多列接脚。
39.参考图1和图2，芯片100内部设置有若干芯片内走线，各芯片内走线分别与芯片正面表面的若干接脚一一对应连接(对应连接的具体连线路径未显示)；芯片内走线包括第一类走线121、123和第二类走线122，第一类走线121、123与第一类接脚111、113对应连接，第二类走线122与第二类接脚112对应连接。
40.本实施例中，第一类走线121对应第一类接脚111，第一类走线123对应第一类接脚113，第二类走线122对应第二类接脚112。本实施例中的对应关系仅为举例说明而使用，在其他一些实施例中，也可以有其他的对应关系，在此不做详细列举。
41.本实施例提供的芯片封装方法包括：
42.在芯片100背面开设若干通孔130，各通孔130的底部分别暴露各第二类走线122；
43.提供封装基板700；
44.封装芯片100的正面，以使第一类走线121、123通过第一类接脚111、113电连接封装基板700；
45.封装芯片100的背面，以使第二类走线122通过通孔130电连接封装基板700。
46.进一步的，本实施例的芯片封装方法，还包括以下步骤：
47.形成第一重布线层300；第一重布线层300形成于芯片100正面表面，第一类接脚111、113电连接第一重布线层300，第一重布线层300电连接封装基板700。
48.具体的，参考图3，形成第一重布线层300的步骤包括：形成第一绝缘介质层；形成第一绝缘介质层的步骤包括：形成第一介质层310，形成第二介质层330和形成第一中间介质层320，其中第一中间介质层320形成于第一介质层310和第二介质层330之间；
49.形成第一重布线层300的步骤还包括：形成第一导电互联层340，形成第二导电互
联层350和形成第一中间导电互联层；第一导电互联层340形成于第一介质层310中且贯通第一介质层310；第二导电互联层350形成于第二介质层330中且贯通第二介质层330；第一中间导电互联层形成于第一中间介质层320之中且连通第一导电互联层340和第二导电互联层350。
50.各导电互联层和各介质层是按一层导电互联层—一层介质层的顺序依次形成的。
51.进一步的，第一介质层310形成于芯片100正面表面，且第一导电互联层310连接第一类接脚111、113；第二介质层330形成于中间介质层320背向芯片100一侧表面。
52.参考图4～图7，本实施例提供的芯片封装方法，还包括以下步骤：
53.在第二导电互联层背向芯片100一侧的表面和第二介质层330背向芯片100一侧的表面贴装键合载片400；
54.去除键合载片400，在第二导电互联层350背向芯片100一侧的表面形成第一焊球600；
55.将第二导电互联层350通过第一焊球600连接至封装基板700形成电连接。具体的，第一焊球600连接到封装基板700的转接侧连接层710。
56.进一步的，本实施例提供的芯片封装方法，还包括以下步骤：
57.在通孔130中形成填充导电层500，填充导电层500完全填充通孔130。
58.形成第二重布线层；在芯片100的背面形成第二重布线层，以使第二类走线122电连接第二重布线层，第二重布线层电连接封装基板700。形成第二重布线层的步骤，在形成键合载片400之后，去除键合载片400之前。
59.具体的，形成第二重布线层的步骤包括：形成第二绝缘介质层520；
60.形成第二重布线层的步骤还包括：形成第三导电互联层510，形成第四导电互联层530；第三导电互联层510形成于第二绝缘介质层520中；第四导电互联层530形成于第二绝缘介质层520中；第四导电互联层530与第三导电互联层连接。
61.第二绝缘介质层520形成于芯片100的背面表面，且第三导电互联层电510连接填充导电层500；第四导电互联层530电连接封装基板700。
62.在其他一些实施例中，第二绝缘介质层520和导电互联层均可以为多层结构，通过一层导电互联层—一层介质层的顺序依次形成。
63.具体的，还包括以下步骤：在第四导电互联层530表面打线以将第四导电互联层530电连接至封装基板700。具体的，打线740连接第四导电互联层530和封装基板700上的转接侧连接层710。
64.各导电互联层和各介质层是按一层导电互联层—一层介质层的顺序依次形成的。
65.封装基板700相对转接侧连接层710一侧还设置有输出侧连接层720，输出侧连接层720表面设置有第二焊球720，用以将封装基板上封装好的封装结构与其他元器件或电路板连接。
66.本实施例的芯片封装方法，通过在芯片100背面形成暴露第二类走线122的通孔130，第一类走线121、123通过第一类接脚111、113电连接至封装基板700，第二类走线122通过通孔电连接至封装基板700的方式，可以实现芯片中的第一类走线121、123和第二类走线122分别通过正面接脚和背面通孔各自电连接至封装基板700。从而不必使用正面的全部接脚就可以将全部的芯片内走线分别电连接至封装基板700，使得芯片正面的重布线封装难
度降低；可以应对高密度分布的接脚的封装，且能够将全部的芯片内走线都连接至封装基板，不会造成芯片内走线无处连接而造成功能损失的问题，可以满足接脚高密度排布的芯片的封装的需求。并且不会影响前道的芯片制作工艺。
67.实施例2
68.参考图1～图7，本实施例提供一种芯片封装结构。
69.芯片100正面表面具有保留区a和非保留区；非保留区包围保留区a；若干接脚包括第一类接脚111、113和第二类接脚112，第一类接脚111、113位于非保留区上，第二类接脚112位于保留区上。
70.在本实施例中，保留区a具有多个，且间隔设置，每一保留区a中具有一列第二类接脚112，相邻的保留区a被一列非保留区中的接脚113间隔开。在其他一些实施例中，保留区a可以为单个，并且单个保留区a也可以横跨多列接脚。
71.芯片100内部设置有若干芯片内走线，各芯片内走线分别与芯片100正面表面的若干接脚一一对应连接(对应连接的具体连线路径未显示)。芯片内走线包括第一类走线121、123和第二类走线122，第一类走线121、123与第一类接脚111、113对应连接，第二类走线122与第二类接脚112对应连接。
72.本实施例中，第一类走线121对应第一类接脚111，第一类走线123对应第一类接脚113，第二类走线122对应第二类接脚112。本实施例中的对应关系仅为举例说明而使用，在其他一些实施例中，也可以有其他的对应关系，在此不做详细列举。
73.芯片100背面设置有若干通孔130，通孔的底部暴露各第二类走线122。
74.芯片封装结构还包括：
75.封装基板700；第一类走线121、123通过第一类接脚111、113电连接封装基板700；第二类走线122通过通孔130电连接封装基板。
76.进一步的，芯片封装结构还包括：第一重布线层300；第一重布线层300位于封装基板700和芯片100之间，且芯片100正面朝向第一重布线层300；第一类接脚111、113电连接第一重布线层，第一重布线层电连接封装基板700。
77.具体的，第一重布线层包括：第一绝缘介质层；第一绝缘介质层包括：第一介质层310，第二介质层330和第一中间介质层320，第一中间介质层320位于第一介质层310和第二介质层330之间；
78.第一重布线层300还包括：第一导电互联层340，第二导电互联层350和第一中间导电互联层；第一导电互联层340位于第一介质层310中且贯通第一介质层310；第二导电互联层350位于第二介质层330中且贯通第二介质层330；第一中间导电互联层位于第一中间介质层320之中且连通第一导电互联层340和第二导电互联层350。
79.进一步的，第一介质层310位于芯片100正面表面，第二介质层330位于中间介质层320背向芯片100一侧表面。
80.此外，第一中间导电互联层和第一中间介质层320均可以为多层结构，图3中显示的第一中间导电互联层仅为示例，具体的连通第一导电互联层340和第二导电互联层350的方式不以图中所示为限。
81.第一导电互联层340连接各第一类接脚111、113；第二导电互联层350电连接封装基板700。
82.具体的，在本实施例中，在第二导电互联层350的表面设置有第一焊球600，第二导电互联层350通过第一焊球600连接至封装基板700表面的转接侧连接层710。
83.进一步的，各通孔130中均设置有填充导电层500，填充导电层500完全填充通孔130。
84.进一步的，芯片封装结构，还包括：第二重布线层；第二重布线层位于芯片100的背面，第二类走线122连接第二重布线层，第二重布线层电连接封装基板700。
85.具体的，第二重布线层包括：第二绝缘介质层520。
86.第二重布线层的步骤还包括：第三导电互联层510，第四导电互联层530；导电互联层510位于第二绝缘介质层520中；第四导电互联层530位于第二绝缘介质层520中；第四导电互联层530与第三导电互联层510连接。
87.具体的，第四导电互联层可以直接位于第三导电互联层表面直接连接，也可以在中间具有多层其他的中间导电互联层形成连接。同样的，第二绝缘介质层520也可以为多层结构。
88.进一步的，第三导电互联层510电连接各第二类走线122；第四导电互联层530电连接封装基板700。
89.具体的，第四导电互联层530通过打线740连接到封装基板700上的转接侧连接层710。
90.此外，封装基板700相对转接侧连接层710一侧还设置有输出侧连接层720，输出侧连接层720表面设置有第二焊球720，用以将封装基板上封装好的封装结构与其他元器件或电路板连接。
91.本实施例提供的芯片封装结构，通过在芯片100背面设置暴露第二类走线122的通孔130，第一类走线121、123通过第一类接脚111、113电连接至封装基板，第二类走线122通过通孔130电连接至封装基板700的方式，可以实现芯片100中的第一类走线121、123和第二类走线122分别通过正面接脚和背面通孔各自电连接至封装基板700。从而不必使用正面的全部接脚就可以将全部的芯片内走线分别电连接至封装基板700，使得芯片正面的重布线封装难度降低；可以应对高密度分布的接脚的封装，且能够将全部的芯片内走线都连接至封装基板，不会造成芯片内走线无处连接而造成功能损失的问题，可以满足接脚高密度排布的芯片的封装的需求。并且不会影响前道的芯片制作工艺。
92.显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。