半导体芯片封装方法及芯片封装结构与流程

技术特征：
1.一种芯片封装方法，其特征在于：所述芯片正面表面具有保留区和非保留区；所述非保留区包围所述保留区；所述芯片正面表面设置有若干接脚；所述若干接脚包括第一类接脚和第二类接脚，所述第一类接脚位于所述非保留区上，所述第二类接脚位于所述保留区上；所述芯片内部设置有若干芯片内走线，各所述芯片内走线分别与所述芯片正面表面的若干接脚一一对应连接；所述芯片内走线包括第一类走线和第二类走线，所述第一类走线与所述第一类接脚对应连接，所述第二类走线与所述第二类接脚对应连接；所述芯片封装方法包括：在所述芯片背面开设若干通孔，各所述通孔的底部分别暴露各所述第二类走线；提供封装基板；封装所述芯片的正面，以使所述第一类走线通过所述第一类接脚电连接所述封装基板；封装所述芯片的背面，以使所述第二类走线通过所述通孔电连接所述封装基板。2.根据权利要求1所述的芯片封装方法，其特征在于：还包括以下步骤：形成第一重布线层：所述第一重布线层形成于所述芯片正面表面，所述第一类接脚电连接所述第一重布线层，所述第一重布线层电连接所述封装基板。3.根据权利要求2所述的芯片封装方法，其特征在于：所述形成第一重布线层的步骤包括：形成第一介质层，形成第二介质层和形成第一中间介质层，其中所述第一中间介质层形成于所述第一介质层和所述第二介质层之间；所述形成第一重布线层的步骤还包括：形成第一导电互联层，形成第二导电互联层和形成第一中间导电互联层；所述第一导电互联层形成于所述第一介质层中且贯通所述第一介质层；所述第二导电互联层形成于所述第二介质层中且贯通所述第二介质层；所述第一中间导电互联层形成于所述第一中间介质层之中且连通所述第一导电互联层和所述第二导电互联层。4.根据权利要求3所述的芯片封装方法，其特征在于：所述第一介质层形成于所述芯片正面表面，且所述第一导电互联层连接所述第一类接脚；所述第二介质层形成于所述中间介质层背向所述芯片一侧表面。5.根据权利要求4所述的芯片封装方法，其特征在于：还包括以下步骤：在所述第二导电互联层背向芯片一侧的表面和所述第二介质层背向芯片一侧的表面贴装键合载片；去除所述键合载片，在所述第二导电互联层背向芯片一侧的表面形成第一焊球；将所述第二导电互联层通过所述第一焊球连接至所述封装基板形成电连接。6.根据权利要求2所述的芯片封装方法，其特征在于，还包括以下步骤：在所述通孔中形成填充导电层，所述填充导电层完全填充所述通孔。7.根据权利要求6所述的芯片封装方法，其特征在于：还包括以下步骤：形成第二重布线层：在所述芯片的背面形成所述第二重布线层，以使所述第二类走线通过所述填充导电层电连接所述第二重布线层，所述第二重布线层电连接所述封装基板。8.根据权利要求7所述的芯片封装方法，其特征在于：所述形成所述第二重布线层的步骤包括：形成第二绝缘介质层；
所述形成第二重布线层的步骤还包括：形成第三导电互联层，形成第四导电互联层；所述第三导电互联层形成于所述第二绝缘介质层中；所述第四导电互联层形成于所述第二绝缘介质层中；所述第四导电互联层与所述第三导电互联层连接。9.根据权利要求8所述的芯片封装方法，其特征在于，所述第二绝缘介质层形成于所述芯片的背面表面；所述第三导电互联层连接所述填充导电层；所述第四导电互联层电连接所述封装基板。10.根据权利要求8所述的芯片封装方法，其特征在于，还包括以下步骤：在所述第四导电互联层表面打线以电连接至所述封装基板。11.一种芯片封装结构，其特征在于：所述芯片正面表面具有保留区和非保留区；所述非保留区包围所述保留区；所述芯片正面表面设置有若干接脚；所述若干接脚包括第一类接脚和第二类接脚，所述第一类接脚位于所述非保留区上，所述第二类接脚位于所述保留区上；所述芯片内部设置有若干芯片内走线，各所述芯片内走线分别与所述芯片正面表面的若干接脚一一对应连接；所述芯片内走线包括第一类走线和第二类走线，所述第一类走线与所述第一类接脚对应连接，所述第二类走线与所述第二类接脚对应连接；所述芯片背面设置有若干通孔，所述通孔的底部暴露各所述第二类走线；所述芯片封装结构还包括：封装基板；所述第一类走线通过所述第一类接脚电连接所述封装基板；所述第二类走线通过所述通孔电连接所述封装基板。12.根据权利要求11所述的芯片封装结构，其特征在于，还包括：第一重布线层；所述第一重布线层位于所述封装基板和所述芯片之间，且所述芯片正面朝向所述第一重布线层；所述第一类接脚电连接所述第一重布线层，所述第一重布线层电连接所述封装基板。13.根据权利要求12所述的芯片封装结构，其特征在于，所述第一重布线层包括：第一绝缘介质层；所述第一绝缘介质层包括：第一介质层，第二介质层和第一中间介质层，所述第一中间介质层位于所述第一介质层和所述第二介质层之间；所述第一重布线层还包括：第一导电互联层，第二导电互联层和第一中间导电互联层；所述第一导电互联层位于所述第一介质层中且贯通所述第一介质层；所述第二导电互联层位于所述第二介质层中且贯通所述第二介质层；所述第一中间导电互联层位于所述第一中间介质层之中且连通所述第一导电互联层和所述第二导电互联层。14.根据权利要求13所述的芯片封装结构，其特征在于，所述第一介质层位于所述芯片正面表面，所述第二介质层位于所述中间介质层背向所述芯片一侧表面。15.根据权利要求13所述的芯片封装结构，其特征在于，所述第一导电互联层连接各所述第一类接脚；所述第二导电互联层电连接所述封装基板。16.根据权利要求12所述的芯片封装结构，其特征在于，所述通孔中设置有填充导电层，所述填充导电层完全填充所述通孔。
17.根据权利要求16所述的芯片封装结构，其特征在于，还包括：第二重布线层；所述第二重布线层位于所述芯片的背面，所述第二类走线通过所述填充导电层电连接所述第二重布线层，所述第二重布线层电连接所述封装基板。18.根据权利要求17所述的芯片封装结构，其特征在于，所述第二重布线层包括：第二绝缘介质层；所述第一重布线层还包括：第二导电互联层，所述第二导电互联层包括：第三导电互联层，第四导电互联层；所述第三导电互联层位于所述第二绝缘介质层中；所述第四导电互联层位于第二绝缘介质层；所述第四导电互联层与所述第三导电互联层连接。19.根据权利要求18所述的芯片封装结构，其特征在于，所述第三导电互联层连接各所述导电填充层；所述第四导电互联层电连接所述封装基板。20.根据权利要求19所述的芯片封装结构，其特征在于，所述第二导电互联层通过打线电连接所述封装基板。

技术总结
本发明提供一种芯片封装方法和芯片封装结构。制作方法包括：在芯片背面开设若干通孔，通孔的底部暴露各第二类走线；提供封装基板；封装芯片的正面，以使第一类走线通过第一类接脚电连接封装基板；封装芯片的背面，以使第二类走线通过通孔电连接封装基板。本发明的芯片封装方法，可以满足接脚高密度排布的芯片的封装需求。装需求。装需求。


技术研发人员：李恒甫
受保护的技术使用者：江苏中科智芯集成科技有限公司
技术研发日：2021.12.23
技术公布日：2022/4/5