一种阵列基板及显示终端的制作方法

1.本技术涉及显示技术的领域，具体涉及一种阵列基板及显示终端。


背景技术：

2.在液晶显示面板中，扫描线一般设置在多个像素单元的走线区内，扫描线与多个薄膜晶体管(thin film transistor，tft)在走线区内进行连接。
3.但是，由于扫描线及扫描线与薄膜晶体管连接结构的不透光性，会使显示面板的开口率下降，进而导致显示面板透光率不高的问题。


技术实现要素：

4.本技术提供一种阵列基板及显示终端，以改善当前液晶显示面板因走线区内扫描线和薄膜晶体管的不透光性导致显示面板的开口率下降，进而导致透光率较低的技术问题。
5.为解决上述技术问题，本技术提供的技术方案如下：
6.本技术提供一种阵列基板，包括多个子像素单元，每一所述子像素单元包括走线区和位于所述走线区至少一侧的像素电极区；
7.其中，所述走线区包括第一区和第二区，所述第一区内设置有至少一薄膜晶体管，所述第二区的开口率大于所述第一区的开口率。
8.在本技术的阵列基板中，所述像素电极区向所述第二区延伸，以及，所述像素电极区包括与所述第二区重叠的延伸区。
9.在本技术的阵列基板中，所述像素电极区包括分别位于所述走线区两侧的主电极区和副电极区；
10.所述延伸区包括所述主电极区向所述第二区延伸的第一延伸区和所述副电极区向所述第二区延伸的第二延伸区。
11.在本技术的阵列基板中，所述主电极区内设置有主像素电极，所述副电极区内设置有副像素电极；
12.其中，所述第一区内设置有与所述主像素电极连接的第一薄膜晶体管以及与所述副像素电极连接的第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管并联。
13.在本技术的阵列基板中，所述第一区内还设置有与所述副像素电极连接的第三薄膜晶体管；
14.其中，所述第二薄膜晶体管与所述第三薄膜晶体管串联，以及，所述副像素电极连接于所述第二薄膜晶体管和所述第三薄膜晶体管的串联电路上。
15.在本技术的阵列基板中，所述阵列基板还包括与所述主像素电极对应的主像素电容、与所述副像素电极对应的副像素电容，以及共同连接所述第二薄膜晶体管和所述第三薄膜晶体管的辅助电容。
16.在本技术的阵列基板中，所述阵列基板还包括设置于所述像素单元两侧的数据线
及位于相邻两条所述数据线之间的共享电极线；
17.其中，所述共享电极线与所述第三薄膜晶体管连接，以及，所述共享电极线将所述走线区分割成所述第一区和所述第二区，所述第二区的面积大于或等于所述第一区的面积。
18.在本技术的阵列基板中，所述阵列基板还包括多条扫描线，多条所述扫描线与所述数据线交叉设置；
19.其中，所述扫描线沿所述第一区与所述第二区的连线方向设置于所述走线区内，以及，在所述数据线的延伸方向上，所述第二区内的扫描线的宽度小于所述第一区内的扫描线的宽度。
20.在本技术的阵列基板中，在所述数据线的延伸方向上，所述第一延伸区的宽度小于或等于所述第二延伸区的宽度。
21.本技术还提出了一种显示终端，包括终端主体和上述阵列基板，所述终端主体和所述阵列基板组合为一体。
22.有益效果：
23.本技术通过将走线区设置为第一区和第二区，并将薄膜晶体管集中设置在所述第一区内，使所述第二区内未设置薄膜晶体管，从而可以减少所述第二区内的不透光区域占比，提高所述第二区内的开口率，进而提高显示面板的透光率，改善显示效果。
附图说明
24.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1是本技术背景技术中子像素的结构示意图；
26.图2是本技术所述阵列基板中子像素单元的结构示意图；
27.图3是本技术所述子像素单元的驱动电路图。
28.附图标记说明：
29.子像素单元101、走线区100、第一区110、第二区120、像素电极区200、主电极区210、第一延伸区211、副电极区220、第二延伸区221、薄膜晶体管300、第一薄膜晶体管310、第二薄膜晶体管320、第三薄膜晶体管330、数据线400、扫描线500、主像素电容600、主像素存储电容610、副像素电容700、辅助电容710、共享电极线800。
具体实施方式
30.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本技术，并不用于限制本技术。在本技术中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方
向；而“内”和“外”则是针对装置的轮廓而言的。
31.在大尺寸超(高)清液晶显示面板中，通常会采用加宽数据线400、加宽扫描线500、加宽黑矩阵等牺牲开口率的像素设计方法来解决充电不足和其他光学品味问题。其中，扫描线500一般设置在主像素区和次(副)像素区之间的走线区100内，加宽的扫描线500与多个薄膜晶体管300(thin film transistor，tft)在走线区100内通过过孔进行连接，如图1所示。
32.目前，这种像素设计结构存在以下弊端：加宽的扫描线500与多个薄膜晶体管300及过孔结构一般为不透光结构，在走线区100内分散设置的多个薄膜晶体管300及过孔结构会占用走线区100的大部分面积，造成走线区100内存在较大面积占比的非透光区域，这样虽然大尺寸显示面板的像素尺寸增大了，但像素的开口率并未提升甚至还有所降低，导致既未提升大尺寸显示面板的透光率，也浪费了大尺寸显示面板带来的像素尺寸增大的优势的问题。本技术基于上述技术问题提出了以下方案。
33.请参阅图2至图3，本技术提供一种阵列基板，包括多个子像素单元101，每一所述子像素单元101包括走线区100和位于所述走线区100至少一侧的像素电极区200；
34.其中，所述走线区100包括第一区110和第二区120，所述第一区110内设置有至少一薄膜晶体管300，所述第二区120的开口率大于所述第一区110的开口率。
35.本技术通过将走线区100设置为第一区110和第二区120，并将薄膜晶体管300集中设置在所述第一区110内，使所述第二区120内未设置薄膜晶体管300，从而可以减少所述第二区120内的不透光区域占比，提高所述第二区120内的开口率，进而提高显示面板的透光率，改善显示效果。
36.现结合具体实施例对本技术的技术方案进行描述。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
37.请参阅图2，图2为本技术所述阵列基板中子像素单元101的结构示意图，在本技术的阵列基板中，多个子像素单元101阵列排布，所述阵列基板还包括多条横纵交叉设置的数据线400和扫描线500。其中，一条所述数据线400对应一列所述子像素单元101，即一条所述数据线400与一列所述子像素单元101电连接且位于该列子像素单元101的一侧。一条所述扫描线500对应一行所述子像素单元101，即一条所述扫描线500沿垂直于所述数据线400的方向设置在一行所述子像素单元101的走线区100内。
38.在本实施例中，在所述走线区100内，所述扫描线500与所述薄膜晶体管300的栅极通过过孔连接，所述数据线400与所述薄膜晶体管300的源极(或漏极)连接，所述像素电极区200内的像素电极与所述薄膜晶体管300的漏极(或源极)电连接，以实现所述阵列基板对所述子像素单元101的阵列驱动。
39.请参阅图2，在本技术的阵列基板中，每个所述子像素单元101可以仅包括一个像素电极区200，一个所述像素电极区200内可以设置一个像素电极，所述走线区100设置于所述像素电极区200的一侧。此时，所述阵列基板的每个子像素为单像素电极结构，像素结构设计简单，制程难度和成本更低。
40.在本实施例中，每个所述子像素单元101也可以包括两个像素电极区200，与此对应地，两个所述像素电极区200内可以分别设置有一个像素电极，所述走线区100设置于两个像素电极区200之间。此时，所述阵列基板的每个子像素为双像素电极结构，其中一个为
主像素电极，另一个为副(次)像素电极，从而通过在一个子像素单元101内设置主像素电极和副(次)像素电极来改善大尺寸显示面板的色偏/对比度等问题。
41.请参阅图2，在本技术的阵列基板中，所述像素电极区200向所述第二区120延伸，以及，所述像素电极区200包括与所述第二区120重叠的延伸区。
42.在本实施例中，所述像素电极区200向所述第二区120延伸，即，设置在所述像素电极区200内的像素电极也延伸至所述第二区120内，相当于使所述子像素的开口区(与像素电极区200重合)向第二区120延伸，从而提升每个子像素的开口率，进而提升显示面板的整体透光率，改善显示效果。
43.请参阅图2，在本技术的阵列基板中，所述像素电极区200包括分别位于所述走线区100两侧的主电极区210和副电极区220，所述主电极区210内设置有主像素电极，所述副电极区220内设置有副像素电极。
44.在本实施例中，所述延伸区包括所述主电极区210向所述第二区120延伸的第一延伸区211和所述副电极区220向所述第二区120延伸的第二延伸区221。也就是说，在本实施例中，所述主像素电极可以延伸至所述第一延伸区211内，所述副像素电极可以延伸至所述第二延伸区221内，从而使所述主电极区210和所述副电极区220的开口区均可以得到一定程度的扩大，即所述主电极区210和所述副电极区220的开口率均能得到相应提升，且能够保持所述主电极区210和所述副电极区220的开口率保持适配，更好地改善显示面板的显示效果。
45.请参阅图2和图3，图3是本技术所述子像素单元101的驱动电路图，在本技术的阵列基板中，所述第一区110内设置有与所述主像素电极连接的第一薄膜晶体管310以及与所述副像素电极连接的第二薄膜晶体管320，所述第一薄膜晶体管310与所述第二薄膜晶体管320并联。
46.在本实施例中，所述第一薄膜晶体管310的栅极通过过孔与所述扫描线500连接，所述第一薄膜晶体管310的源极(或漏极)与所述主像素电极连接，所述第一薄膜晶体管310的漏极(或源极)与所述数据线400连接。所述第二薄膜晶体管320的栅极通过过孔与所述扫描线500连接，所述第二薄膜晶体管320的源极(或漏极)与所述副像素电极连接，所述第二薄膜晶体管320的漏极(或源极)与所述数据线400连接。
47.在本实施例中，由于所述第一薄膜晶体管310和所述第二薄膜晶体管320是并联，因此可由同一条所述扫描线500控制开关，并由同一所述数据线400分别向所述主像素电极和所述副像素电极输入相同的电压信号，实现所述主电极区210和所述副电极区220的同步工作，可避免或减少闪烁等问题。
48.请参阅图3，在本技术的阵列基板中，所述第一区110内还设置有与所述副像素电极连接的第三薄膜晶体管330，所述第二薄膜晶体管320与所述第三薄膜晶体管330串联，以及，所述副像素电极连接于所述第二薄膜晶体管320和所述第三薄膜晶体管330的串联电路上。
49.在本实施例中，所述第三薄膜晶体管330的栅极与所述扫描线500连接，所述第三薄膜晶体管330的源极(或漏极)与所述第二薄膜晶体管320的漏极(或源极)连接，所述第三薄膜晶体管330的漏极(或源极)接地。
50.本实施例通过将所述第三薄膜晶体管330和所述第二薄膜晶体管320串联，并使所
述副像素电极连接于所述第二薄膜晶体管320和所述第三薄膜晶体管330之间的串联电路上，通过将所述第三薄膜晶体管330连接其他电学元器件(如电容等)，可以使所述第二薄膜晶体管320和所述第三薄膜晶体管330共同控制所述副像素电极，从而使所述副像素电极与所述主像素电极之间的工作状态更加稳定，减少显示异常现象。
51.请参阅图3，在本技术的阵列基板中，所述阵列基板还包括与所述主像素电极对应的主像素电容600、与所述副像素电极对应的副像素电容700，以及共同连接所述第二薄膜晶体管320和所述第三薄膜晶体管330的辅助电容710。
52.在本实施例中，所述主像素电容600的第一端与所述第一薄膜晶体管310的漏极(或源极)连接，所述主像素电容600的第二端接公共电压端。所述主像素电容600还可以并联一个主像素存储电容610，以在所述第一薄膜晶体管310关闭后一定时间内可以持续对所述主像素电极放电，维持显示画面直至下一帧画面刷新。
53.在本实施例中，所述副像素电容700的第一端与所述第二薄膜晶体管320的漏极(或源极)连接，所述副像素电容700的第二端连接公共电压端。
54.在本实施例中，所述辅助电容710可以作为所述副像素电极的辅助电容710。所述辅助电容710的第一端可以与所述第二薄膜晶体管320的漏极(或源极)及所述第三薄膜晶体管330的源极(或漏极)连接，所述辅助电容710的第二端可以连接至彩膜基板(图中未示出)上的公共电压端。
55.本实施例通过对所述主像素电极、所述副像素电极设置像素电容和存储电容，可以使所述子像素单元101内的存储电容在扫描信号关闭后的一定时间内对所述像素电极进行放电，以使所述子像素单元101维持显示画面至下一帧画面刷新，进而减少频闪、画面闪烁等显示异常。
56.在本实施例中，所述辅助电容710可以使所述子像素单元101内的所述主电极区210和所述副电极区220之间具有电压差，从而使所述主电极区210和所述副电极区220的液晶分子偏转角度有所差异，以改善大视角色偏的问题。
57.请参阅图2和图3，在本技术的阵列基板中，所述阵列基板还包括设置于所述像素单元两侧的数据线400及位于相邻两条所述数据线400之间的共享电极线800，所述共享电极线800与所述第三薄膜晶体管330连接，以使所述第三薄膜晶体管330可以通过所述共享电极线800实现接地。
58.在本实施例中，所述共享电极线800可以与所述数据线400平行设置，以及，所述共享电极线800将所述走线区100分割成所述第一区110和所述第二区120，所述第二区120的面积大于或等于所述第一区110的面积。
59.在本实施例中，所述第二区120的面积可以与所述第一区110的面积相等，此时，所述共享电极线800正好处于相邻两条数据线400的中心对称线上。本实施例通过将所述共享电极线800设置在相邻两条数据线400的中心对称线上，并将所述走线区100通过所述共享电极线800分割成所述第一区110和所述第二区120，既可将所述走线区100进行准确划分，便于将所述像素电极区200向所述走线区100内延伸，也可将常规像素结构中共享电极线800在走线区100内的弯折绕线设计改为直线设计，不仅降低共享电极线800的制程难度，也可节省共享电极线800的材料，有利于压缩成本。
60.在本实施例中，所述第二区120的面积还可以大于所述第一区110的面积，此时，所
述共享电极线800在经过所述走线区100时可以向所述第一区110的一侧偏移，从而进一步扩大所述第二区120的面积，进一步提升所述子像素单元101的开口率。此时，所述第一区110内的所述第一薄膜晶体管310、所述第二薄膜晶体管320和所述第三薄膜晶体管330的排布更加集中，制程难度也相应地增大。
61.请参阅图2，在本技术的阵列基板中，所述扫描线500沿所述第一区110与所述第二区120的连线方向(即所述子像素单元101的行方向)设置于所述走线区100内，以及，在所述数据线400的延伸方向上，所述第二区120内的扫描线500的宽度小于所述第一区110内的扫描线500的宽度。
62.本实施例通过将所述第一薄膜晶体管310、所述第二薄膜晶体管320和所述第三薄膜晶体管330集中设置于所述第一区110内，使所述第二区120内无需设置薄膜晶体管300和过孔等结构，从而可以减小所述第二区120内的扫描线500的宽度，减小所述第二区120内的不透明区域占比，进一步提升所述第二区120内的开口率。
63.请参阅图2，在本技术的阵列基板中，在所述数据线400的延伸方向上，所述第一延伸区211的宽度d1小于或等于所述第二延伸区221的宽度d2。
64.在本实施例中，在所述像素电极区200内，所述主电极区210的面积可以小于或等于所述副电极区220的面积，即在所述数据线400的延伸方向上，所述主电极区210的长度可以小于或等于所述副电极区220的长度。与此对应的，在所述数据线400的延伸方向上，所述第一延伸区211的宽度d1小于或等于所述第二延伸区221的宽度d2，也可描述为：所述第一延伸区211的面积小于或等于所述第二延伸区221的面积。
65.作为优选地，在本实施例中，在所述数据线400的延伸方向上，所述第一延伸区211的宽度d1小于所述第二延伸区221的宽度d2。例如，如图2所示，在所述数据线400的延伸方向上，所述第一延伸区211的宽度d1可以为10.33微米，所述第二延伸区221的宽度可以d2为21.52微米。需要说明的是，本实施例中所述第一延伸区211的宽度d1及所述第二延伸区221的宽度d2可以根据实际情况进行调整，本实施例仅以上述数值进行示例，本实施例对所述第一延伸区211和所述第二延伸区221的宽度不作具体限制。
66.本实施例通过以上设置，可以使所述第一延伸区211的面积与所述主电极区210的面积适配，使所述第二延伸区221的面积与所述副电极区220的面积适配，从而使所述主电极区210的开口率提升幅度与所述副电极区220的开口率提升幅度相同或相近，尽可能地减小所述主电极区210和所述副电极区220的开口率提升差异，进一步减少色偏、亮暗不均等显示不良现象。
67.本技术实施例还提供一种显示终端，所述显示终端包括终端主体和上述阵列基板，所述终端主体和所述阵列基板组合为一体。在本实施例中，所述显示终端可以为手机、电脑、电视、手表等智能终端。
68.本技术实施例通过将走线区100设置为第一区110和第二区120，并将薄膜晶体管300集中设置在所述第一区110内，使所述第二区120内未设置薄膜晶体管300，从而可以减少所述第二区120内的不透光区域占比，提高所述第二区120内的开口率，进而提高显示面板的透光率，改善显示效果。采用本技术上述技术方案之后，显示面板的开口率至少可以提升3.4％，即显示面板的透光率至少可以提升3.4％。
69.以上对本技术实施例所提供的一种阵列基板及显示终端进行了详细介绍，本文中
应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的方法及其核心思想；同时，对于本领域的技术人员，依据本技术的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本技术的限制。