一种PUF单元电路的制作方法

一种puf单元电路
技术领域
1.本发明涉及认证、唯一码识别和密钥生成领域，具体涉及一种puf单元电路。


背景技术：

2.物理不可克隆函数(puf,physically unclonable function)是指器件制造过程中不可预测、不可控制的随机物理因素导致微观物理结构存在微小差异，在输入输出信号上产生器件单元之间彼此独立的挑战-响应关系，由于不可能克隆相同的器件结构，所以称这种关系为物理不可克隆函数。在技术上，puf是由电路、元件、过程或其他能够产生输出的实体(如数位、字或抗克隆的功能)来实现的。通常，puf可以根据设备的固有物理特性产生，例如晶体管的个别物理特性，如晶体管的阈值电压，在制造过程中由于局部工艺变化而变化。puf不需要存储在设备内，因为其可以重复生成。克隆一个具有puf实现的设备来与另一个设备生成相同的puf输出几乎是不可能的。
3.目前主流的puf主要有sram puf、蝴蝶puf、环震puf和仲裁puf，且其主要应用于三大方向：认证、唯一识别码和密钥生成与管理。对于相同的挑战信号和puf，依旧会出现不同的响应信号，这也即puf不稳定的体现。
4.目前市面上主要使用的puf是代工厂或其他第三方厂商提供的标准数字存储单元，这种单元的不稳定位比例较高，是一种面向存储和读取场景的电路结构，在应用到puf场景时需要数字电路部分来纠错将不稳定位还原，而较高的不稳定位纠错会导致芯片面积和功耗的增加；


技术实现要素：

5.本发明实施例提供一种puf单元电路，实现了提高sram puf电路的稳定性、鲁棒性和噪声容限，降低puf单元的错误率，减小芯片的面积和功耗的效果。
6.为达上述目的，一方面，本发明实施例提供一种puf单元电路，包括：检测到复位控制信号为指定复位电平时，输出电路差异信号的工艺敏感电路；以及放大所述电路差异信号的正反馈电路；以及在检测到抑制信号为指定抑制电平时，抑制所述正反馈电路的正反馈作用的正反馈抑制电路；以及输出所述差异信号的输出电路；
7.所述正反馈电路与所述工艺敏感电路连接；
8.所述正反馈抑制电路与所述正反馈电路连接；
9.所述输出电路与所述正反馈电路连接。
10.进一步地，所述工艺敏感电路包括：检测到所述复位控制信号为所述指定复位电平时，输出第一分支信号的第一分支电路；以及检测到所述复位控制信号为所述指定复位电平时，输出第二分支信号的第二分支电路；所述第一分支信号与所述第二分支信号构成所述差异信号；
11.所述第一分支信号和所述第二分支信号都与所述正反馈电路连接。
12.进一步地，还包括：时序控制器；
13.所述时序控制器的输出连接所述正反馈抑制电路的所述抑制信号的输入端；所述时序控制器在检测到所述复位控制信号为所述指定复位电平时，在指定延时时间内，设置并保持所述抑制信号为所述指定抑制电平；在所述指定延时时间后，设置所述抑制信号为与所述指定抑制电平相反的电平状态。
14.进一步地，所述时序控制器具体为：延时中继器；
15.所述延时中继器的输出连接所述正反馈抑制电路的抑制信号的输入端；所述延时中继器将所述复位控制信号经延时输出为所述抑制信号。
16.进一步地，所述延时中继器，包括：偶数个依次串联的反相器，且所述依次串联的反相器中的任一反相器的输出端口与串联于所述任一反相器之后的相邻反相器的输入端口相连；所述依次串联的反相器中的第一个反相器的输入为所述复位控制信号，所述依次串联的反相器中的最后一个反相器的输出连接所述正反馈抑制电路的抑制信号的输入端。
17.进一步地，
18.所述第一分支电路包括：第一p沟道场效应管和第三p沟道场效应管；
19.所述第二分支电路包括：第二p沟道场效应管和第四p沟道场效应管；
20.所述正反馈电路包括：第一n沟道场效应管和第四n沟道场效应管；
21.所述正反馈抑制电路包括：第三n沟道场效应管和第六n沟道场效应管；
22.所述第一p沟道场效应管的源极连接正电源；
23.所述第一p沟道场效应管的柵极输入所述复位控制信号；
24.所述第一p沟道场效应管的漏极与所述第三p沟道场效应管的源极连接；
25.所述第三p沟道场效应管的漏极与所述第一n沟道场效应管的漏极连接；
26.所述第三p沟道场效应管的漏极与所述第四n沟道场效应管的柵极连接；
27.所述第三p沟道场效应管的柵极与所述第一n沟道场效应管的柵极连接；
28.所述第二p沟道场效应管的源极连接正电源；
29.所述第二p沟道场效应管的柵极输入所述复位控制信号；
30.所述第二p沟道场效应管的漏极与所述第四p沟道场效应管的源极连接；
31.所述第四p沟道场效应管的漏极与所述第四n沟道场效应管的漏极连接；
32.所述第四p沟道场效应管的漏极与所述第一n沟道场效应管的柵极连接；
33.所述第四p沟道场效应管的柵极与所述第四n沟道场效应管的柵极连接；
34.所述第一n沟道场效应管的源极连接地平面；
35.所述第四n沟道场效应管的源极连接地平面；
36.所述第三n沟道场效应管的漏极连接所述第一n沟道场效应管的漏极；
37.所述第三n沟道场效应管的源极连接地平面；
38.所述第三n沟道场效应管的柵极输入所述抑制信号；
39.所述第六n沟道场效应管的漏极连接所述第四n沟道场效应管的漏极；
40.所述第六n沟道场效应管的源极连接地平面；
41.所述第六n沟道场效应管的柵极输入所述抑制信号。
42.进一步地，所述第一分支电路包括：第一p沟道场效应管和第三p沟道场效应管；
43.所述第二分支电路包括：第二p沟道场效应管和第四p沟道场效应管；
44.所述正反馈电路包括：第一n沟道场效应管和第四n沟道场效应管；
45.所述正反馈抑制电路包括：第二n沟道场效应管、第五n沟道场效应管、第三n沟道场效应管和第六n沟道场效应管；
46.所述第一p沟道场效应管的源极连接正电源；
47.所述第一p沟道场效应管的柵极输入所述复位控制信号；
48.所述第一p沟道场效应管的漏极与所述第三p沟道场效应管的源极连接；
49.所述第三p沟道场效应管的漏极与所述第一n沟道场效应管的漏极连接；
50.所述第三p沟道场效应管的漏极与所述第四n沟道场效应管的柵极连接；
51.所述第三p沟道场效应管的柵极与所述第一n沟道场效应管的柵极连接；
52.所述第二p沟道场效应管的源极连接正电源；
53.所述第二p沟道场效应管的柵极输入所述复位控制信号；
54.所述第二p沟道场效应管的漏极与所述第四p沟道场效应管的源极连接；
55.所述第四p沟道场效应管的漏极与所述第四n沟道场效应管的漏极连接；
56.所述第四p沟道场效应管的漏极与所述第一n沟道场效应管的柵极连接；
57.所述第四p沟道场效应管的柵极与所述第四n沟道场效应管的柵极连接；
58.所述第一n沟道场效应管的源极连接地平面；
59.所述第四n沟道场效应管的源极连接地平面；
60.所述第二n沟道场效应管的漏极和柵极都与所述第一n沟道场效应管的漏极连接；
61.所述第三n沟道场效应管的漏极连接所述第二n沟道场效应管的源极；
62.所述第三n沟道场效应管的源极连接地平面；
63.所述第三n沟道场效应管的柵极输入所述抑制信号；
64.所述第五n沟道场效应管的漏极和柵极都与所述第四n沟道场效应管的漏极连接；
65.所述第六n沟道场效应管的漏极连接所述第五n沟道场效应管的源极；
66.所述第六n沟道场效应管的源极连接地平面；
67.所述第六n沟道场效应管的柵极输入所述抑制信号。
68.进一步地，所述输出电路包括：由第五p沟道场效应管和第七n沟道场效应管构成的第一传输门；所述第一传输门将所述第一分支信号与所述puf单元电路的外部电路隔离，并将所述第一分支信号的数值传输给所述puf单元电路的外部电路；
69.所述第五p沟道场效应管的源极和所述第七n沟道场效应管的源极连接构成所述第一传输门的输入，所述第一传输门的输入与所述第一n沟道场效应管的漏极相连；
70.所述第五p沟道场效应管的漏极与所述七n沟道场效应管的漏极连接构成所述第一传输门的输出，所述第一传输门的输出将所述第一分支信号的数值传输给所述puf单元电路的外部电路；
71.所述第五p沟道场效应管的柵极输入地址选择信号；
72.所述第七n沟道场效应管的柵极输入地址选择信号；
73.其中所述地址选择信号用于使能或禁止所述输出电路的输出。
74.进一步地，所述输出电路还包括：由第六p沟道场效应管和第八n沟道场效应管构成的第二传输门；所述第二传输门将所述第二分支信号与所述puf单元电路的外部电路隔离，并将所述第二分支信号的数值传输给所述puf单元电路的外部电路；
75.所述第六p沟道场效应管的源极和所述第八n沟道场效应管的源极连接构成所述
第二传输门的输入，所述第二传输门的输入与所述第四n沟道场效应管的漏极相连；
76.所述第六p沟道场效应管的漏极与所述八n沟道场效应管的漏极连接构成所述第二传输门的输出，所述第二传输门的输出将所述第二分支信号的数值传输给所述puf单元电路的外部电路；
77.所述第六p沟道场效应管的柵极输入所述地址选择信号；
78.所述第八n沟道场效应管的柵极输入所述地址选择信号。
79.上述技术方案具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路使用的传输门可以独立地将高低电平传输出去的同时提高电路整体的对称性，提高电路的抗干扰能力。
附图说明
80.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
81.图1是本发明实施例之一的电路框图；
82.图2是本发明实施例之一的复位控制信号和抑制信号时序图；
83.图3是本发明实施例之一的反相器构成延时中继器的示意图；
84.图4是本发明实施例之一的一种puf单元电路图；
85.图5是本发明实施例之一的一种正反馈抑制电路的仿真波形图；
86.图6是本发明实施例之一的另一种puf单元电路图；
87.图7是本发明实施例之一的另一种正反馈抑制电路的仿真波形图；
88.图8是本发明实施例之一的一种puf单元电路单端输出示意图；
89.图9是本发明实施例之一的puf单元电路一种应用实例的rfid系统框图；
90.图10是本发明实施例之一的puf单元电路另一种应用实例的密钥生成及使用系统框图；
91.附图标记表示为：
92.p1是第一p沟道场效应管；
93.p2是第二p沟道场效应管；
94.p3是第三p沟道场效应管；
95.p4是第四p沟道场效应管；
96.p5是第五p沟道场效应管；
97.p6是第六p沟道场效应管；
98.n1是第一n沟道场效应管；
99.n2是第二n沟道场效应管；
100.n3是第三n沟道场效应管；
101.n4是第四n沟道场效应管；
102.n5是第五n沟道场效应管；
103.n6是第六n沟道场效应管；
104.n7是第七n沟道场效应管；
105.n8是第八n沟道场效应管；
106.v3是第三p沟道场效应管源极的电位值；
107.v4是第四p沟道场效应管源极的电位值；
108.v1是第三p沟道场效应管漏极的电位值；
109.v2是第四p沟道场效应管漏极的电位值；
110.reset是复位控制信号；
111.reset_delay是抑制信号；
112.wl_enable’是地址选择信号；
113.wl_enable是地址选择信号；
114.id是输出电路的输出端口上的输出信号；
115.id是输出电路的输出端口上的反向输出信号。
具体实施方式
116.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
117.一方面，如图1所示，本发明实施例提供一种puf单元电路，包括：检测到复位控制信号为指定复位电平时，输出电路差异信号的工艺敏感电路；以及放大所述电路差异信号的正反馈电路；以及在检测到抑制信号为指定抑制电平时，抑制所述正反馈电路的正反馈作用的正反馈抑制电路；以及输出所述差异信号的输出电路；
118.所述正反馈电路与所述工艺敏感电路连接；
119.所述正反馈抑制电路与所述正反馈电路连接；
120.所述输出电路与所述正反馈电路连接。
121.puf单元电路利用在半导体制造过程中自然发生的物理变化，构成工艺敏感电路；将输入激励信号例如复位控制信号输入给工艺敏感电路后，因构成工艺敏感电路的各半导体自身的物理性质差别及制造过程中的工艺差别导致各半导体输出的信号存在差异，从而得到工艺敏感电路输出的差异信号；例如可以通过两个对称的分支电路产生两个分支信号，由这两个分支信号构成差异信号；由正反馈抑制电路和正反馈电路一起形成对差异信号的正反馈作用，从而放大差异信号，放大后的差异信号或者构成差异信号的分支信号经输出电路输出或者由puf单元电路外部的带隔离的读取电路读取，从而将差异信号的数值或者构成差异信号的分支信号的数值被外部电路检测读取。在puf单元电路复位时，在指定延时时间内，通过设置抑制信号为指定抑制电平，使正反馈抑制电路减弱正反馈电路的正反馈作用，在正反馈抑制期间，差异信号在弱正反馈的作用下，逐渐达到稳定的差异输出值，在指定延时时间后，通过设置正反馈抑制信号为与指定抑制电平相反的电平，从而恢复正反馈电路的正反馈作用，向工艺敏感电路输出的差异信号提供强正反馈,使差异信号快
速达到稳定的可用于外部电路检测读取的输出量。输出量可以作为模拟信号读取，也可以作为数字信号读取，输出量的稳定时间可通过对批量puf单元电路进行测试统计得到最大稳定时间、最小稳定时间以及典型稳定时间。复位控制信号与抑制信号之间的时序可以使用mcu通过软件设计时序经mcu的输入输出端口将控制时序输出给复位控制信号和抑制信号；也可以通过时序控制电路检测到所述复位控制信号为所述指定复位电平时，在指定延时时间内，设置并保持所述抑制信号为所述指定抑制电平；在所述指定延时时间后，设置所述抑制信号为与所述指定抑制电平相反的电平状态，也可以通过具有延时功能的电路，将输入的复位控制信号延时后输出作为抑制信号。还可以包括输出电路，所述输出电路与正反馈电路连接；例如输出电路可以由传输门构成，还可以由反相器构成；输出电路将所述puf单元电路内部的信号与所述puf单元电路外部的电路隔离，并将所述puf单元电路内部的信号数值传输给所述puf单元电路的外部电路；输出电路可以是单端输出，也可以是双端输出；例如，输出电路可以单端输出差异信号中的任一分支信号，也可以通过双端输出分别输出差异信号中的两个分支信号；双端的对称输出提高电路对称性，提高抗干扰能力；输出电路具有隔离puf单元电路内部和外部电路的作用，降低干扰。
122.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路具有隔离puf单元电路内部和外部电路的作用，提高电路的抗干扰能力。
123.进一步地，所述工艺敏感电路包括：检测到所述复位控制信号为所述指定复位电平时，输出第一分支信号的第一分支电路；以及检测到所述复位控制信号为所述指定复位电平时，输出第二分支信号的第二分支电路；所述第一分支信号与所述第二分支信号构成所述差异信号；
124.所述第一分支信号和所述第二分支信号都与所述正反馈电路连接。
125.在另一个实施例中，通过两个对称的分支电路即第一分支电路和第二分支电路构成工艺敏感电路，利用两个分支电路中的电路器件的物理参数或制造工艺的细微差别导致的第一分支信号和第二分支信号的差异实现puf单元电路。第一分支电路和第二分支电路都与所述正反馈电路连接；正反馈电路检测第一分支电路和第二分支电路的差异，并通过正反馈作用于第一分支电路和第二分支电路，将第一分支电路和第二分支电路中的一个分支的信号增大，同时将另一个分支的信号减小，从而增大第一分支信号与第二分支信号的差异。在具体电路中，可以是第一分支信号被增大同时第二分支信号被减小，也可以是第一分支信号被减小同时第二分支信号被增大；由于器件的物理参数或制造工艺的细微差别和随机性，在具体电路中的两种情况的出现是随机的。为了在正反馈电路起作用前，第一分支信号与第二分支信号的大小关系能保持稳定，在复位控制信号有效后，设定一个延时时间，在这个延时时间内，通过设置并保持所述抑制信号为所述指定抑制电平，使正反馈抑制电路减弱正反馈电路的正反馈作用，从而避免强的正反馈作用于第一分支信号与第二分支信号的大小关系不稳定的期间；在延时时间内，通过弱的正反馈作用，等待第一分支信号与第二分支信号的大小关系保持稳定，甚至两个信号之间的数值拉开一定的距离后，通过设置抑制信号为与所述指定抑制电平相反的电平状态，使正反馈抑制电路停止抑制作用；将强
正反馈作用于第一分支信号与第二分支信号，从而快速增大第一分支信号与第二分支信号之间的差异,达到第一分支信号和第二分支信号可以被稳定读取且区分的状态。
126.进一步地，还包括：时序控制器；
127.所述时序控制器的输出连接所述正反馈抑制电路的所述抑制信号的输入端；所述时序控制器在检测到所述复位控制信号为所述指定复位电平时，在指定延时时间内，设置并保持所述抑制信号为所述指定抑制电平；在所述指定延时时间后，设置所述抑制信号为与所述指定抑制电平相反的电平状态。
128.进一步地，所述时序控制器具体为：延时中继器；
129.所述延时中继器的输出连接所述正反馈抑制电路的抑制信号的输入端；所述延时中继器将所述复位控制信号经延时输出为所述抑制信号。
130.在另一个实施例中，可以通过延时中继器使用复位控制信号生成抑制信号；延时中继器的输入为复位控制信号，经指定延时时间后，输出为抑制信号；抑制信号输入给正反馈抑制电路；例如，如图2所示，从信号波形上看，抑制信号的波形相对于复位控制信号的波形滞后了指定延时时间；最初，复位控制信号与抑制信号都为高电平，在复位控制信号跳变为低电平后，在指定延时时间内，复位控制信号为低电平，抑制信号为高电平，经过这个指定延时时间后，复位控制信号继续保持低电平，抑制信号也跳变为低电平。通过上述时序实现了在检测到复位控制信号为指定复位电平时，输出电路差异信号，在指定延时时间内，通过设置并保持所述抑制信号为所述指定抑制电平，使正反馈抑制电路减弱正反馈电路的正反馈作用，指定延时时间后，通过设置所述抑制信号为与所述指定抑制电平相反的电平状态，使正反馈电路完全起作用，将强的正反馈作用于差异信号。
131.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路具有隔离puf单元电路内部和外部电路的作用，提高电路的抗干扰能力。进一步地，延时中继器利用复位控制信号生成抑制信号，由puf单元电路内部实现控制时序，减少了puf单元电路的控制复杂性，降低使用出错率。
132.进一步地，所述延时中继器，包括：偶数个依次串联的反相器，且所述依次串联的反相器中的任一反相器的输出端口与串联于所述任一反相器之后的相邻反相器的输入端口相连；所述依次串联的反相器中的第一个反相器的输入为所述复位控制信号，所述依次串联的反相器中的最后一个反相器的输出连接所述正反馈抑制电路的抑制信号的输入端。
133.在另一个实施例中，如图3所示，可通过偶数个依次串联的反相器，构成延时中继器，reset即复位控制信号输入给串联反相器中的第一个反相器，第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第三个反相器的输入,依此类推，最后一个反相器的输出信号作为reset_delay即抑制信号。偶数个反相器提供信号延时输出的功能，具体的延时时间可以通过设置的反相器个数调节。
134.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的
电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路具有隔离puf单元电路内部和外部电路的作用，提高电路的抗干扰能力。进一步地，延时中继器利用复位控制信号生成抑制信号，由puf单元电路内部实现控制时序，减少了puf单元电路的控制复杂性，降低使用出错率。使用反相器构成延时中继器，电路结构简单，降低电路复杂性。
135.进一步地，
136.所述第一分支电路包括：第一p沟道场效应管和第三p沟道场效应管；
137.所述第二分支电路包括：第二p沟道场效应管和第四p沟道场效应管；
138.所述正反馈电路包括：第一n沟道场效应管和第四n沟道场效应管；
139.所述正反馈抑制电路包括：第三n沟道场效应管和第六n沟道场效应管；
140.所述第一p沟道场效应管的源极连接正电源；
141.所述第一p沟道场效应管的柵极输入所述复位控制信号；
142.所述第一p沟道场效应管的漏极与所述第三p沟道场效应管的源极连接；
143.所述第三p沟道场效应管的漏极与所述第一n沟道场效应管的漏极连接；
144.所述第三p沟道场效应管的漏极与所述第四n沟道场效应管的柵极连接；
145.所述第三p沟道场效应管的柵极与所述第一n沟道场效应管的柵极连接；
146.所述第二p沟道场效应管的源极连接正电源；
147.所述第二p沟道场效应管的柵极输入所述复位控制信号；
148.所述第二p沟道场效应管的漏极与所述第四p沟道场效应管的源极连接；
149.所述第四p沟道场效应管的漏极与所述第四n沟道场效应管的漏极连接；
150.所述第四p沟道场效应管的漏极与所述第一n沟道场效应管的柵极连接；
151.所述第四p沟道场效应管的柵极与所述第四n沟道场效应管的柵极连接；
152.所述第一n沟道场效应管的源极连接地平面；
153.所述第四n沟道场效应管的源极连接地平面；
154.所述第三n沟道场效应管的漏极连接所述第一n沟道场效应管的漏极；
155.所述第三n沟道场效应管的源极连接地平面；
156.所述第三n沟道场效应管的柵极输入所述抑制信号；
157.所述第六n沟道场效应管的漏极连接所述第四n沟道场效应管的漏极；
158.所述第六n沟道场效应管的源极连接地平面；
159.所述第六n沟道场效应管的柵极输入所述抑制信号。
160.在另一个实施例中，如图4所示，p1的源极以及p2的源极都与vdd即正电源连接，并通过reset即复位控制信号控制p1和p2的导通情况；p1即第一p沟道场效应管、p2即第二p沟道场效应管、p3即第三p沟道场效应管和p4即第四p沟道场效应管，构成了工艺敏感电路；即p1和p2在用于输入复位信号的同时，也与p3和p4一起提供工艺差异导致的参数失配从而输出差异信号；p1和p3的分支在v1上的电位与p2和p4的分支在v2上的电位存在差异，差异来自场效应管的物理结构以及制造工艺的偏差所产生的参数失配；参数失配导致的v1和v2电位上升的快慢差异被n1即第一n沟道场效应管和n4即第四n沟道场效应管形成的正反馈电路判断区分开来，产生随机标识位；n3即第三n沟道场效应管与n1并联，n6即第六n沟道场效应管与n4并联；n3和n6构成了正反馈抑制电路，如图5所示，reset即复位控制信号为低电平且reset_delay即抑制信号为高电平期间，n3导致v1稳定在较低的电位，n6导致v2稳定在较
低的电位，n3和n6构成了比较强的抑制正反馈的作用；在n1和n4构成的正反馈电路的正反馈作用被抑制期间，v1和v2之间的电位差异保持稳定；当reset_delay为低电平期间，n3和n6不再抑制n1和n4的正反馈作用，在n1和n4的正反馈作用下，v1和v2之间的电位差异快速扩大，并到到稳定状态。
161.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路具有隔离puf单元电路内部和外部电路的作用，提高电路的抗干扰能力。具体地，在n3和n6的抑制作用下，v1和v2之间的电位差进入到稳定保持的状态，在此状态下，恢复n1和n4的强正反馈作用，使v1和v2的电位差在稳定状态下被快速扩大，避免了在v1和v2电位差不稳定期间施加n1和n4的强正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率。
162.进一步地，
163.所述第一分支电路包括：第一p沟道场效应管和第三p沟道场效应管；
164.所述第二分支电路包括：第二p沟道场效应管和第四p沟道场效应管；
165.所述正反馈电路包括：第一n沟道场效应管和第四n沟道场效应管；
166.所述正反馈抑制电路包括：第二n沟道场效应管、第五n沟道场效应管、第三n沟道场效应管和第六n沟道场效应管；
167.所述第一p沟道场效应管的源极连接正电源；
168.所述第一p沟道场效应管的柵极输入所述复位控制信号；
169.所述第一p沟道场效应管的漏极与所述第三p沟道场效应管的源极连接；
170.所述第三p沟道场效应管的漏极与所述第一n沟道场效应管的漏极连接；
171.所述第三p沟道场效应管的漏极与所述第四n沟道场效应管的柵极连接；
172.所述第三p沟道场效应管的柵极与所述第一n沟道场效应管的柵极连接；
173.所述第二p沟道场效应管的源极连接正电源；
174.所述第二p沟道场效应管的柵极输入所述复位控制信号；
175.所述第二p沟道场效应管的漏极与所述第四p沟道场效应管的源极连接；
176.所述第四p沟道场效应管的漏极与所述第四n沟道场效应管的漏极连接；
177.所述第四p沟道场效应管的漏极与所述第一n沟道场效应管的柵极连接；
178.所述第四p沟道场效应管的柵极与所述第四n沟道场效应管的柵极连接；
179.所述第一n沟道场效应管的源极连接地平面；
180.所述第四n沟道场效应管的源极连接地平面；
181.所述第二n沟道场效应管的漏极和柵极都与所述第一n沟道场效应管的漏极连接；
182.所述第三n沟道场效应管的漏极连接所述第二n沟道场效应管的源极；
183.所述第三n沟道场效应管的源极连接地平面；
184.所述第三n沟道场效应管的柵极输入所述抑制信号；
185.所述第五n沟道场效应管的漏极和柵极都与所述第四n沟道场效应管的漏极连接；
186.所述第六n沟道场效应管的漏极连接所述第五n沟道场效应管的源极；
187.所述第六n沟道场效应管的源极连接地平面；
188.所述第六n沟道场效应管的柵极输入所述抑制信号。
189.在另一个实施例中，如图6所示，p1的源极以及p2的源极都与vdd即正电源连接，并通过reset即复位控制信号控制p1和p2的导通情况；p1即第一p沟道场效应管、p2即第二p沟道场效应管、p3即第三p沟道场效应管和p4即第四p沟道场效应管，构成了工艺敏感电路；即p1和p2在用于输入复位信号的同时，也与p3和p4一起提供工艺差异导致的参数失配从而输出差异信号；p1和p3的分支在v1上的电位与p2和p4的分支在v2上的电位存在差异，差异来自场效应管的物理结构以及制造工艺的偏差所产生的参数失配；参数失配导致的v1和v2电位上升的快慢差异被n1即第一n沟道场效应管和n4即第四n沟道场效应管形成的正反馈电路判断区分开来，产生随机标识位；n2即第二n沟道场效应管与n3即第三n沟道场效应管串联后的分支再与n1并联，n5即第五n沟道场效应管与n6即第六n沟道场效应管串联后的分支再与n4并联；n2和n3以及n5和n6构成了正反馈抑制电路，如图7所示，reset即复位控制信号为低电平且reset_delay即抑制信号为高电平期间，n2和n3导致v1的电位缓慢上升，n5和n6导致v2的电位缓慢上升，且v1和v2之间的电位差逐渐拉开距离，n2和n3以及n5和n6构成了弱的抑制正反馈的作用；当reset_delay为低电平期间，n2和n3及n5和n6不再抑制n1和n4的正反馈作用，在n1和n4的正反馈作用下，v1和v2之间的电位差异快速扩大，并到到稳定状态。n2将柵极与漏极相连，相当于一个阻值为1/gm的电阻，而gm的值受栅源电压等其他参数影响；n5将柵极与漏极相连，相当于一个阻值为1/gm的电阻，而gm的值受栅源电压等其他参数影响；n2和n5在电路中起到负载器的作用。n2、n3和n5、n6结合reset_delay相对于reset的延时一起将n1、n4构成的强正反馈减弱并往后延迟之后恢复强正反馈，在此延时时间内会让减弱的正反馈更多的时间作用在v1、v2电位上，一定程度上降低了puf单元的错误率，提高了电路的稳定性和鲁棒性；
190.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，输出电路具有隔离puf单元电路内部和外部电路的作用，提高电路的抗干扰能力。具体地，在n2和n3以及n5和n6的抑制作用下，v1和v2之间的电位差缓慢增大到足够的差值，增加了v1和v2电位差即差异信号的抗干扰能力，在此状态下，恢复n1和n4的强正反馈作用，使v1和v2的电位差被快速扩大并达到稳定，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率。
191.进一步地，所述输出电路包括：由第五p沟道场效应管和第七n沟道场效应管构成的第一传输门；所述第一传输门将所述第一分支信号与所述puf单元电路的外部电路隔离，并将所述第一分支信号的数值传输给所述puf单元电路的外部电路；
192.所述第五p沟道场效应管的源极和所述第七n沟道场效应管的源极连接构成所述第一传输门的输入，所述第一传输门的输入与所述第一n沟道场效应管的漏极相连；
193.所述第五p沟道场效应管的漏极与所述七n沟道场效应管的漏极连接构成所述第一传输门的输出，所述第一传输门的输出将所述第一分支信号的数值传输给所述puf单元电路的外部电路；
194.所述第五p沟道场效应管的柵极输入地址选择信号；
195.所述第七n沟道场效应管的柵极输入地址选择信号；
196.其中所述地址选择信号用于使能或禁止所述输出电路的输出。
197.在另一个实施例中，如图8所示，可以通过p5即第五p沟道场效应管和n7即第七n沟道场效应管构成的传输门作为输出电路；外部电路可以通过由p5和n7构成的输出电路读取puf单元电路的第一分支信号的数值。通过地址选择信号使能输出电路，外部电路可以读取puf单元电路的第一分支信号的数值；p5和n7构成的输出电路还起到隔离外部电路与puf单元电路内部电路的作用。
198.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，单端的输出电路具有隔离puf单元电路内部和外部电路的作用，节省了电路成本，提高电路的抗干扰能力。
199.进一步地，所述输出电路还包括：由第六p沟道场效应管和第八n沟道场效应管构成的第二传输门；所述第二传输门将所述第二分支信号与所述puf单元电路的外部电路隔离，并将所述第二分支信号的数值传输给所述puf单元电路的外部电路；
200.所述第六p沟道场效应管的源极和所述第八n沟道场效应管的源极连接构成所述第二传输门的输入，所述第二传输门的输入与所述第四n沟道场效应管的漏极相连；
201.所述第六p沟道场效应管的漏极与所述八n沟道场效应管的漏极连接构成所述第二传输门的输出，所述第二传输门的输出将所述第二分支信号的数值传输给所述puf单元电路的外部电路；
202.所述第六p沟道场效应管的柵极输入所述地址选择信号；
203.所述第八n沟道场效应管的柵极输入所述地址选择信号。
204.在另一个实施例中，如图6所示，可以通过p5即第五p沟道场效应管和n7即第七n沟道场效应管，以及p6即第六p沟道场效应管和n8即第八n沟道场效应管构成的传输门作为双端的输出电路；外部电路可以通过输出电路读取puf单元电路的第一分支信号和第二分支信号的数值。通过地址选择信号使能输出电路，外部电路可以读取puf单元电路的第二分支信号的数值，具体地，外部电路可根据需要读取id即输出信号即第一分支信号的数值或者id即反向输出信号即第二分支信号的数值；双端的输出电路隔离外部电路与puf单元电路内部电路，还实现了电路对称性，提高抗干扰能力。
205.本发明实施例具有如下有益效果：在puf单元电路复位后，在指定的延时时间内通过正反馈抑制电路减弱正反馈电路的正反馈作用，并在上述延时时间后恢复正反馈电路的正反馈作用，提高了电路的等效噪声容限同时提高了电路判断的准确性，从而获得可观的电路鲁棒性和稳定性，降低puf单元电路的错误率，双端的输出电路具有隔离puf单元电路内部和外部电路的作用，并且实现电路的对称性，提高电路的抗干扰能力。
206.下面结合具体的应用实例对本发明实施例上述技术方案进行详细说明，实施过程中没有介绍到的技术细节，可以参考前文的相关描述。
207.如图6所示,是一种puf单元电路图，该电路由14个mos管搭建而成，且在每个reset周期内操作可产生一位随机且稳定的数字位(0或者1)，最后通过传输门将数据位传送出去
供采集；将此电路阵列排布即可增加数据的比特位从而产生稳定唯一且随机的id码。下面将简要介绍整个电路的工作过程：
208.芯片上电以后瞬间有两个工作状态使电路处于最后的稳定状态，然后通过地址选择来选择指定地址的数据位。初始状态下，reset和reset_delay置高电平，mos管n3、n6、n2、n5导通，将电位v1、v2拉低，进而p3、p4导通(不完全导通)，将v3、v4拉低(比v1、v2电位较高)；在第二状态下，reset置低电平，reset_delay经过一定延迟之后由高电平变为低电平，但在reset_delay变为低电平之前，(共模分析)reset为低电平，mos管p1、p2同时导通，v3、v4电位上升，mos管p3、p4完全导通，v1、v2电位上升，但由于制造工艺的偏差会导致p1、p2、p3、p4之间存在参数失配(mismatch)从而导致v1、v2电位上升的速度不一样，此二者电位差会在n1、n4构成的正反馈一步步拉大，在reset_delay变为低电平的时候将此时的v1、v2由强正反馈完全拉开。
209.如果原电路中没有n2、n5的并联，v1、v2在reset_delay为高电平期间一直为低电平，当reset_delay变为低电平的时候n1、n2构成的正反馈才对v1、v2电位差起作用，并且delay之后的正反馈为强正反馈；有了n2、n5之后就要等到reset_delay变为零的时候才会由强正反馈把v1、v2电位拉开，在此delay期间会让减弱的正反馈更多时间的作用在v1、v2电位，从而使得电路正反馈判别更准确，电路的稳定性和鲁棒性更可观，电路产生的误码率也会更低。
210.接下来介绍该电路中除p1、p2其余mos管在电路中所起的作用：
211.p5、n7和p6、n8作为传输门将内部核心电路产生的比特位传递出去，同时提高电路的对称性；
212.p1、p2、p3、p4的制造工艺偏差所产生的参数失配(mismatch)通过v1、v2电位上升的快慢被n1、n4形成的正反馈判断区分开来产生随机标识位；
213.p3、p4在最后判断结束时可以隔绝vdd到gnd，从而降低静态功耗；
214.n1、n4构成强正反馈，对v1、v2电位差起作用；
215.n2、n3和n5、n6结合delay一起将n1、n4构成的强正反馈减弱并往后延迟delay时长之后恢复强正反馈(其中负载管n2、n5的作用是将强正反馈减弱)，在此delay期间会让减弱的正反馈更多的时间作用在v1、v2电位上，一定程度上降低了puf单元的错误率，提高了电路的稳定性和鲁棒性。
216.图3所示的8个反相器是为了给reset_delay增加延迟，供弱正反馈作用电位v1、v2。
217.下面举例介绍本发明的puf电路单元的应用实例：
218.应用实例1：rfid tag
219.如图9所示，rfid系统包括计算机、阅读器、阅读器天线以及rfid标签；
220.1)、计算机：主要用于系统数据管理，并实现用户和数据信息的交互；
221.2)、阅读器：阅读器主要由基带电路部分和射频电路部分组成，而射频电路部分由发射电路和接收电路组成，主要负责发射信号和接收信号作用；
222.3)、阅读器天线：与标签芯片进行数据的交互，同时为标签芯片提供能量；
223.4)、rfid标签：由标签天线和标签芯片(puf cell array为核心)组成。其中标签天线用于和阅读器天线进行数据交互；标签芯片是射频识别系统的真正数据载体，它是由puf
电路模块基于外部电路为计算机提供核心数据。
224.应用实例2：密码算法
225.工作描述：如图10所示，由puf密钥生成器(puf array)生成一组密钥传给ecc模块，ecc(error correcting code)模块将密钥中的错误位纠正后传给密钥管理模块，经密钥管理模块处理过的密钥和需要加密的数据在加密算法模块里对数据进行加密获得加密数据，此过程中的密钥必须要保持一致。
226.应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。
227.在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要比清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。
228.为使本领域内的任何技术人员能够实现或者使用本发明，上面对所公开实施例进行了描述。对于本领域技术人员来说；这些实施例的各种修改方式都是显而易见的，并且本文定义的一般原理也可以在不脱离本公开的精神和保护范围的基础上适用于其它实施例。因此，本公开并不限于本文给出的实施例，而是与本技术公开的原理和新颖性特征的最广范围相一致。
229.上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。
230.本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性(interchangeability)，上述的各种说明性部件(illustrative components)，单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。
231.本发明实施例中所描述的各种说明性的逻辑块，或单元都可以通过通用处理器，数字信号处理器，专用集成电路(asic)，现场可编程门阵列或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，
多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。
232.以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。