阵列基板、制作方法和显示面板与流程

1.本技术涉及显示技术领域，特别涉及一种阵列基板、制作方法和显示面板。


背景技术：

2.薄膜晶体管(thin film transistor，tft)适于在玻璃及塑料薄膜上实现大面积制备，在平板显示领域大展身手，几乎所有的显示面板都采用tft作为有源矩阵驱动的电子器件。
3.tft的基本构成部件包括栅极、栅极绝缘层、半导体有源层、源电极、漏电极。在显示面板中，为保证tft对像素进行充电时达到较高的充电率，需保证tft处于打开阶段具有较大的开态电流(ion)，增加源极与漏极的面积有利于增加薄膜晶体管的开态电流，但同时也会导致源/漏极与栅极之间的寄生电容(cgs、cgd)的增加，反而影响对像素的充电效果。


技术实现要素：

4.本技术实施例的目的在于提供一种阵列基板，旨在解决现有的显示面板中tft的提高开态电流与降低寄生电容无法兼顾的技术问题。
5.本技术实施例是这样实现的，一种阵列基板，包括：
6.衬底基板；
7.设于所述衬底基板上的栅极；
8.设于所述栅极上的栅极绝缘层，所述栅极绝缘层包括平坦部分和第一部分，所述第一部分与所述平坦部分的厚度不同；
9.有源层，设于所述栅极绝缘层上并覆盖所述第一部分；以及
10.源极和漏极，设于所述有源层上，所述源极覆盖所述第一部分。
11.在一个实施例中，所述第一部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。
12.在一个实施例中，所述栅极绝缘层还包括第二部分，所述第二部分与所述平坦部分的厚度不同；所述有源层还覆盖所述第二部分；所述漏极覆盖所述第二部分。
13.在一个实施例中，所述第二部分与所述平坦部分之间的厚度差为所述平坦部分的厚度的1/4～1/3。
14.在一个实施例中，所述有源层的厚度为300埃～3000埃；所述源极和所述漏极的厚度为2000埃～6000埃。
15.在一个实施例中，所述平坦部分的厚度为2000埃～6000埃。
16.在一个实施例中，所述第一部分和第二部分的厚度均小于所述平坦部分的厚度；或者，所述第一部分和第二部分的厚度均大于所述平坦部分的厚度。
17.本技术实施例的另一目的在于提供一种阵列基板的制作方法，包括：
18.提供衬底基板，并在所述衬底基板上形成栅极；
19.在所述栅极上形成栅极绝缘层，所述栅极绝缘层包括平坦部分和第一部分，所述
第一部分与所述平坦部分的厚度不同；
20.在所述栅极绝缘层上形成有源层，所述有源层覆盖所述第一部分；
21.在所述有源层上形成源极和漏极，所述源极覆盖所述第一部分。
22.在一个实施例中，所述栅极绝缘层还包括第二部分，所述第二部分与所述平坦部分的厚度不同；所述有源层还覆盖所述第二部分；所述漏极覆盖所述第二部分。
23.本技术实施例的又一目的在于提供一种显示面板，包括上述各实施例所说的阵列基板、与所述阵列基板间隔相对的彩膜基板，以及设于所述阵列基板和所述彩膜基板之间的液晶层。
24.本技术实施例提供的阵列基板和显示面板，其有益效果在于：
25.本技术实施例提供的阵列基板，其栅极绝缘层上的一部分相对于平坦部分形成厚区或薄区，有源层和源极均覆盖该厚区或薄区，能够在保证源极与栅极之间小的正对面积的基础上，使得源极与有源层之间有大的接触面积，如此，能够在保证源极与栅极之间小的寄生电容的基础上提高对像素电容的充电率，改善对像素电容的充电效果，反过来，在保证同等充电效果的基础上，该tft的尺寸可以设计的更小，因而，还有利于减小tft在阵列基板上占据的面积，提高开口率。具有该阵列基板的显示面板，其源极与栅极之间的寄生电容小，对像素电容的充电率高。
附图说明
26.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1是本技术实施例一提供的阵列基板的部分结构平面示意图；
28.图2是图1中沿a-a处的一种剖面图；
29.图3是图1中沿a-a处的另一种剖面图；
30.图4是本技术实施例提供的阵列基板的制作方法的流程图；
31.图5是本技术实施例提供的阵列基板的制作方法中步骤s1形成的结构的示意图；
32.图6是本技术实施例提供的阵列基板的制作方法中步骤s2中步骤s21形成的结构的示意图；
33.图7是本技术实施例提供的阵列基板的制作方法中步骤s2中步骤s22形成的结构的示意图；
34.图8是本技术实施例提供的阵列基板的制作方法中步骤s2中步骤s23形成的结构的示意图；
35.图9是本技术实施例提供的阵列基板的制作方法中步骤s2中步骤s24形成的结构的示意图；
36.图10是本技术实施例提供的阵列基板的制作方法中步骤s3形成的结构的示意图；
37.图11是本技术实施例提供的阵列基板的制作方法中步骤s4形成的结构的示意图；
38.图12是本技术实施例提供的阵列基板的制作方法中步骤s5形成的结构的示意图；
39.图13是本技术实施例提供的显示面板的结构示意图。
40.图中标记的含义为：
41.400-显示面板，300-彩膜基板，200-液晶层；
42.100-阵列基板；
43.10-衬底基板；
44.11-栅极；
45.12-栅极绝缘层，120-平坦部分，121-第一部分，122-第二部分；
46.127-栅极绝缘材料层，128-光阻图案，129-凹槽；
47.13-有源层，131-半导体层，132-欧姆接触层；
48.14-源极，15-漏极；
49.16-钝化层。
具体实施方式
50.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
51.需说明的是，当部件被称为“固定于”或“设置于”另一个部件，它可以直接或者间接固定或设置在该另一个部件上。当一个部件被称为是“连接于”另一个部件，它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上，除非另有明确具体的限定。
52.请参阅图1和图2所示，本技术实施例首先提供一种阵列基板100，包括衬底基板10、设于衬底基板10上的栅极11、设于栅极11上的栅极绝缘层12、设于栅极绝缘层12上的有源层13，以及设于有源层13上的源极14。
53.其中，如图2所示，栅极绝缘层12包括平坦部分120和第一部分121，第一部分121与平坦部分120的厚度不同，其具体可以是大于平坦部分120的厚度，也可以是小于平坦部分120的厚度。也即，第一部分121相对于平坦部分120为加厚结构或减薄结构，也即，第一部分121的厚度与平坦部分120的厚度不同。
54.位于栅极绝缘层12上的有源层13覆盖该第一部分121；位于有源层13上的源极14也覆盖该第一部分121。也即是说，该第一部分121在衬底基板10上的投影的边缘位于源极14在衬底基板10上的投影的边缘的内部(不包括二者边缘重合，或者说，二者边缘任意位置不重合)，该第一部分121在衬底基板10上的投影的边缘也位于有源层13在衬底基板10上的投影的边缘的内部(不包括二者边缘重合，或者说，二者边缘任意位置不重合)。
55.当然，如图1和图2所示，该阵列基板100还包括漏极15，漏极15设于有源层13上，并与源极14间隔。
56.如图2和图3所示，在阵列基板100中，还包括设于源极14和漏极15上的钝化层16以及设于钝化层16上的像素电极层(未图示)，像素电极层中的各像素电极经由贯穿钝化层16的过孔(未图示)与漏极15连接。
57.钝化层16的材料可以为二氧化硅、氮化硅中的至少一种，厚度为1000埃～6000埃，用于保护其下方的tft免受水氧等的破坏。像素电极层的材料为透明导电金属材料。
58.由上述的栅极11、栅极绝缘层12、有源层13、源极14和漏极15构成了tft。
59.如图1和图2所示，在垂直于衬底基板10表面的方向上，源极14的一部分与栅极11正对，因此，源极14与栅极11之间形成寄生电容(cgs)，二者之间的正对面积(也即源极14在栅极11上的正投影的面积)决定了该寄生电容的大小。源极14与有源层13之间接触，二者之间接触的总面积决定了该tft中源极14与有源层13之间所能通过的电流的大小，也即决定了该tft的开态电流的大小。开态电流的大小又决定了该tft对像素电极、像素电极与上公共电极(未图示，上公共电极可设置在彩膜基板300上)形成的像素电容的充电率。源极14与有源层13之间的接触总面积越大，开态电流越大，对像素电容的充电率越高。
60.在本实施例中，通过在栅极绝缘层12上形成相对于平坦部分120加厚或减薄的第一部分121，有源层13和源极14依次覆盖该第一部分121，这使得有源层13也对应该第一部分121呈凸状或凹状，源极14对应该第一部分121呈凸状或凹状。因此，有源层13与源极14之间还在第一部分121的侧壁处形成接触，这增加了有源层13与源极14之间的接触总面积，但源极14在栅极11上的正投影面积不会因第一部分121的设置而增加。
61.如此，本技术实施例提供的阵列基板100，能够在保证源极14与栅极11之间小的正对面积的基础上，使得源极14与有源层13之间有大的接触面积，如此，能够在保证源极14与栅极11之间小的寄生电容的基础上提高对像素电容的充电率，改善对像素电容的充电效果，保证显示效果；反过来，在保证同等充电率的基础上，该tft的尺寸可以设计地更小，因而，还有利于减小tft在阵列基板100上占据的面积，提高阵列基板100的开口率。
62.并且，还需要说明的是，本技术实施例中，通过对栅极绝缘层12的一部分作加厚或减薄设计，来使得有源层13与源极14对应呈凸或凹样式，而并非直接对有源层13的上表面设计凸出或凹陷样式，是因为：一，有源层13的厚度通常较栅极绝缘层12的厚度较小，有源层13的凸出或凹陷样式对其与源极14之间接触面积的增加相对有限；二，有源层13对膜层质量要求更高。因此，本技术的方案既能够提供足够的开态电流的增加，又可以避免对有源层13的电学性能造成影响。
63.具体地，在一个实施例中，栅极绝缘层12的平坦部分120的厚度为2000埃～6000埃。第一部分121与栅极绝缘层12的平坦部分120之间的厚度差为栅极绝缘层12的平坦部分120的厚度的1/4～1/3。也即，若第一部分121为加厚结构，则其超出于平坦部分120的厚度为平坦部分120的厚度的1/4～1/3，若第一部分121为厚度较小的减薄结构，则所形成的凹槽129(请结合参阅图9所示)的深度为平坦部分120的厚度的1/4～1/3。
64.具体地，在一个实施例中，有源层13的厚度为300埃～3000埃(1埃＝0.1纳米)。
65.通常地，如图1所示，在tft中，源极14的面积小于漏极15的面积，因此，开态电流主要由源极14与有源层13之间的接触面积所限定。
66.因此，在上述各实施例中，位于漏极15下方的部分有源层13和部分栅极绝缘层12可以不作凹凸设计，而是均呈厚度一致的平坦状。这样设置的目的在于，第一部分121的形成需要通过对沉积的栅极绝缘材料层127(请结合参阅图8所示)进行蚀刻来形成，因此，漏极15下方的栅极绝缘层12保持厚度一致，该处的蚀刻良率高，该栅极绝缘层12的整体形成制程的良率可以高，尤其是对于为减薄结构的第一部分121而言。
67.或者，如图3所示，在一个实施例中，位于漏极15下方的部分有源层13和部分栅极绝缘层12也作凹凸设计，以进一步提高开态电流。
68.具体地，如图3所示，该栅极绝缘层12还包括第二部分122，第二部分122相对于栅极绝缘层12的平坦部分120为加厚结构或减薄结构；有源层13还覆盖第二部分122，漏极15覆盖第二部分122。同理，该第二部分122在衬底基板10上的投影的边缘位于漏极15在衬底基板10上的投影的边缘的内部(不包括二者边缘重合，或者说，二者边缘任意位置不重合)，该第二部分122在衬底基板10上的投影的边缘位于有源层13在衬底基板10上的投影的边缘的内部(不包括二者边缘重合，或者说，二者边缘任意位置不重合)。
69.如图1和图3所示，在垂直于衬底基板10表面的方向上，漏极15与栅极11正对，漏极15与栅极11之间形成寄生电容(cgd)，二者之间的正对面积(也即漏极15在栅极11上的正投影的面积)决定了寄生电容的大小。漏极15与有源层13之间接触，二者之间接触的总面积决定了该tft中漏极15与有源层13之间所能通过的电流的大小，这也能够影响该tft的开态电流的大小，进一步也能够影响tft对像素电容的充电率。漏极15与有源层13之间的接触总面积越大，开态电流越大，tft对像素电容的充电率越高。
70.本实施例中，通过在漏极15下方的栅极绝缘层12上形成相对于平坦部分120加厚或减薄的第二部分122，有源层13和漏极15依次覆盖该第二部分122，这使得有源层13也对应该第二部分122呈凸状或凹状，漏极15对应该第二部分122呈凸状或凹状。因此，有源层13与漏极15之间还在第二部分122的侧壁处形成接触，这增加了有源层13与漏极15之间的接触总面积，但漏极15在栅极11上的正投影面积不会因第一部分121的设置而增加。
71.如此，本实施例中，能够在保证漏极15与栅极11之间小的寄生电容的基础上进一步提高对像素电容的充电率，并进一步改善对像素电容的充电效果，保证显示效果；同理，在保证同等充电率的基础上，该tft的尺寸可以进一步设计地更小，进一步有利于减小tft在阵列基板100上占据的面积，提高阵列基板100的开口率。
72.在其他可选实施例中，根据tft的结构的不同，若漏极15相对于源极14而言其面积较小，影响开态电流的主要因素在于漏极15，则可首先或主要对漏极15下方的栅极绝缘层12作加厚或减薄设计。具体可参见上述实施例的描述，在此不再赘述。
73.具体地，在一个实施例中，第二部分122与平坦部分120之间的厚度差为平坦部分120的厚度的1/4～1/3。也即，若第二部分122为加厚结构，则其超出于平坦部分120的厚度为平坦部分120的厚度的1/4～1/3，若第二部分122为减薄结构，则所形成的另一个凹槽129’(请结合参阅图9所示)的深度为平坦部分120的厚度的1/4～1/3。
74.在一个实施例中，源极14和漏极15的厚度为3000埃～6000埃。源极14和漏极15经同一道光罩形成。
75.在一个实施例中，第一部分121和第二部分122的特征可以相同也可以不完全相同。例如，第一部分121和第二部分122可以均为加厚结构，进一步地，第一部分121和第二部分122的厚度可以相等；或者，第一部分121和第二部分122可以均为减薄结构，进一步地，第一部分121和第二部分122的厚度可以相等；或者，第一部分121和第二部分122均为加厚结构或减薄结构，但厚度不等；又或者，在更多实施例中，第一部分121和第二部分122中的一个为加厚结构，另一个为减薄结构。具体不再一一组合示例。
76.请参阅图1所示，通常地，漏极15呈弯曲状，大体为“c”形，源极14的形状较为规则，
接近于梯形状或者矩形等，插入漏极15形成的开口内，并与漏极15相间隔。第一部分121的形状与源极14的形状一致，相当于将源极14的边缘内缩一定距离得到。第二部分122的形状与漏极15的形状一致，相当于将漏极15的边缘内缩一定距离得到。这样可以保证在第一部分121和第二部分122分别被源极14和漏极15覆盖的基础上，第一部分121和第二部分122各自有较大的边缘总周长，从而有较大的侧壁面积。
77.当然，不限于此，在其他可选实施例中，第一部分121和第二部分122的形状可以不必分别与源极14和漏极15相似或一致，可以根据具体需求进行设置。在其他更多可选实施例中，根据该阵列基板100的不同设计，漏极15和源
78.在一个实施例中，衬底基板10为透明基板，具体可以是透明玻璃基板、透明塑料基板或者透明硅基板等。
79.在一个实施例中，栅极绝缘层12的材料可以为二氧化硅(sio2)和氮化硅(sin
x
)中的一种或两种。
80.在一个实施例中，栅极11的材料可以为铜、铝或者钼，或者是由铜、铝或者钼等金属中的多种构成的金属复合层结构。栅极11的材料具体可不作特别限定，其可选是具有良好的导电性能且与衬底基板10具有良好的附着性能的材料。
81.在一个实施例中，源极14和漏极15的材料可以为铜、铝或者钼，或者是由铜、铝或者钼等金属中的多种构成的金属复合层结构。
82.在一个实施例中，有源层13可以为金属氧化物半导体材料层。
83.或者，在另一个实施例中，有源层13包括设于栅极绝缘层12上的半导体层131和设于半导体层131上欧姆接触层132(请结合参阅图10和图11所示)，源极14和漏极15分别经由欧姆接触层132与半导体层131接触，以保证源极14、漏极15分别与有源层13之间的良好的欧姆接触，减少二者之间的阻抗。其中，半导体层131可以为非晶硅层或者多晶硅层。
84.欧姆接触层132的厚度为100埃～500埃。
85.接下来，请参阅图4，本技术实施例还提供一种阵列基板的制作方法，用于制作上述的阵列基板100。具体地，该阵列基板的制作方法包括：
86.步骤s1，如图5所示，提供衬底基板10，并在衬底基板10上形成栅极11；
87.步骤s2，如图6至图9所示，在栅极11上形成栅极绝缘层12，其中，栅极绝缘层12包括平坦部分120、第一部分121和/或第二部分122，第一部分121、第二部分122与平坦部分120的厚度不相等；以下，以栅极绝缘层12包括第一部分121和第二部分122为例进行说明；
88.步骤s3，如图10所示，在栅极绝缘层12上形成有源层13，有源层13覆盖第一部分121；
89.步骤s4，如图11所示，在有源层13上形成源极14和漏极15，其中，源极14覆盖第一部分121，漏极15覆盖第二部分122。
90.具体地，在步骤s1中，提供的衬底基板10可以玻璃基板、塑料柔性基板、硅基板等透明的基板。在衬底基板10上通过物理气相沉积的方法沉积第一金属层，第一金属层的材质可以为铜、铝或者钼，或者是由铜、铝或者钼等金属中的多种构成的金属复合层结构。第一金属层的厚度为在3000埃～6000埃。沉积完成第一金属层后，通过一道黄光制程(涂光阻胶、曝光、显影、蚀刻和去胶)形成图案化的栅极11。
91.具体地，在步骤s2中，通过化学气相沉积的方式在栅极11上沉积一层栅极绝缘材
料层127，该栅极绝缘材料层127可以为sio2与sin
x
中的至少一种。然后，通过一道黄光制程(涂光阻胶、曝光、显影、蚀刻和去胶)形成具有第一部分121和/或第二部分122的栅极绝缘层12。
92.以下，进一步以第一部分121和第二部分122相对于平坦部分120均为薄区为例进行具体说明。则，在该步骤s2中，通过将栅极绝缘材料层127上对应欲形成源极14和漏极15的区域在厚度上部分去除，得到具有凹槽129、凹槽129’的栅极绝缘层12，也即得到厚度较小的第一部分121和第二部分122。
93.具体地，首先，步骤s21，请参见图6所示，在栅极11上沉积一层栅极绝缘材料层127，厚度为2000埃～6000埃。
94.步骤s22，请参见图7所示，在栅极绝缘层12上涂覆一层光阻材料层，并通过一道光罩对该光阻材料层进行曝光，光阻材料层上对应其下方栅极绝缘层12上欲形成第一部分121和第二部分122的区域被曝光，显影后，光阻材料层上对应其下方栅极绝缘层12上欲形成第一部分121和第二部分122的区域被去除，形成光阻图案128，该光阻图案128将栅极绝缘层12上欲形成第一部分121和第二部分122的区域暴露出来。
95.步骤s23，请参见图8所示，以光阻图案128为保护，对栅极绝缘层12进行蚀刻，未被光阻图案128覆盖的部分被部分蚀刻去除；
96.步骤s24，请参见图9所示，去除光阻图案128，得到具有凹槽129、凹槽129’的栅极绝缘层12，凹槽129、凹槽129’下方的部分分别为第一部分121和第二部分122，其他部分为平坦部分120。
97.其中，第一部分121与平坦部分120的厚度之差(凹槽129的深度)占栅极绝缘层12的平坦部分120的厚度的1/3～1/4。第二部分122与平坦部分120的厚度之差(凹槽129’的深度)占平坦部分120的厚度的1/3～1/4。
98.具体地，在步骤s3中，有源层13可以为金属氧化物半导体材料层。通过物理气相沉积的方式在栅极绝缘层12上形成一层金属氧化物半导体材料层，通过一道黄光制程(涂光阻胶、曝光、显影、蚀刻和去胶)形成图案化的有源层13。
99.或者，在另一个实施例中，步骤s3中，有源层13包括设于栅极绝缘层12上的半导体层131和设于半导体层131上欧姆接触层132，源极14和漏极15分别经由欧姆接触层132与半导体层131接触。其中，半导体层131可以为非晶硅层或者多晶硅层。欧姆接触层132的厚度为100埃～500埃。
100.在该步骤s3中，如图10所示，形成的有源层13覆盖第一部分121和第二部分122，并对应第一部分121和第二部分122呈凹陷样式。
101.具体地，在步骤s4中，利用物理气相沉积的方式在有源层13和栅极绝缘层12上沉积第二金属层，第二金属层的材质可以为铜、铝或者钼，或者是由铜、铝或者钼等金属中的多种构成的金属复合层结构。第二金属层的厚度为在3000埃～6000埃。沉积完成第二金属层后，通过一道黄光制程(涂光阻胶、曝光、显影、蚀刻和去胶)形成图案化的源极14和漏极15。
102.在该步骤s4中，如图11所示，形成的源极14随着栅极绝缘层12上的凹槽129而呈凹陷样式，其覆盖第一部分121；形成的漏极15随着栅极绝缘层12上的凹槽129’而呈凹陷样式，覆盖第二部分122。
103.如此，分别增加了源极14、漏极15与有源层13之间的接触面积，同时分别保证源极14、漏极15与栅极11之间具有小的正对面积，源极14和栅极11之间的寄生电容cgs以及漏极15和栅极11之间的cgd可以较小。
104.在另一个实施例中，上述的步骤s3和s4可以合并为一道灰阶光罩(或半色调光罩)制程中形成，在此不再赘述。
105.进一步地，该阵列基板的制作方法还包括步骤s5，如图4和图12所示，在源极14和漏极15上通过化学气相沉积的方式沉积形成一层钝化层16，以及在钝化层16上形成像素电极层(未图示)，像素电极层中各像素电极通过贯穿钝化层16的过孔分别连接至漏极15。
106.钝化层16的材料可以为二氧化硅、氮化硅中的至少一种，厚度为1000埃～6000埃，用于保护其下方的tft免受水氧等的破坏。像素电极层的材料为透明导电金属材料。
107.请参阅图13，本技术实施例还提供一种显示面板400，其包括上述各实施例所说的阵列基板100、与阵列基板100间隔相对的彩膜基板300，以及在阵列基板100和彩膜基板300之间设置的液晶层200。阵列基板100的特征可参见上述各实施例的描述，在此不再赘述。
108.本技术实施例提供的显示面板400，其阵列基板100中，源极14与有源层13之间以及漏极15与有源层13之间有较大的接触面积，且源极14和漏极15正对栅极11的面积小，源极14与栅极11之间的寄生电容小，tft对像素电容的充电率高，具有良好的显示效果。
109.以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。