半导体结构的制造方法及半导体结构与流程

1.本发明涉及半导体技术领域，尤其涉及一种半导体结构的制造方法及半导体结构。


背景技术：

2.在现有的浅沟道隔离技术(shallow trench isolation，sti)中，沟道较浅造成隔离效果差，而有源区的尺寸较小对器件连接造成限制，相关技术中的工艺很难实现沟道变深的同时有源区的尺寸也相应增大。因此现有技术中的沟道结构很难满足半导体结构的性能要求。


技术实现要素：

3.本发明提供一种半导体结构的制造方法及半导体结构，以改善半导体结构的性能。
4.根据本发明的第一个方面，提供了一种半导体结构的制造方法，包括：
5.提供衬底，衬底上形成有隔离沟道；
6.在隔离沟道中形成富硅隔离层，富硅隔离层覆盖隔离沟道的内表面；
7.在隔离沟道内形成隔离氧化层；
8.其中，隔离氧化层填充满隔离沟道。
9.在本发明的一个实施例中，在隔离沟道内形成隔离氧化层，包括：
10.在隔离沟道内形成第一隔离氧化层，第一隔离氧化层的至少部分由富硅隔离层氧化后形成；
11.在隔离沟道内形成第二隔离氧化层，第二隔离氧化层覆盖第一隔离氧化层，第一隔离氧化层和第二隔离氧化层作为隔离氧化层。
12.在本发明的一个实施例中，在隔离沟道内形成第一隔离氧化层后，富硅隔离层全部被氧化成第一氧化层。
13.在本发明的一个实施例中，形成第一隔离氧化层，包括：
14.在隔离沟道内形成第二氧化层，第二氧化层覆盖富硅隔离层，在形成第二氧化层后，部分富硅隔离层被氧化成第一氧化层；
15.通过原位水汽生成工艺对富硅隔离层进行氧化，原位水汽生成工艺结束后，至少部分的富硅隔离层被氧化成第一氧化层；
16.在隔离沟道内形成第三氧化层，第三氧化层覆盖第二氧化层；
17.其中，在形成第三氧化层后，富硅隔离层全部被氧化成第一氧化层，第一氧化层、第二氧化层和第三氧化层作为第一隔离氧化层。
18.在本发明的一个实施例中，隔离沟道包括第一隔离沟道和第二隔离沟道，第一隔离沟道的宽度大于第二隔离沟道的宽度；
19.其中，第一氧化层、第二氧化层、第三氧化层以及第二隔离氧化层作为第一隔离沟
道氧化层填充第一隔离沟道，第一氧化层、第二氧化层以及第三氧化层作为第二隔离沟道氧化层填充第二隔离沟道。
20.在本发明的一个实施例中，第二氧化层和第三氧化层均通过原子沉积工艺形成。
21.在本发明的一个实施例中，第二隔离氧化层通过旋涂介电层工艺形成。
22.在本发明的一个实施例中，富硅隔离层为多晶硅层。
23.在本发明的一个实施例中，覆盖隔离沟道侧壁的富硅隔离层从隔离沟道的底部至隔离沟道的顶部，富硅隔离层的厚度均相等。
24.在本发明的一个实施例中，覆盖隔离沟道侧壁的富硅隔离层从隔离沟道的底部至隔离沟道的顶部，富硅隔离层的厚度逐渐增加。
25.在本发明的一个实施例中，富硅隔离层通过低台阶覆盖率炉管工艺形成。
26.根据本发明的第二个方面，提供了一种半导体结构，包括：
27.衬底，衬底上形成有隔离沟道和多个有源区，隔离沟道位于多个有源区之间；
28.隔离氧化层，隔离氧化层位于隔离沟道内，隔离氧化层包括第一隔离氧化层和第二隔离氧化层，第一隔离氧化层覆盖隔离沟道的内表面；
29.其中，第一隔离氧化层的至少部分由覆盖隔离沟道内表面的富硅隔离层氧化后形成。
30.在本发明的一个实施例中，隔离沟道包括第一隔离沟道和第二隔离沟道，第一隔离沟道的宽度大于第二隔离沟道的宽度；
31.其中，第一隔离沟道填充有第一隔离氧化层和第二隔离氧化层，第二隔离沟道均由第一隔离氧化层填充。
32.本发明的半导体结构的制造方法通过先在隔离沟道中形成富硅隔离层，然后形成隔离氧化层，富硅隔离层可以防止形成隔离氧化层的过程中对衬底的氧化，即最终形成的隔离氧化层不会占用有源区所在区域，以此保证有源区的尺寸。且由于富硅隔离层的隔离作用，在工艺允许的条件下可以增加隔离沟道的深度，以此增强隔离效果，从而改善半导体结构的性能。
附图说明
33.通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
34.图1是根据一示例性实施方式示出的一种半导体结构的制造方法的流程示意图；
35.图2是根据一示例性实施方式示出的一种半导体结构的结构俯视图；
36.图3是图2中a-a处的剖面结构示意图；
37.图4是根据一示例性实施方式示出的一种半导体结构的制造方法形成隔离沟道的结构示意图；
38.图5是根据一示例性实施方式示出的一种半导体结构的制造方法形成富硅隔离层的结构示意图；
39.图6是根据一示例性实施方式示出的一种半导体结构的制造方法形成第二氧化层的结构示意图；
40.图7是根据一示例性实施方式示出的一种半导体结构的制造方法经过原位水汽生成工艺的结构示意图；
41.图8是根据一示例性实施方式示出的一种半导体结构的制造方法形成第三氧化层的结构示意图；
42.图9是根据一示例性实施方式示出的一种半导体结构的制造方法形成第二隔离氧化层的结构示意图；
43.图10是根据另一示例性实施方式示出的一种半导体结构的制造方法形成富硅隔离层的结构示意图；
44.图11是根据另一示例性实施方式示出的一种半导体结构的制造方法形成第二氧化层的结构示意图；
45.图12是根据另一示例性实施方式示出的一种半导体结构的制造方法经过原位水汽生成工艺的结构示意图；
46.图13是根据另一示例性实施方式示出的一种半导体结构的制造方法形成第三氧化层的结构示意图；
47.图14是根据另一示例性实施方式示出的一种半导体结构的制造方法形成第二隔离氧化层的结构示意图。
48.附图标记说明如下：
49.10、衬底；11、隔离沟道；111、第一隔离沟道；112、第二隔离沟道；12、有源区；20、富硅隔离层；30、隔离氧化层；31、第一隔离氧化层；32、第二隔离氧化层；33、第一氧化层；34、第二氧化层；35、第三氧化层。
具体实施方式
50.体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
51.在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，系统和步骤。应理解的是，可以使用部件，结构，示例性装置，系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
52.本发明的一个实施例提供了一种半导体结构的制造方法，请参考图1，半导体结构的制造方法包括：
53.s101，提供衬底10，衬底10上形成有隔离沟道11；
54.s103，在隔离沟道11中形成富硅隔离层20，富硅隔离层20覆盖隔离沟道11的内表面；
55.s105，在隔离沟道11内形成隔离氧化层30；
56.其中，隔离氧化层30填充满隔离沟道11。
57.本发明一个实施例的半导体结构的制造方法通过先在隔离沟道11中形成富硅隔离层20，然后形成隔离氧化层30，富硅隔离层20可以防止形成隔离氧化层30的过程中对衬底10的氧化，即最终形成的隔离氧化层30不会占用有源区12所在区域，以此保证有源区12的尺寸。且由于富硅隔离层20的隔离作用，在工艺允许的条件下可以增加隔离沟道11的深度，以此增强隔离效果，从而改善半导体结构的性能。
58.需要说明的是，由于刻蚀工艺的限制，衬底10上隔离沟道11的尺寸具有极限值，即最小尺寸有限定，如果将隔离沟道11的尺寸刻蚀为最小尺寸，此时，如果按照相关技术的形成工艺形成隔离氧化层30，在形成隔离氧化层30的过程中会氧化衬底10，从而出现占用有源区12所在区域的问题。因此，相关技术中通过调整刻蚀深宽比很难实现隔离沟道11变深的同时，有源区12的尺寸也变大。
59.本发明的半导体结构的制造方法，可以利用最小尺寸的隔离沟道11，首先在隔离沟道11内形成覆盖其内表面的富硅隔离层20，然后在形成隔离氧化层30，在形成隔离氧化层30的过程中即使出现氧化现象也是对富硅隔离层20的氧化，而不会对衬底10出现氧化。
60.需要注意的是，隔离氧化层30的形成过程中，会氧化富硅隔离层20，即隔离氧化层30包括富硅隔离层20氧化后形成的薄膜。在本实施例中，在隔离沟道11内形成隔离氧化层30后，富硅隔离层20全部被氧化成隔离氧化层30的一部分。
61.隔离氧化层30的形成工艺可以包括原子层沉积(atomic layer deposition，ald)工艺、原位水汽生成(in-situ steam generation，issg)工艺、旋涂介电层(spin on dielectric，sod)工艺等。
62.在一个实施例中，衬底10可以由含硅材料形成。衬底10可以由任何合适的材料形成，例如，包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗以及碳掺杂硅中的至少一种。
63.需要说明的是，在衬底10上刻蚀出隔离沟道11后，可以通过采用化学气相沉积(chemical vapor deposition，cvd)工艺在隔离沟道11内形成富硅隔离层20。在一个实施例中，在隔离沟道11内形成隔离氧化层30，包括：在隔离沟道11内形成第一隔离氧化层31，第一隔离氧化层31的至少部分由富硅隔离层20氧化后形成；在隔离沟道11内形成第二隔离氧化层32，第二隔离氧化层32覆盖第一隔离氧化层31，第一隔离氧化层31和第二隔离氧化层32作为隔离氧化层30。
64.具体的，在形成第一隔离氧化层31的过程中，采用原子层沉积工艺、原位水汽生成工艺等工艺，以此使得富硅隔离层20发生氧化，从而形成第一隔离氧化层31，即在防止氧化衬底10的基础上，可以使得富硅隔离层20最终作为形成隔离氧化层30的一部分，以此保证隔离氧化层30具有足够的隔离能力。并在形成第一隔离氧化层31之后，在第一隔离氧化层31上覆盖第二隔离氧化层32，并使得第二隔离氧化层32填充满隔离沟道11的剩余空间。
65.在一个实施例中，在隔离沟道11内形成第一隔离氧化层31后，富硅隔离层20全部被氧化成第一氧化层33，即第一隔离氧化层31包括至少部分富硅隔离层20氧化后形成的薄膜，且全部被氧化后的富硅隔离层20形成的第一氧化层33可以保证隔离氧化层30具有足够的隔离能力。
66.具体的，在形成第一隔离氧化层31的过程中，富硅隔离层20全部被氧化，例如在采用原子层沉积工艺、原位水汽生成工艺形成第一隔离氧化层31的过程中会使得富硅隔离层
20逐渐被氧化，最终全部形成第一隔离氧化层31。
67.在一个实施例中，形成第一隔离氧化层31，包括：在隔离沟道11内形成第二氧化层34，第二氧化层34覆盖富硅隔离层20，在形成第二氧化层34后，部分富硅隔离层20被氧化成第一氧化层33；通过原位水汽生成工艺对富硅隔离层20进行氧化，原位水汽生成工艺结束后，至少部分的富硅隔离层20被氧化成第一氧化层33；在隔离沟道11内形成第三氧化层35，第三氧化层35覆盖第二氧化层34；其中，在形成第三氧化层35后，富硅隔离层20全部被氧化成第一氧化层33。第一氧化层33、第二氧化层34以及第三氧化层35作为第一隔离氧化层31。
68.具体的，第一隔离氧化层31的形成过程主要包括三个步骤，即首先在富硅隔离层20的内表面上形成第二氧化层34，此过程也可能会氧化一部分的富硅隔离层20，通过原位水汽生成工艺对富硅隔离层20进行处理。此时，富硅隔离层20至少部分被氧化成第一氧化层33。最后，在第二氧化层34表面形成第三氧化层35。第一氧化层33、第二氧化层34和第三氧化层35构成第一隔离氧化层31。
69.在一个实施例中，第二氧化层34和第三氧化层35均通过原子沉积工艺形成，即在富硅隔离层20表面通过原子沉积工艺形成第二氧化层34，在采用原位水汽生成工艺对富硅隔离层20进行氧化形成第一氧化层33后，通过原子沉积工艺在第二氧化层34表面形成第三氧化层35。
70.在一个实施例中，第二隔离氧化层32通过旋涂介电层工艺形成，即在形成第一隔离氧化层31后，通过旋涂介电层工艺在隔离沟道11内形成第二隔离氧化层32，此时隔离沟道11的空余区域完全被填充，且第二隔离氧化层32覆盖位于衬底10上表面的第一隔离氧化层31。
71.需要说明的是，通过原子沉积工艺在富硅隔离层20的内表面以及衬底10的上表面形成第二氧化层34，具体可参见图6和图11，原子层工艺形成的薄膜的均匀性特别好，即能保证第二氧化层34的均匀性达到要求。采用原位水汽生成工艺对富硅隔离层20进行氧化，以在第二氧化层34内侧形成第一氧化层33，具体可参见图7和图12，原位水汽生成工艺是通过h2/o2进行退火，能保证大部分的富硅隔离层20被氧化，并且可以增加第二氧化层34的致密度，保证隔离氧化层的效果。通过原子沉积工艺在第二氧化层34的内表面以及位于衬底10上表面的第二氧化层34上形成第三氧化层35，具体可参见图8和图13，采用原子层工艺形成的第三氧化层35均匀性达到要求。最后，通过旋涂介电层工艺在第三氧化层35的内表面以及位于衬底10上表面的第三氧化层35上形成第二隔离氧化层32，具体可参见图9和图14，采用旋涂介电层工艺能保证隔离沟道11全部填充满，并在后续增加退火工艺，保证形成氧化硅。
72.在一个实施例中，如图2和图3所示，衬底10上形成有多个有源区12，隔离沟道11位于多个有源区12之间，隔离沟道11包括第一隔离沟道111和第二隔离沟道112，第一隔离沟道111的宽度大于第二隔离沟道112的宽度，且第一隔离沟道111的深度大于第二隔离沟道112的深度，即第一隔离沟道111内的填充量要大于第二隔离沟道112内的填充量。
73.在一个实施例中，第一氧化层33、第二氧化层34、第三氧化层35以及第二隔离氧化层32作为第一隔离沟道氧化层填充第一隔离沟道111。由于第一隔离沟道111的宽度较大，因此在第一氧化层33、第二氧化层34以及第三氧化层35形成完毕后还会有部分区域未被填充，因此需要通过旋涂介电层工艺形成第二隔离氧化层32进行填充。
74.在一个实施例中，第一氧化层33、第二氧化层34以及第三氧化层35作为第二隔离沟道氧化层填充第二隔离沟道112。由于第二隔离沟道112的宽度较小，因此在第一氧化层33、第二氧化层34以及第三氧化层35形成完毕后就可以完全填充满第二隔离沟道112。当然，也不排除在形成第一隔离氧化层31后，第二隔离沟道112还存在未被填充的区域，而此区域通过第二隔离氧化层32进行填充。
75.在一个实施例中，隔离氧化层30为二氧化硅层。
76.在一个实施例中，富硅隔离层20为多晶硅层，通过后续工艺进行氧化以形成二氧化硅层。
77.在一个实施例中，富硅隔离层20通过炉管工艺形成。
78.在一个实施例中，形成富硅隔离层20，包括：在炉管中通入c6h17nsi，以在隔离沟道11的表面形成晶种；在炉管中通入si2h4，以在隔离沟道11的内表面形成富硅隔离层20。
79.具体的，在炉管中通入c6h17nsi，控制反应时间8min-12min，温度控制在400℃-440℃，从而在衬底10表面快速生长晶种，在本实施例中，控制反应时间10min，温度控制在420℃。然后通入si2h4，控制反应时间8min-12min，温度控制在400℃-440℃，以此形成富硅隔离层20，在本实施例中，控制反应时间10min，温度控制在420℃。
80.在一个实施例中，覆盖隔离沟道11侧壁的富硅隔离层20从隔离沟道11的底部至隔离沟道11的顶部，富硅隔离层20的厚度均相等，即在衬底10表面形成厚度一致的富硅隔离层20。
81.需要说明的是，位于隔离沟道11底端的富硅隔离层20的厚度也可以等于覆盖隔离沟道11侧壁的富硅隔离层20的厚度。
82.具体的，针对本实施例中半导体结构的制造方法包括：
83.如图4所示，在衬底10上刻蚀出隔离沟道11，隔离沟道11包括第一隔离沟道111和第二隔离沟道112，第一隔离沟道111的深度以及宽度均大于第二隔离沟道112的深度和宽度，其中，第一隔离沟道111的深度可以为260nm-300nm，第二隔离沟道112的深度可以为225nm-265nm。
84.在图4的基础上，采用化学气相沉积工艺在隔离沟道11内形成富硅隔离层20，如图5所示，其中，富硅隔离层20的厚度均相一致，富硅隔离层20的厚度可以为2.3nm-3.1nm。
85.在图5的基础上，采用原子层沉积工艺在富硅隔离层20的内表面以及衬底10的上表面形成第二氧化层34，如图6所示，在此过程中部分的富硅隔离层20被氧化(考虑到在此过程中，富硅隔离层20被氧化的部分较少，因此图6中并未视出富硅隔离层20被氧化的部分)。
86.在图6的基础上，采用原位水汽生成工艺氧化富硅隔离层20，以形成第一氧化层33，如图7所示，即富硅隔离层20的至少部分被氧化后形成第一氧化层33(图7中的实施例，富硅隔离层20通过原位水汽生成工艺完全被氧化)。
87.在图7的基础上，采用原子层沉积工艺形成第三氧化层35，如图8所示，如果在经过原位水汽生成工艺后存在未被氧化的富硅隔离层20，在此过程中则全部被氧化，第一氧化层33、第二氧化层34以及第三氧化层35作为第一隔离氧化层31。
88.在图8的基础上，采用旋涂工艺形成第二隔离氧化层32，形成如图9所示，第一隔离氧化层31和第二隔离氧化层32作为隔离氧化层30填充满隔离沟道11，即最终形成如图2和
图3所示的半导体结构。(隔离氧化层30都为同一种材料，例如氧化硅)。
89.需要说明的是，在形成第一隔离氧化层31之后，第二隔离沟道112已被完全填充满。而第二隔离氧化层32用于填充第一隔离沟道111，并覆盖第一隔离氧化层31位于衬底10上表面的部分。
90.在一个实施例中，覆盖隔离沟道11侧壁的富硅隔离层20从隔离沟道11的底部至隔离沟道11的顶部，富硅隔离层20的厚度逐渐增加，即在衬底10表面形成厚度渐变的富硅隔离层20。
91.在一个实施例中，富硅隔离层20通过低台阶覆盖率炉管工艺形成，从而可以在衬底10表面形成厚度渐变的富硅隔离层20。
92.需要说明的是，位于隔离沟道11上部的富硅隔离层20厚度最大，而位于隔离沟道11下部的富硅隔离层20厚度最小，受制造工艺限定，隔离沟道11上部的富硅隔离层20在后续工艺过程中被氧化的速度较快，因此通过此结构可以保证富硅隔离层20同步氧化，而不会出现氧化衬底10的问题。
93.具体的，针对本实施例中半导体结构的制造方法包括：
94.衬底10上刻蚀出隔离沟道11，此隔离沟道11的具体结构以及尺寸可以参考图4所示结构，此处不作赘述。
95.在图4的基础上，采用化学气相沉积工艺在隔离沟道11内形成富硅隔离层20，如图10所示，其中，富硅隔离层20的厚度属于渐变式结构，富硅隔离层20的厚度可以为2.3nm-3.1nm，在本实施例中，位于隔离沟道11上部的富硅隔离层20的厚度可以为2.8nm-3.1nm，位于隔离沟道11中部的富硅隔离层20的厚度可以为2.6nm-2.9nm，位于隔离沟道11底部的富硅隔离层20的厚度可以为2.3nm-2.7nm。
96.在图10的基础上，采用原子层沉积工艺在富硅隔离层20的内表面以及衬底10的上表面形成第二氧化层34，如图11所示，在此过程中部分的富硅隔离层20被氧化(考虑到在此过程中，富硅隔离层20被氧化的部分较少，因此图11中并未视出富硅隔离层20被氧化的部分)。
97.在图11的基础上，采用原位水汽生成工艺氧化富硅隔离层20，以形成第一氧化层33，如图12所示，即富硅隔离层20的至少部分被氧化后形成第一氧化层33(图12中的实施例，富硅隔离层20通过原位水汽生成工艺完全被氧化)。
98.在图12的基础上，采用原子层沉积工艺形成第三氧化层35，如图13所示，如果在形成第一氧化层33后存在未被氧化的富硅隔离层20，在此过程中则全部被氧化，第一氧化层33、第二氧化层34以及第三氧化层35作为第一隔离氧化层31。
99.在图13的基础上，采用旋涂工艺形成第二隔离氧化层32，形成如图14所示，第一隔离氧化层31和第二隔离氧化层32作为隔离氧化层30填充满隔离沟道11，即最终形成如图2和图3所示的半导体结构。(隔离氧化层30都为同一种材料，例如氧化硅)。
100.需要说明的是，在形成第一隔离氧化层31之后，第二隔离沟道112已被完全填充满。而第二隔离氧化层32用于填充第一隔离沟道111，并覆盖第一隔离氧化层31位于衬底10上表面的部分。
101.在一些实施例中，通过原位水汽生成工艺氧化富硅隔离层20时，也可以有部分的富硅隔离层20未被氧化，在后续通过原子层沉积工艺形成第三氧化层35时，将未被氧化的
富硅隔离层20完全氧化为第一氧化层33。
102.需要说明的是，图9和图14中的半导体结构，隔离沟道11内填充的第一隔离氧化层31和第二隔离氧化层32为相同的材料，即第一隔离氧化层31和第二隔离氧化层32构成了隔离氧化层30，即隔离氧化层30可以为氧化硅，具体如图2和图3所示。图4至图14重在说明半导体结构的制造流程，并不代表半导体结构的最终形式。
103.本发明的半导体结构的制造方法，通过在填充二氧化硅之前在隔离沟道内填充多晶硅，防止后续原位水汽生成氧化有源区的硅，以此实现有源区的长度和宽度增大的同时，隔离沟道深度也得到有效增大，获得的半导体结构一定程度上既改善了隔离效果，又增大了有源区的面积。
104.本发明的一个实施例还提供了一种半导体结构，请参考图2、图3、图9以及图14，包括：衬底10，衬底10上形成有隔离沟道11和多个有源区12，隔离沟道11位于多个有源区12之间；隔离氧化层30，隔离氧化层30位于隔离沟道11内，隔离氧化层30包括第一隔离氧化层31和第二隔离氧化层32，第一隔离氧化层31覆盖隔离沟道11的内表面；其中，第一隔离氧化层31的至少部分由覆盖隔离沟道11内表面的富硅隔离层20氧化后形成。
105.本发明一个实施例的半导体结构的隔离氧化层30由第一隔离氧化层31和第二隔离氧化层32形成，且第一隔离氧化层31的至少部分由覆盖隔离沟道11内表面的富硅隔离层20氧化后形成，即半导体结构的隔离沟道11内的隔离氧化层30不会占用有源区12所在区域，以此保证有源区12的尺寸。且由于富硅隔离层20的隔离作用，在工艺允许的条件下可以增加隔离沟道11的深度，以此增强隔离效果，从而改善半导体结构的性能。
106.在一个实施例中，富硅隔离层20可以为多晶硅，隔离氧化层30可以为二氧化硅。
107.在一个实施例中，如图4所示，隔离沟道11包括第一隔离沟道111和第二隔离沟道112，第一隔离沟道111的宽度大于第二隔离沟道112的宽度；其中，第一隔离沟道111填充有第一隔离氧化层31和第二隔离氧化层32，第二隔离沟道112均由第一隔离氧化层31填充，具体可参见图8和图9以及图13和图14。
108.在一个实施例中，半导体结构由上述的半导体结构的制造方法形成。
109.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
110.应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。