具有混合穿硅过孔的半导体封装的制作方法

具有混合穿硅过孔的半导体封装


背景技术：

1.常规半导体封装具有在半导体封装的内插器中的穿硅过孔(tsv)，以输送功率和信号。由于器件小型化，tsv几何结构已经按比例缩小，以便减少占用空间。然而，这可能导致由较小tsv的下降的载流能力造成的最大电流(imax)约束。这可能导致器件可靠性风险和降低的计算性能。
2.此外，常规半导体封装具有远离封装衬底陆侧(landside)上的堆叠的集成电路器件而设置的无源器件。这可能由于堆叠的集成电路小芯片与无源器件之间的大量功率环路电感而导致逐步增大的电源噪声抖动(jitter)和vmin/ir压降性能劣化。
3.解决上述问题的现有解决方案包括：增加小芯片或基础管芯的金属-绝缘体-金属(mim)电容，以抑制功率输送网络峰值阻抗(zpdn)；增加器件电压供应(例如，从0.9v到1.1v)，以允许性能缩放；以及增加tsv数量，以满足所要求的电流密度(imax)和可靠性风险。然而，这些现有解决方案可能导致增加的器件功耗和/或增加的硅器件形状因子。
附图说明
4.在附图中，相同的附图标记在不同的视图中一般地指相同的部分。附图不一定按比例绘制，而是重点一般地放在说明本公开的原理上。为了清楚起见，各种特征或元件的尺寸可以任意地扩大或缩小。在以下描述中，参考以下附图描述本公开的各个方面，在附图中：
5.图1a示出了根据本公开的一方面的半导体封装的截面图；
6.图1b示出了根据图1a中所示的半导体封装的方面的半导体封装的顶视图；
7.图2示出了示出根据本公开的一方面的形成半导体封装的方法的流程图；
8.图3示出了根据本公开的一方面的半导体封装的截面图；
9.图4a到图4g示出了涉及根据本公开的一方面的用于形成半导体封装的方法的示例性工艺流程的截面图；并且
10.图5示出了根据本公开的又一方面的包括半导体封装的计算设备的图示。
具体实施方式
11.以下具体实施方式参考附图，附图以说明的方式示出了其中可以实践本公开的具体细节和方面。这些方面被足够详细地描述以使得本领域技术人员能够实践本公开。为本器件提供各个方面，并且为方法提供各个方面。应当理解，器件的基本属性也适用于方法，反之亦然。在不脱离本公开的范围的情况下，可以利用其他方面，并且可以进行结构和逻辑改变。各个方面不一定是相互排斥的，因为一些方面可以与一个或多个其他方面组合以形成新的方面。
12.本公开的优点可以包括通过减小vmin和ll3阻抗来减轻直流(dc)和交流(ac)损耗而获得的fmax性能增益。
13.本公开的优点可以包括通过利用嵌入式解耦电容器降低功率输送网络(pdn)寄生
阻抗来改进电源完整性，从而最小化器件功耗。这可以降低电源电压阈值。
14.本公开的优点可以包括通过tsv互连的可配置几何结构和具有增加的几何结构的混合侧(hybrid side)凸块来增加imax容量，以规避常规硅内插器中的几何结构约束，从而改进器件可靠性和计算性能。
15.通过参考以下描述和附图，本文所公开的方面的这些和其他前述优点和特征将是显而易见的。此外，应当理解，本文描述的各个方面的特征不是相互排斥的，并且可以以各种组合和排列存在。
16.本公开一般地涉及一种器件。该器件可以包括内插器。该器件还可以包括设置在内插器中的多个第一穿硅过孔，其中，多个第一穿硅过孔具有第一直径。该器件还可以包括设置在内插器中的多个第二穿硅过孔，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径。该器件还可以包括在内插器中定位在多个第二穿硅过孔的底端处的第一凹陷。
17.本公开一般地涉及一种形成器件的方法。该方法可以包括形成内插器。该方法可以包括在内插器中形成第一凹陷。该方法还可以包括在内插器中形成多个第一穿硅过孔，其中，多个第一穿硅过孔具有第一直径。该方法还可以包括在内插器中形成多个第二穿硅过孔，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径，并且其中，第一凹陷定位在多个第二穿硅过孔的底端处。
18.本公开一般地涉及一种计算设备。该计算设备可以包括印刷电路板。该计算设备可以包括耦合到印刷电路板的包括内插器的半导体封装。该半导体封装可以包括设置在内插器中的多个第一穿硅过孔，其中，多个第一穿硅过孔具有第一直径。该半导体封装还可以包括设置在内插器中的多个第二穿硅过孔，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径。该半导体封装还可以包括在内插器中定位在多个第二穿硅过孔的底端处的第一凹陷。
19.为了更容易地理解和投入实际应用，现在将通过示例而非限制的方式并且参考附图来描述本器件、计算设备、方法和其他特定方面。为了简洁起见，可以省略对特征和属性的重复描述。
20.图1a示出了根据本公开的一方面的半导体封装的截面图。图1b示出了根据图1a中所示的半导体封装的方面的半导体封装的顶视图。
21.在本公开的一方面中，图1a和图1b中示出了半导体封装100。半导体封装100可以是器件。半导体封装100可以是堆叠的半导体封装，如2.5d或3d半导体封装。
22.在本公开的一方面中，半导体封装100可以包括封装衬底102。封装衬底102可以包括在任何本附图中未示出的接触焊盘、电互连、路由和其他特征。封装衬底102可以具有用于改进结构稳定性的一个或多个刚性核心层，或者用于减小形状因子的无核心衬底封装。在其他方面中，封装衬底102可以是支撑附加半导体封装和/或部件的较大衬底的部分。
23.在本公开的一方面中，半导体封装100可以包括多个焊料球104。封装衬底102可以通过多个焊料球104连接到主板(未示出)。主板可以是pcb。在一方面中，多个焊料球104可以在封装衬底102与主板之间提供电连接。
24.在本公开的一方面中，半导体封装100可以包括内插器106。内插器106可以是一个连接与另一连接之间的电路由接口。内插器106的目的可以是将连接再分布到更宽的间距或者将连接重新路由到不同的连接。内插器106可以是有源内插器(即，包括一个或多个收
发器器件)或无源内插器(即，没有收发器器件)。内插器106可以是硅内插器、陶瓷内插器或有机内插器。
25.在本公开的一方面中，半导体封装100可以包括设置在封装衬底102上的多个第一封装凸块108。在一方面中，多个第一封装凸块108中的每个第一封装凸块108可以具有第一凸块直径。第一凸块直径可以在30μm与80μm之间。
26.在本公开的一方面中，半导体封装100可以包括设置在封装衬底102上的多个第二封装凸块110。在一方面中，多个第二封装凸块110中的每个第二封装凸块110可以具有第二凸块直径。第二凸块直径可以在90μm与200μm之间。在一方面中，第二凸块直径可以大于第一凸块直径。在一方面中，多个第一封装凸块108和/或多个第二封装凸块110可以是受控塌陷芯片连接(c4)凸块。
27.在本公开的一方面中，可以以常规方式沉积底部填充层122，以覆盖并且保护多个第一封装凸块108和多个第二封装凸块110。可以提供底部填充层122以增强多个第一封装凸块108和多个第二封装凸块110的机械可靠性。可以使用常规底部填充工艺或者非流动底部填充工艺来提供底部填充层122，以减小热膨胀的影响，并且减小多个第一封装凸块108和多个第二封装凸块110上的应力和应变。
28.在本公开的一方面中，内插器106可以设置在封装衬底102上。在一方面中，内插器106可以通过多个第一封装凸块108和/或多个第二封装凸块110连接到封装衬底102。多个第一封装凸块108和/或多个第二封装凸块110还可以在内插器106与封装衬底102之间提供电连接。
29.在本公开的一方面中，内插器可以包括不同直径和/或不同高度的tsv的混合。在本公开的一方面中，内插器106可以包括多个第一tsv 112。在一方面中，多个第一封装凸块108可以设置在多个第一tsv 112下方。在一方面中，多个第一封装凸块108可以在多个第一tsv 112与封装衬底102之间提供电连接。在一方面中，多个第一tsv 112中的每个第一tsv 112可以具有第一过孔直径。第一过孔直径可以在30μm到60μm之间。在一方面中，多个第一tsv 112中的每个第一tsv 112可以具有第一过孔高度。第一过孔高度可以在100μm到700μm之间。
30.在本公开的一方面中，内插器106可以包括多个第二tsv 114。在一方面中，多个第二封装凸块110可以设置在多个第二tsv 114下方。在一方面中，多个第二封装凸块110可以在多个第二tsv 114与封装衬底102之间提供电连接。在一方面中，多个第二tsv 114中的每个第二tsv 114可以具有第二过孔直径。第二过孔直径可以在90μm到200μm之间。在一方面中，第二过孔直径可以大于第一过孔直径。在一方面中，多个第二tsv 114中的每个第二tsv 114可以具有第二过孔高度。第二过孔高度可以在40μm到500μm之间。在一方面中，第二过孔高度可以短于第一过孔高度。在一方面中，多个第二tsv 114与多个第一tsv 112相邻。
31.在本公开的一方面中，内插器106可以包括多个第三tsv 116。在一方面中，多个第三tsv 116中的每个第三tsv 116可以具有第三过孔直径。在一方面中，第三过孔直径可以小于第二过孔直径。在一方面中，第三过孔直径可以基本上与第一过孔直径类似。在另一方面中，第三过孔直径可以基本上与第二过孔直径类似。在一方面中，多个第三tsv 116中的每个第三tsv 116可以具有第三过孔高度。第三过孔高度可以在40μm到500μm之间。在一方面中，第三过孔高度可以短于第一过孔高度。在一方面中，第三过孔高度可以基本上与第二
过孔高度类似。在一方面中，多个第三tsv 116可以不耦合到或电连接到封装衬底102。在一方面中，多个第三tsv 116与多个第一tsv 112和/或多个第二tsv 114相邻。
32.在本公开的一方面中，半导体封装100可以包括凹陷128。在一方面中，凹陷128可以在内插器106中。在一方面中，凹陷128可以在多个第二tsv 114下方。在一方面中，凹陷128可以在多个第三tsv 116下方。在一方面中，凹陷128可以在多个第二tsv 114和多个第三tsv 116两者下方。在一方面中，凹陷128可以具有范围从内插器106的厚度的20％到60％的深度。
33.在本公开的一方面中，多个第二封装凸块110可以设置在凹陷128中。在一方面中，凹陷128的深度可以基于第二封装凸块110的尺寸与第一封装凸块108的尺寸之间的差来选择。在一方面中，第一tsv和第一焊料凸块的总长度基本上与第二tsv和第二焊料凸块的总长度类似。
34.在本公开的一方面中，半导体封装100可以包括无源器件118。无源部件是允许信号和/或功率输送噪声滤波以改进电性能的电部件。在一方面中，无源器件118可以是电感器、电阻器、二极管或解耦电容器，例如，多层陶瓷电容器或硅电容器。
35.在本公开的一方面中，无源器件118可以设置在凹陷128中。在一方面中，无源器件118可以耦合到多个第三tsv 116。在一方面中，无源器件118可以不接触封装衬底102。在一方面中，在无源器件118与封装衬底102之间可以存在间隙。在一方面中，可以选择凹陷128的深度，以容纳无源器件118，而无源器件118不接触封装衬底102。
36.替代地，在本公开的一方面中，代替无源器件118，有源器件可以设置在凹陷128中。有源器件能够传输和/或处理电信号。有源器件可以包括一个或多个晶体管器件。在一方面中，有源器件可以耦合到多个第三tsv 116。在一方面中，有源器件可以不接触封装衬底102。在一方面中，在有源器件与封装衬底102之间可以存在间隙。在一方面中，可以选择凹陷128的深度，以容纳有源器件，而有源器件不接触封装衬底102。
37.在本公开的一方面中，半导体封装100可以包括至少一个半导体器件124。在一方面中，至少一个半导体器件124可以由任何合适的半导体(例如，硅或砷化镓)制成。至少一个半导体器件124可以是半导体管芯、芯片或者小芯片组，例如，片上系统(soc)、平台控制器集线器(pch)/小芯片、存储器器件、现场可编程门阵列(fpga)器件、中央处理单元(cpu)或图形处理单元(gpu)。在图1a中所示的方面中，至少一个半导体器件124可以是小芯片组，该小芯片组可以包括第一半导体器件124a、第二半导体器件124b和第三半导体器件124c。
38.在本公开的一方面中，至少一个半导体器件124可以设置在内插器106上。在本公开的一方面中，多个焊料凸块126可以设置在内插器106上。多个焊料凸块126可以设置在内插器106的内插器小芯片表面上。多个焊料凸块126可以在多个第一tsv 112、多个第二tsv 114、多个第三tsv 116与至少一个半导体器件124之间提供电连接。在一方面中，多个第一tsv112可以被配置为在封装衬底102与半导体器件124之间传输信号。在一方面中，多个第二tsv 114可以被配置为在封装衬底102与半导体器件124之间传输功率。由于多个第二tsv 114和多个第二封装凸块110具有比多个第一tsv 112和多个第一封装凸块108大的直径，因此与多个第一tsv 112和多个第一封装凸块108相比，在多个第二tsv 114和多个第二封装凸块110中可以存在较低的电阻。因此，在优选方面中，可以通过多个第二tsv 114而非多个第一tsv 112来促进电源电压，例如，电源参考电压(vcc)和地参考电压(vss)。
39.在本公开的一方面中，半导体器件124可以通过多个第一tsv 112和多个第二tsv 114电耦合到封装衬底102。在一方面中，半导体器件124可以通过多个第三tsv 116电耦合到无源器件118。在一方面中，多个第三tsv 116可以促进半导体器件124与无源部件118之间的短功率环路电感，而不穿过封装衬底102。
40.在本公开的一方面中，可以包括第一半导体器件124a、第二半导体器件124b和第三半导体器件124c的半导体器件124可以通过内插器106内的rdl 120彼此传递信号和/或功率。在一方面中，rdl 120可以包括与多个电介质层交错的多条导电迹线。在其他方面中，rdl 120耦合到内插器106内的多个第一tsv 112、多个第二tsv 114和多个第三tsv 116。在一方面中，半导体器件124可以通过rdl 120在第一半导体器件124a、第二半导体器件124b和第三半导体器件124c之间传递来自封装衬底102的信号i/o和/或功率。
41.图2示出了示出根据本公开的一方面的形成半导体封装的方法的流程图。
42.如图2中所示，可以存在形成器件的方法200。在方法200中，第一操作202可以包括形成内插器。第二操作204可以包括在内插器中形成第一凹陷。第三操作206可以包括在内插器中形成多个第一穿硅过孔，其中，多个第一穿硅过孔具有第一直径。第四操作208可以包括在内插器中形成多个第二穿硅过孔，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径，并且其中，第一凹陷定位在多个第二穿硅过孔的底端处。
43.应当理解，上文描述的与图2相关的以上操作不限于该特定顺序。可以使用任何合适的、修改的操作顺序。
44.图3示出了根据本公开的一方面的半导体封装的截面图。
45.在本公开的一方面中，图3中示出了半导体封装300。半导体封装300可以是器件。半导体封装300可以包括半导体封装，例如，堆叠的半导体封装，如2.5d或3d半导体封装。
46.在本公开的一方面中，半导体封装300可以包括封装衬底302。封装衬底302可以包括在任何本附图中未示出的接触焊盘、电互连、路由和其他特征。封装衬底302可以具有用于改进结构稳定性的一个或多个刚性核心层，或者用于减小形状因子的无核心衬底封装。在其他方面中，封装衬底302可以是支撑附加半导体封装和/或部件的较大衬底的部分。
47.在本公开的一方面中，半导体封装300可以包括多个焊料球304。封装衬底302可以通过多个焊料球304连接到主板(未示出)。主板可以是pcb。在一方面中，多个焊料球304可以在封装衬底302与主板之间提供电连接。
48.在本公开的一方面中，半导体封装300可以包括内插器306。内插器306可以是一个连接与另一连接之间的电路由接口。内插器306的目的可以是将连接再分布到更宽的间距或者将连接重新路由到不同的连接。内插器306可以是有源内插器(即，包括一个或多个收发器器件)或无源内插器(即，没有收发器器件)。内插器306可以是硅内插器、陶瓷内插器或有机内插器。
49.在本公开的一方面中，半导体封装300可以包括设置在封装衬底302上的多个第一封装凸块308。在一方面中，多个第一封装凸块308中的每个第一封装凸块308可以具有第一凸块直径。第一凸块直径可以在30μm到80μm之间。
50.在本公开的一方面中，半导体封装300可以包括设置在封装衬底302上的多个第二封装凸块310。在一方面中，多个第二封装凸块310中的每个第二封装凸块310可以具有第二凸块直径。第二凸块直径可以在90μm到200μm之间。在一方面中，第二凸块直径可以大于第
一凸块直径。在一方面中，多个第一封装凸块308和/或多个第二封装凸块310可以是受控塌陷芯片连接(c4)凸块。
51.在本公开的一方面中，可以以常规方式沉积底部填充层322，以覆盖并且保护多个第一封装凸块308和多个第二封装凸块310。底部填充层322可以增强多个第一封装凸块308和多个第二封装凸块310的机械可靠性。可以使用常规底部填充工艺或者非流动底部填充工艺来提供底部填充层322，以减小热膨胀的影响，并且减小多个第一封装凸块308和多个第二封装凸块310上的应力和应变。
52.在本公开的一方面中，内插器306可以设置在封装衬底302上。在一方面中，内插器306可以通过多个第一封装凸块308和/或多个第二封装凸块310连接到封装衬底302。多个第一封装凸块308和/或多个第二封装凸块310还可以在内插器306与封装衬底302之间提供电连接。
53.在本公开的一方面中，内插器可以包括不同直径和/或不同高度的tsv的混合。在本公开的一方面中，内插器306可以包括多个第一tsv 312。在一方面中，多个第一封装凸块308可以设置在多个第一tsv 312下方。在一方面中，多个第一封装凸块308可以在多个第一tsv 312与封装衬底302之间提供电连接。在一方面中，多个第一tsv 312中的每个第一tsv 312可以具有第一过孔直径。第一过孔直径可以在30μm到60μm之间。在一方面中，多个第一tsv 312中的每个第一tsv 312可以具有第一过孔高度。第一过孔高度可以在100μm到700μm之间。
54.在本公开的一方面中，内插器306可以包括多个第二tsv 314。在一方面中，多个第二封装凸块310可以设置在多个第二tsv 314下方。在一方面中，多个第二封装凸块310可以在多个第二tsv 314与封装衬底302之间提供电连接。在一方面中，多个第二tsv 314中的每个第二tsv 314可以具有第二过孔直径。第二过孔直径可以在90μm到200μm之间。在一方面中，第二过孔直径可以大于第一过孔直径。在一方面中，多个第二tsv 314中的每个第二tsv 314可以具有第二过孔高度。第二过孔高度可以在40μm到500μm之间。在一方面中，第二过孔高度可以短于第一过孔高度。在一方面中，多个第二tsv 314与多个第一tsv 312相邻。
55.在本公开的一方面中，内插器306可以包括多个第三tsv 316。在一方面中，多个第三tsv 316中的每个第三tsv 316可以具有第三过孔直径。在一方面中，第三过孔直径可以小于第二过孔直径。在一方面中，第三过孔直径可以基本上与第一过孔直径类似。在另一方面中，第三过孔直径可以基本上与第二过孔直径类似。在一方面中，多个第三tsv 316中的每个第三tsv 316可以具有第三过孔高度。第三过孔高度可以在40μm到500μm之间。在一方面中，第三过孔高度可以短于第一过孔高度。在一方面中，第三过孔高度可以基本上与第二过孔高度类似。在一方面中，多个第三tsv 316可以不耦合到或电连接到封装衬底302。在一方面中，多个第三tsv 316与多个第一tsv 312和/或多个第二tsv 314相邻。
56.在本公开的一方面中，内插器306可以包括多个第四tsv 334。在一方面中，多个第四tsv 334中的每个第四tsv 334可以具有第四过孔直径。在一方面中，第四过孔直径可以小于第二过孔直径。在一方面中，第四过孔直径可以基本上与第一过孔直径类似。在另一方面中，第四过孔直径可以基本上与第二过孔直径类似。在一方面中，多个第四tsv 334中的每个第四tsv 334可以具有第四过孔高度。第四过孔高度可以在20μm到250μm之间。在一方面中，第四过孔高度可以短于第一过孔高度和/或第二过孔高度和/或第三过孔高度。在一
方面中，多个第四tsv 334可以不耦合到或电连接到到装衬底302。在一方面中，多个第四tsv 334与多个第一tsv 312和/或多个第二tsv 314和/或多个第三tsv 316相邻。
57.在本公开的一方面中，半导体封装300可以包括第一凹陷328。在一方面中，第一凹陷328可以在内插器306中。在一方面中，第一凹陷328可以在多个第二tsv 314下方。在一方面中，第一凹陷328可以具有范围在内插器306的厚度的20％到60％的深度。在一方面中，第一凹陷328可以定位在多个第二tsv 314的底端处。
58.在本公开的一方面中，多个第二封装凸块310可以设置在第一凹陷328中。在一方面中，第一凹陷328的深度可以基于第二封装凸块310的尺寸与第一封装凸块308的尺寸之间的差来选择。在一方面中，第一tsv 312和第一焊料凸块308的总长度基本上与第二tsv 314和第二焊料凸块310的总长度类似。
59.在本公开的一方面中，半导体封装300可以包括第二凹陷330。在一方面中，第二凹陷330可以在内插器306中。在一方面中，第二凹陷330可以在多个第三tsv 316下方。在一方面中，第二凹陷330可以定位在多个第三tsv 316的底端处。在一方面中，第二凹陷330可以与第一凹陷328相邻。在一方面中，第二凹陷330可以具有范围在内插器306的厚度的20％到60％的第二凹陷深度。在一方面中，第二凹陷深度可以基本上与第一凹陷328的第一凹陷深度类似。
60.在本公开的一方面中，半导体封装300可以包括第三凹陷332。在一方面中，第三凹陷332可以在内插器306中。在一方面中，第三凹陷332可以在多个第四tsv 334下方。在一方面中，第三凹陷332可以定位在多个第四tsv 334的底端处。在一方面中，第三凹陷332可以与第一凹陷328和/或第二凹陷330相邻。在一方面中，第三凹陷332可以具有范围在内插器306的厚度的40％到80％的第三凹陷深度。在一方面中，第三凹陷深度可以大于第一凹陷深度和/或第二凹陷深度。
61.在本公开的一方面中，半导体封装300可以包括无源器件318。无源部件是允许信号和/或功率输送噪声滤波以改进电性能的电部件。在一方面中，无源器件318可以是电感器、电阻器、二极管或解耦电容器，例如，多层陶瓷电容器或硅电容器。
62.在本公开的一方面中，无源器件318可以设置在第二凹陷330中。在一方面中，无源器件318可以耦合到多个第三tsv 316。在一方面中，无源器件318可以不接触封装衬底302。在一方面中，在无源器件318与封装衬底302之间可以存在间隙。在一方面中，可以选择第二凹陷330的深度，以容纳无源器件318，而无源器件318不接触封装衬底302。
63.在本公开的一方面中，多个无源器件318(例如，2个无源器件318)可以设置在第三凹陷332中。在一方面中，多个无源器件318可以耦合到多个第四tsv 334。在一方面中，多个无源器件318可以具有堆叠的构造。在一方面中，多个无源器件318可以不接触封装衬底302。在一方面中，在多个无源器件318与封装衬底302之间可以存在间隙。在一方面中，可以选择第三凹陷332的深度，以容纳多个无源器件318，而多个无源器件318不接触封装衬底302。
64.在一方面中，第一凹陷328、第二凹陷330、第三凹陷332和无源器件318可以在至少一个半导体器件324在内插器306上的投影占用面积内。
65.在本公开的一方面中，代替无源器件318，一个或多个有源器件可以设置在第二凹陷330和/或第三凹陷332中。有源器件能够传输和/或处理电信号。一个或多个有源器件可
以包括一个或多个晶体管器件。在一方面中，一个或多个有源器件可以耦合到多个第三tsv 316和/或多个第四tsv 334。在一方面中，一个或多个有源器件可以不接触封装衬底302。在一方面中，在一个或多个有源器件与封装衬底302之间可以存在间隙。在一方面中，可以选择第二凹陷330和/或第三凹陷332的深度，以容纳一个或多个有源器件，而一个或多个有源器件不接触封装衬底302。
66.在本公开的一方面中，半导体封装300可以包括至少一个半导体器件324。在一方面中，至少一个半导体器件324可以由任何合适的半导体(例如，硅或者砷化镓)制成。至少一个半导体器件324可以是半导体管芯、芯片或者小芯片组，例如，片上系统(soc)、平台控制器集线器(pch)/小芯片、存储器器件、现场可编程门阵列(fpga)器件、中央处理单元(cpu)或图形处理单元(gpu)。在图3中所示的方面中，至少一个半导体器件324可以是小芯片组，该小芯片组可以包括第一半导体器件324a、第二半导体器件324b和第三半导体器件324c。
67.在本公开的一方面中，至少一个半导体器件324可以设置在内插器306上。在本公开的一方面中，多个焊料凸块326可以设置在内插器306上。多个焊料凸块326可以设置在内插器306的内插器小芯片表面上。多个焊料凸块326可以在多个第一tsv 312、多个第二tsv 314、多个第三tsv 316、多个第四tsv 334与至少一个半导体器件324之间提供电连接。在一方面中，多个第一tsv 312可以被配置为在封装衬底302与半导体器件324之间传输信号。在一方面中，多个第二tsv 314可以被配置为在封装衬底302与半导体器件324之间传输功率。由于多个第二tsv 314和多个第二封装凸块310具有比多个第一tsv 312和多个第一封装凸块308大的直径，因此与多个第一tsv 312和多个第一封装凸块308相比，在多个第二tsv 314与多个第二封装凸块310中可以存在较低的电阻。因此，在优选方面中，可以通过多个第二tsv 314而非多个第一tsv 312来促进电源电压，例如电源参考电压(vcc)和地参考电压(vss)。
68.在本公开的一方面中，半导体器件324可以通过多个第一tsv 312和多个第二tsv 314电耦合到封装衬底302。在一方面中，半导体器件324可以通过多个第三tsv 316电耦合到无源器件318。在一方面中，多个第三tsv 316可以促进半导体器件324与无源部件318之间的短功率环路电感，而不穿过封装衬底302。在一方面中，半导体器件324可以通过多个第四tsv 334电耦合到多个无源器件318。在一方面中，多个第四tsv 334可以促进半导体器件324与多个无源部件318之间的短功率环路电感，而不穿过封装衬底302。
69.在本公开的一方面中，可以包括第一半导体器件324a、第二半导体器件324b和第三半导体器件324c的半导体器件324可以通过内插器306内的rdl 320彼此传递信号和/或功率。在一方面中，rdl 320可以包括与多个电介质层交错的多条导电迹线。在其他方面中，rdl 320耦合到内插器306内的多个第一tsv 312、多个第二tsv 314、多个第三tsv 316和多个第四tsv 334。在一方面中，半导体器件324可以通过rdl 320在第一半导体器件324a、第二半导体器件324b和第三半导体器件324c之间传递来自封装衬底302的信号i/o和/或功率。
70.图4a到图4g示出了涉及根据本公开的一方面的用于形成半导体封装的方法的示例性工艺流程的截面图。
71.如图4a中所示，可以在载体440上设置具有rdl 420的内插器406。可以通过光刻、
电镀和/或蚀刻工艺将rdl 420设置在内插器406上。可以通过层压、热压和/或机械附接工艺将内插器406设置在载体440上。
72.如图4b中所示，可以使用机械钻孔和/或激光钻孔在内插器406中形成凹陷428。
73.如图4c中所示，可以使用机械钻孔和/或激光钻孔在内插器406中形成多个过孔开口。可以使用电镀工艺、焊膏印刷和/或涂覆工艺在多个过孔开口中形成多个tsv。多个tsv可以包括多个第一tsv 412、多个第二tsv 414和多个第三tsv 416。
74.如图4d中所示，可以使用热压接合工艺或者焊料回流工艺将无源器件418附接到内插器406。
75.如图4e中所示，可以翻转图4d的结构。可以使用热压接合和/或焊料回流工艺将第一半导体器件424a、第二半导体器件424b和第三半导体器件424c附接在翻转的结构上。
76.如图4f中所示，可以根据常规方法制备封装衬底402。可以使用焊料回流工艺将多个第一封装凸块408和多个第二封装凸块410设置在封装衬底402上。
77.如图4g中所示，可以使用焊料回流工艺将内插器406设置在封装衬底上。多个第一tsv 412设置在多个第一封装凸块408上，并且多个第二tsv 414设置在第二封装凸块410上。封装衬底402可以具有在相对表面上的焊料球404，以用于到主板的连接。另外，可以使用常规底部填充工艺和/或非流动底部填充工艺提供底部填充，以减少热膨胀的影响。
78.应当理解，上文描述的与图4a到图4g相关的示例性工艺不限于该特定顺序。可以使用任何合适的、修改的操作顺序。
79.本公开的方面可以使用任何合适的硬件和/或软件来实施到系统中。
80.图5示意性地示出了根据一些方面的可以包括如本文中所述的半导体封装的计算设备500。
81.如图5中所示，计算设备500可以容纳板，例如主板502。主板502可以包括多个部件，包括但不限于处理器504和至少一个通信芯片506。处理器504可以物理地和电气地耦合到主板502。在一些实施方式中，至少一个通信芯片506也可以物理地和电气地耦合到主板502。在其他实施方式中，通信芯片506可以是处理器504的部分。
82.取决于其应用，计算设备500可以包括可以或可以不物理地和电气地耦合到主板502的其他部件。这些其他部件可以包括但不限于易失性存储器(例如，dram)、非易失性存储器(例如，rom)、闪存存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(gps)设备、罗盘、盖革计数器、加速计、陀螺仪、扬声器、相机、以及大容量存储设备(例如，硬盘驱动器、光盘(cd)、数字多功能盘(dvd)等等)。在另一方面中，计算设备500的处理器504可以封装在如本文所述的半导体封装中，和/或其他半导体器件可以一起封装在如本文所述的半导体封装中。
83.通信芯片506可以实现用于向和从计算设备500传递数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固态介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何导线，尽管在一些方面它们可能不包含。通信芯片506可以实施多种无线标准或协议中的任何一种，包括但不限于电气和电子工程师协会(ieee)标准，包括wi-fi(ieee 502.11族)、ieee 502.16标准(例如，ieee 502.16-2005修订)、长期演进(lte)项目以及任何修订、更新和/或
修正(例如，高级lte项目、超移动宽带(umb)项目(也被称为“3gpp2”)等)。ieee 502.16兼容的bwa网络一般地被称为wimax网络，即代表全球微波接入互通的首字母缩写词，它是通过ieee502.16标准的一致性和互通性测试的产品的认证标志。
84.通信芯片506还可以根据全球移动通信系统(gsm)、通用分组无线业务(gprs)、通用移动电信系统(umts)、高速分组接入(hspa)、演进hspa(e-hspa)或lte网络来操作。通信芯片506可以根据gsm演进的增强型数据(edge)、gsm edge无线接入网(geran)、通用陆地无线接入网(utran)或演进型utran(e-utran)来操作。通信芯片506可以根据码分多址(cdma)、时分多址(tdma)、数字增强无绳电信(dect)、演进数据优化(ev-do)、其派生物以及被指定为3g、4g、5g及以上的任何其他无线协议来操作。在其他方面中，通信芯片506可以根据其他无线协议来操作。
85.计算设备500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于诸如wi-fi和蓝牙的较短距离无线通信，并且第二通信芯片506可以专用于诸如gps、edge、gprs、cdma、wimax、lte、ev-do等的较长距离无线通信。
86.在各种实施方式中，计算设备500可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板计算机、个人数字助理(pda)、超移动pc、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字相机、便携式音乐播放器或数字视频记录器。在一方面中，计算设备500可以是移动计算设备。在其他实施方式中，计算设备500可以是处理数据的任何其他电子设备。
87.示例
88.示例1可以包括一种器件，该器件包括：内插器；多个第一穿硅过孔，多个第一穿硅过孔设置在内插器中，其中，多个第一穿硅过孔具有第一直径；多个第二穿硅过孔，多个第二穿硅过孔设置在内插器中，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径；以及第一凹陷，第一凹陷在内插器中定位在多个第二穿硅过孔的底端处。
89.示例2可以包括示例1和/或本文公开的任何其他示例的器件，其中，该器件还包括：多个第一焊料凸块，多个第一焊料凸块具有第一凸块直径，多个第一焊料凸块设置在多个第一穿硅过孔下方；多个第二焊料凸块，多个第二焊料凸块具有第二凸块直径，多个第二焊料凸块设置在多个第二穿硅过孔下方的第一凹陷中，其中，第二凸块直径大于第一凸块直径；其中，多个第一焊料凸块和多个第二焊料凸块被配置为将内插器耦合到封装衬底。
90.示例3可以包括示例2和/或本文公开的任何其他示例的器件，其中，该器件还包括：至少一个半导体器件，至少一个半导体器件设置在内插器上；其中，多个第一穿硅过孔被配置为将信号从内插器传输到至少一个半导体器件；并且其中，多个第二穿硅过孔被配置为将功率从内插器传输到至少一个半导体器件。
91.示例4可以包括示例2和/或本文公开的任何其他示例的器件，其中，该器件还包括：多个第三穿硅过孔，多个第三穿硅过孔具有第二过孔长度，多个第三穿硅过孔设置在内插器中，其中，第二过孔长度短于多个第一穿硅过孔的第一过孔长度；以及第一无源器件，第一无源器件耦合到多个第三穿硅过孔。
92.示例5可以包括示例4和/或本文公开的任何其他示例的器件，其中，第一无源器件设置在第一凹陷中。
93.示例6可以包括示例4和/或本文公开的任何其他示例的器件，其中，该器件还包
括：第二凹陷，第二凹陷在内插器中定位在多个第三穿硅过孔的底端处，其中，第一无源器件设置在第二凹陷中。
94.示例7可以包括示例4和/或本文公开的任何其他示例的器件，其中，该器件还包括：多个第四穿硅过孔，多个第四穿硅过孔具有第三过孔长度，多个第四穿硅过孔设置在内插器中，其中，第三过孔长度短于第二过孔长度；以及多个第二无源器件，多个第二无源器件耦合到多个第四穿硅过孔。
95.示例8可以包括示例7和/或本文公开的任何其他示例的器件，其中，该器件还包括：第三凹陷，第三凹陷在内插器中定位在多个第四穿硅过孔的底端处，其中，多个第二无源器件设置在第三凹陷中。
96.示例9可以包括一种方法，该方法包括：形成内插器；在内插器中形成第一凹陷；在内插器中形成多个第一穿硅过孔，其中，多个第一穿硅过孔具有第一直径；以及在内插器中形成多个第二穿硅过孔，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径，并且其中，第一凹陷定位在多个第二穿硅过孔的底端处。
97.示例10可以包括示例9和/或本文公开的任何其他示例的方法，其中，该方法还包括：在多个第一穿硅过孔下方形成具有第一凸块直径的多个第一焊料凸块；在多个第二穿硅过孔下方的第一凹陷中形成具有第二凸块直径的多个第二焊料凸块，其中，第二凸块直径大于第一凸块直径；通过多个第一焊料凸块和多个第二焊料凸块将内插器耦合到封装衬底。
98.示例11可以包括示例10和/或本文公开的任何其他示例的方法，其中，该方法还包括：在内插器上形成至少一个半导体器件；使用多个第一穿硅过孔将信号从内插器传输到至少一个半导体器件；以及使用多个第二穿硅过孔将功率从内插器传输到至少一个半导体器件。
99.示例12可以包括示例10和/或本文公开的任何其他示例的方法，其中，该方法还包括：在内插器中形成具有第二过孔长度的多个第三穿硅过孔，其中，第二过孔长度短于多个第一穿硅过孔的第一过孔长度；以及将第一无源器件耦合到多个第三穿硅过孔。
100.示例13可以包括示例12和/或本文公开的任何其他示例的方法，其中，第一无源器件设置在第一凹陷中。
101.示例14可以包括示例12和/或本文公开的任何其他示例的方法，其中，该方法还包括：在内插器中形成第二凹陷，并且将第二凹陷定位在多个第三穿硅过孔的底端处，其中，第一无源器件设置在第二凹陷中。
102.示例15可以包括示例12和/或本文公开的任何其他示例的方法，其中，该方法还包括：形成具有第三过孔长度的多个第四穿硅过孔，其中，第三过孔长度短于第二过孔长度；以及将多个第二无源器件耦合到多个第四穿硅过孔。
103.示例16可以包括示例15和/或本文公开的任何其他示例的方法，其中，该方法还包括：在内插器中形成第三凹陷，并且将第三凹陷定位在多个第四穿硅过孔的底端处，其中，多个第二无源器件设置在第三凹陷中。
104.示例17可以包括一种计算设备，该计算设备包括印刷电路板和耦合到印刷电路板的器件，该器件包括：内插器；多个第一穿硅过孔，多个第一穿硅过孔设置在内插器中，其中，多个第一穿硅过孔具有第一直径；多个第二穿硅过孔，多个第二穿硅过孔设置在内插器
中，其中，多个第二穿硅过孔具有大于第一过孔直径的第二直径；以及第一凹陷，第一凹陷在内插器中定位在多个第二穿硅过孔的底端处。
105.示例18可以包括示例17和/或本文公开的任何其他示例的计算设备，其中，该计算设备还包括：多个第一焊料凸块，多个第一焊料凸块具有第一凸块直径，多个第一焊料凸块设置在多个第一穿硅过孔下方；多个第二焊料凸块，多个第二焊料凸块具有第二凸块直径，多个第二焊料凸块设置在多个第二穿硅过孔下方的第一凹陷中，其中，第二凸块直径大于第一凸块直径；其中，多个第一焊料凸块和多个第二焊料凸块被配置为将内插器耦合到封装衬底。
106.示例19可以包括示例18和/或本文公开的任何其他示例的计算设备，其中，该计算设备还包括：至少一个半导体器件，至少一个半导体器件设置在内插器上；其中，多个第一穿硅过孔被配置为将信号从内插器传输到至少一个半导体器件；并且其中，多个第二穿硅过孔被配置为将功率从内插器传输到至少一个半导体器件。
107.示例20可以包括示例18和/或本文公开的任何其他示例的计算设备，其中，该计算设备还包括：多个第三穿硅过孔，多个第三穿硅过孔具有第二过孔长度，多个第三穿硅过孔设置在内插器中，其中，第二过孔长度短于多个第一穿硅过孔的第一过孔长度；以及第一无源器件，第一无源器件耦合到多个第三穿硅过孔。
108.通过参考以下描述和附图，本文所公开的方面的这些和其他优点和特征将是显而易见的。此外，应当理解，本文描述的各方面的特征不是相互排斥的，并且可以以各种组合和排列存在。
109.应当理解，本文针对具体封装或器件描述的任何属性也可以适用于本文描述的任何封装或器件。还应当理解，本文针对具体方法描述的任何属性可以适用于本文描述的任何方法。此外，应当理解，对于本文描述的任何器件、封装或方法，不一定将所描述的所有部件或操作都包含在器件、封装或方法中，而是可以仅包含一些(但不是所有)部件或操作。
110.术语“包括(comprising)”应被理解为具有与术语“包括(including)”类似的广义含义，并且应被理解为暗示包括陈述的整体(integer)或操作或整体或操作的群组，但不排除任何其他整体或操作或整体或操作的群组。该定义也适用于术语“包括(comprising)”的变体，例如“包括(comprise)”和“包括(comprises)”。
111.本文中的术语“耦合”(或“连接”)可以被理解为电耦合或机械耦合，例如附接或固定或附接，或者仅接触而没有任何固定，并且将理解的是，可以提供直接耦合或间接耦合(换句话说，耦合而没有直接接触)两者。
112.尽管已经参考具体方面特别地示出和描述了本公开，但是本领域技术人员应当理解，在不脱离由所附权利要求限定的本公开的范围的情况下，可以在形式和细节上对其进行各种改变。因此，本公开的范围由所附权利要求书指示，并且因此旨在涵盖落入权利要求的等同物的含义和范围内的所有改变。