光电检测电路及其驱动方法、显示装置及其制作方法与流程

1.本公开涉及显示技术领域，具体涉及一种光电检测电路及其驱动方法、显示装置及其制作方法。


背景技术：

2.oled(organic light emitting diode有机电致发光二极管)是一种电流驱动型显示器件，因其具有自发光、快速响应、宽视角、以及可以制作在柔性衬底上等优点，被广泛应用于显示相关领域。


技术实现要素：

3.本公开实施例提出了一种光电检测电路及其驱动方法、显示装置及其制作方法。
4.第一方面，本公开实施例提供一种光电检测电路，包括：第一复位子电路、第二复位子电路、第一存储子电路、数据读取子电路和感光器件，其中，所述数据读取子电路的第一端、所述第一存储子电路的第一端、所述感光器件的第一极、所述第一复位子电路的第一端连接于第一节点；所述感光器件的第二极连接公共电压线；
5.其中，所述感光器件配置为，根据感应到的光信号生成感应电信号；
6.所述数据读取子电路配置为，响应于扫描线的信号的控制，将所述第一节点的电压传输至数据读取线；
7.所述第一复位子电路配置为，响应于复位线的信号的控制，对所述第一节点的电压进行复位；
8.所述第一存储子电路配置为，存储所述第一节点与所述公共电压线之间的电压；
9.所述第二复位子电路配置为，响应于所述复位线的信号的控制，对所述扫描线上的电压进行复位。
10.在一些实施例中，所述光电检测电路还包括第二存储子电路，所述第二存储子电路配置为，存储所述扫描线与所述公共电压线之间的电压。
11.在一些实施例中，所述第一复位子电路包括：第一复位晶体管，所述第一复位晶体管的栅极连接所述复位线，所述第一复位晶体管的第一极连接公共电压线，所述第一复位晶体管的第二极形成所述第一复位子电路的第一端；
12.所述数据读取子电路包括：数据读取晶体管，所述数据读取晶体管的栅极连接所述扫描线，所述数据读取晶体管的第一极连接所述数据读取线，所述数据读取晶体管的第二极形成为所述数据读取子电路的第一端。
13.在一些实施例中，所述数据读取线和所述扫描线位于绝缘间隔的不同层中，所述扫描线沿第一方向延伸，所述数据读取线沿第二方向延伸，所述第一方向与所述第二方向相交叉，
14.所述数据读取晶体管的栅极为所述扫描线的一部分，所述数据读取晶体管的第一极和第二极在第一基底上的正投影分别位于所述扫描线在所述第一基底上的正投影沿所
述第二方向的两侧。
15.在一些实施例中，所述第一复位晶体管的第一极和第二极、所述数据读取晶体管的第一极和第二极均与所述数据读取线同层设置，
16.所述第一复位晶体管的第一极所在层与所述公共电压线所在层之间设置有第一绝缘层，所述第一绝缘层上设置有第一过孔，所述第一过孔暴露出所述公共电压线的一部分，所述第一复位晶体管的第一极通过所述第一过孔连接所述公共电压线。
17.在一些实施例中，所述第二复位子电路包括：第二复位晶体管，所述第二复位晶体管的栅极连接所述复位线，所述第二复位晶体管的第一极与所述第一复位晶体管的第一极形成为一体结构，所述第二复位晶体管的第二极连接所述扫描线。
18.在一些实施例中，所述第一绝缘层上还设置有第二过孔，所述第二过孔暴露出所述扫描线的一部分，所述第二复位晶体管的第二极通过所述第二过孔连接所述扫描线。
19.在一些实施例中，所述第一存储子电路包括：第一电容，所述第一电容的第一极板与所述公共电压线形成为一体结构，所述第一电容的第二极板、所述数据读取晶体管的第二极、所述第一复位晶体管的第二极形成为一体结构。
20.在一些实施例中，所述感光器件位于所述第一电容的第二极板远离第一极板的一侧，所述感光器件的第一极所在层与所述第一电容的第二极板所在层之间设置有第二绝缘层，所述第二绝缘层上设置有第三过孔，所述第三过孔暴露出所述第一电容的第二极板的一部分，所述感光器件的第一极通过所述第三过孔与所述第一电容的第二极板连接，以形成所述第一节点；多个所述光电检测电路的感光器件的第二极连接为整层结构。
21.在一些实施例中，所述感光器件的第一极在第一基底上的正投影至少覆盖所述第一电容在所述第一基底上的正投影。
22.在一些实施例中，所述第二存储子电路包括第二电容，所述第二电容的第一极板为所述扫描线的一部分，所述第二电容的第二极板为所述第一复位晶体管的第一极的一部分。
23.第二方面，本公开实施例提供一种显示装置，包括：
24.显示基板，所述显示基板包括：第二基底和设置在所述第二基底上的多个像素结构，所述像素结构包括发光器件；
25.光电检测基板，所述光电检测基板包括：第一基底和设置在所述第一基底上的多个光电检测电路，所述光电检测电路采用上述的光电检测电路；其中，所述显示基板包括相对的显示侧和非显示侧，所述光电检测基板位于所述显示基板的非显示侧，每个所述感光器件在所述第二基底上的正投影位于y个所述像素结构在所述第二基底上的正投影范围内，以接收y个所述发光器件的光线，1≤y≤100，且y为整数。
26.在一些实施例中，所述第二基底的材料为玻璃或聚酰亚胺。
27.在一些实施例中，所述公共电压线的延伸方向和所述复位线的延伸方向均与所述扫描线的延伸方向相同，且所述公共电压线和所述复位线均与所述扫描线同层设置，
28.所述扫描线位于所述公共电极线与所述复位线之间。
29.在一些实施例中，所述像素结构还包括像素驱动电路，所述像素驱动电路包括：驱动晶体管、数据写入晶体管和第三电容，
30.所述数据写入晶体管的栅极连接栅线，所述数据写入晶体管的第一极连接数据
线，所述数据写入晶体管的第二极连接所述驱动晶体管的栅极，所述驱动晶体管的第一极连接第一电源线，所述驱动晶体管的第二极连接所述发光器件的第一电极，所述第三电容的两端分别连接所述驱动晶体管的栅极和第一极。
31.在一些实施例中，所述第三电容的第一极板为所述驱动晶体管的栅极的至少一部分，所述第三电容的第二极板位于所述第三电极的第一极板远离所述第二基底的一侧。
32.在一些实施例中，所述驱动晶体管的有源层、第一极和第二极同层设置，所述驱动晶体管的栅极所在层与有源层所在层之间设置有第一栅绝缘层，所述驱动晶体管的栅极所在层与所述第三电容的第二极板所在层之间设置有第二栅绝缘层，所述第一电源线位于所述第三电容的第二极板所在层远离所述第二基底的一侧，所述第一电源线所在层与所述第三电容的第二极板所在层之间设置有层间介质层，
33.所述第一电源线通过第四过孔与所述第三电容的第二极板连接，并通过第五过孔与所述驱动晶体管的第一极连接，其中，所述第四过孔贯穿所述层间介质层，并暴露出所述第三电容的第二极板的一部分；所述第五过孔同时贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层，并暴露出所述驱动晶体管的第一极的一部分。
34.在一些实施例中，所述数据写入晶体管的第二极和有源层均与所述驱动晶体管的有源层同层设置，
35.所述像素结构还包括桥接件，所述桥接件与所述第一电源线同层设置，所述桥接件的一端通过第六过孔与所述驱动晶体管的栅极连接，所述桥接件的另一端通过第七过孔与所述数据写入晶体管的第二极连接，
36.其中，所述第六过孔同时贯穿所述层间介质层和所述第二栅绝缘层，并暴露出所述驱动晶体管的栅极的一部分；所述第七过孔同时贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层，并暴露出所述数据写入晶体管的第二极的一部分。
37.在一些实施例中，所述数据线位于所述第一电源线所在层远离所述第二基底的一侧，所述数据线所在层与所述第一电源线所在层之间设置有钝化层，所述发光器件的第一电极位于所述数据线所在层远离所述第二基底的一侧，所述发光器件的第一电极所在层与所述数据线所在层之间设置有平坦化层；
38.所述像素结构还包括：
39.第一转接件，与所述桥接件同层设置，所述第一转接件通过第八过孔与所述驱动晶体管的第二极连接，所述第八过孔同时贯穿所述层间介质层、所述第二栅绝缘层和所述第一栅绝缘层，并暴露出所述驱动晶体管的第二极的一部分；
40.第二转接件，所述第二转接件与所述数据线同层设置，所述第二转接件通过所述钝化层上的第九过孔与所述第一转接件连接，所述发光器件的第一电极通过贯穿所述平坦化层的第十过孔与所述第二转接件连接。
41.在一些实施例中，所述发光器件的第一电极在所述第二基底上的正投影与所述数据线在所述第二基底上的正投影存在交叠。
42.在一些实施例中，多个所述像素结构排成多行多列，同一列中的相邻两个所述像素驱动电路分别连接两条相邻的所述数据线；
43.同一行所述像素驱动电路连接同一条所述第一电源线。
44.在一些实施例中，第i行第j列所述像素驱动电路沿列方向移动后得到的虚拟结构
与第i 1行第j 2列像素驱动电路呈镜像对称，其中，1≤i≤m-1，1≤j≤n-2，m为所述像素驱动电路的总行数，n为所述像素驱动电路的总列数。
45.在一些实施例中，所述发光器件还包括发光层，所述发光层位于所述发光器件的第一电极远离所述第二基底的一侧，所述像素结构还包括位于所述发光层与所述第二基底之间的通光部，所述通光部用于通光，以使所述发光层所发射的光线的一部分射向所述第二基底。
46.在一些实施例中，所述通光部包括第一通光孔，所述第一通光孔穿过所述像素驱动电路；或者，
47.所述通光部包括位于所述像素驱动电路中的通光狭缝。
48.在一些实施例中，所述第一电极为反射电极，所述通光部还包括穿过所述第一电极的第二通光孔。
49.在一些实施例中，所述显示装置还包括：
50.设置在所述显示基板与所述光电检测基板之间的透镜层，所述透镜层包括多个透镜，所述透镜用于对光线进行汇聚。
51.在一些实施例中，所述显示装置还包括：
52.补偿电路，与所述数据读取线连接，用于根据所述数据读取线上的实际电压与理论电压的差异，确定所述发光器件的补偿参数；
53.显示驱动电路，与所述补偿电路和所述像素结构连接，用于根据所述发光器件的补偿参数以及所述发光器件的目标发光亮度，确定所述发光器件的驱动信号，并将所述驱动信号输出至所述像素结构。
54.第三方面，本公开实施例提供一种光电检测电路的驱动方法，所述光电检测电路采用上述实施例所述的光电检测电路，其中，所述驱动方法包括：
55.在复位阶段，向所述复位线加载有效电平信号、向所述扫描线加载无效电平信号，以使所述第一复位子电路对所述第一节点的电压进行复位、所述第二复位子电路对所述扫描线的电压进行复位；
56.在电荷累积阶段，向所述复位线和所述扫描线均加载无效电平信号，以使所述光电检测器件进行电荷累积；
57.在读取阶段，向所述扫描线加载有效电平信号，以使所述第一节点的电压传输至数据读取线；
58.在冗余阶段，向所述扫描线和所述复位线加载无效电平信号，以使所述数据读取子电路将所述第一节点与所述数据读取线断开。
59.第四方面，本公开实施例提供一种显示装置的制作方法，包括：
60.在第一基底上形成多个光电检测电路，以形成光电检测基板；其中，所述光电检测电路采用上述实施例中的光电检测电路；
61.在第二基底上形成多个像素结构，以形成显示基板；所述显示基板包括相对的显示侧和非显示侧，所述像素结构包括发光器件；
62.将所述显示基板与所述光电检测基板固定在一起，其中，所述光电检测基板位于所述显示基板的非显示侧，每个所述感光器件在所述第二基底上的正投影位于y个所述像素结构在所述第二基底上的正投影范围内，以接收y个所述发光器件的光线，1≤y≤100，且
y为整数。
63.在一些实施例中，所述发光器件包括：第一电极、第二电极和位于所述第一电极与所述第二电极之间的发光层，所述发光层位于所述发光器件的第一电极远离所述第二基底的一侧，所述像素结构还包括位于所述发光层与所述第二基底之间的通光部，所述通光部用于通光，以使所述发光层所发射的光线的一部分射向所述第二基底。
64.在一些实施例中，所述通光部包括第一通光孔，所述第一通光孔穿过所述像素驱动电路；或者，
65.所述通光部包括位于所述像素驱动电路中的通光狭缝。
66.在一些实施例中，所述第一电极为反射电极，所述通光部还包括穿过所述第一电极的第二通光孔。
67.在一些实施例中，所述制作方法还包括：制作透镜层，所述透镜层包括多个透镜，所述透镜用于对光线进行汇聚；
68.将所述显示基板与所述光电检测基板固定在一起，包括：
69.将所述透镜层固定在所述显示基板的非显示侧，将所述光电检测基板固定在所述透镜层远离所述显示基板的一侧。
附图说明
70.附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
71.图1为本公开实施例中提供的一种光电检测电路的电路示意图。
72.图2为本公开实施例中提供的感光器件的结构示意图。
73.图3为本公开实施例中提供的另一种光电检测电路的电路示意图。
74.图4为图3所示的光电检测电路的一种工作时序图。
75.图5a为本公开实施例中提供的光电检测电路的半导体层的平面图。
76.图5b为本公开实施例中提供的光电检测电路的半导体层和第一金属层的平面图。
77.图5c为本公开实施例中提供的第一绝缘层上的过孔示意图。
78.图5d为沿图5c中a-a'线的剖视图。
79.图5e为本公开实施例中提供的光电检测电路的第二金属层的平面图。
80.图5f为本公开实施例中提供的光电检测电路的半导体层。
81.图5g为沿图5f中b-b'线的剖视图。
82.图5h为本公开实施例中提供的光电检测电路的半导体层、第一金属层、第二金属层和感光器件的第一极的示意图。
83.图5i为本公开实施例提供的多个光电检测电路中的平面图。
84.图6为本公开实施例中提供的光电检测电路的驱动方法流程图。
85.图7a为本公开实施例中提供的一种显示装置的结构示意图。
86.图7b为图7a中的光电检测电路检测光线的示意图。
87.图8a为本公开实施例中提供的另一种显示装置的结构示意图。
88.图8b为图8a中的光电检测电路检测光线的示意图。
89.图9a为本公开实施例中提供的显示装置的工作原理示意图。
90.图9b为电荷累积阶段时长一定的情况下感光器件产生的电信号强度与光线亮度的关系曲线。
91.图9c为通过时长调整后的电信号强度与光线亮度的关系曲线。
92.图10为本公开实施例中提供的光电检测电路的排布示意图。
93.图11为本公开实施例中提供的像素驱动电路的电路示意图。
94.图12a为本公开实施例中提供的显示基板的半导体层的平面图。
95.图12b为本公开实施例中提供的显示基板的第一栅金属层的平面图。
96.图12c为本公开实施例中提供的显示基板的半导体层和第一栅金属层的平面图。
97.图12d为本公开实施例中提供的显示基板的第二栅金属层的平面图。
98.图12e为本公开实施例中提供的显示基板的半导体层、第一栅金属层和第二栅金属层的平面图。
99.图12f为本公开实施例中提供的层间介质层上的过孔示意图。
100.图12g为沿图12f中c-c'线的剖视图。
101.图12h为本公开实施例中提供的第一源漏金属层的平面图。
102.图12i为本公开实施例中提供的显示基板的半导体层、第一栅金属层、第二栅金属层和第一源漏金属层的平面图。
103.图12j为本公开实施例中提供的钝化层上的过孔示意图。
104.图12k为本公开实施例中提供的显示基板的第二源漏金属层的平面图。
105.图13a为本公开实施例中提供的显示基板的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层的平面图。
106.图13b为沿图13a中d-d'线的剖视图。
107.图13c为本公开实施例中提供的第十过孔与第二源漏金属层的位置关系图。
108.图13d为本公开实施例中提供的显示基板的第一电极层与第二源漏金属层的平面图。
109.图13e为本公开实施例中提供的显示基板的第一电极层与第二源漏金属层的连接示意图。
110.图14为本公开实施例提供的一种显示装置的制作方法流程图。
具体实施方式
111.以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
112.为使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合本公开的实施例的附图，对本公开的实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
113.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包
含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
114.本公开所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极。
115.另外，晶体管可以划分为n型晶体管和p型晶体管，本公开中的各晶体管可分别独立选自n型晶体管或p型晶体管；在下述实施例中将以显示驱动电路中的各晶体管均为n型晶体管为例进行示例性描述，此时显示驱动电路中的晶体管可采用相同的制备工艺得以同时制备。相应地，有效电平信号为高电平信号，无效电平信号为低电平信号。
116.图1为本公开实施例中提供的一种光电检测电路的电路示意图，如图1所示，光电检测电路包括：第一复位子电路11、第二复位子电路12、第一存储子电路14、数据读取子电路16和感光器件13。其中，数据读取子电路16的第一端、第一存储子电路14的第一端、感光器件13的第一极、第一复位子电路11的第一端连接于第一节点n1；感光器件13的第二极连接公共电压线。
117.感光器件13配置为根据感应到的光信号生成感应电信号。图2为本公开实施例中提供的感光器件的结构示意图，如图2所示，感光器件13可以采用pin光电二极管，其具体包括：层叠设置的第一极131、p型半导体层133、本征层134、n型半导体层135和第二极132。
118.数据读取子电路16还与扫描线scan和数据读取线dataread连接，数据读取线dataread配置为，响应于扫描线scan的信号的控制，将第一节点n1的电压传输至数据读取线dataread。
119.第一复位子电路11还与复位线reset和公共电压线vcom连接，第一复位子电路11配置为，响应于复位线reset的信号的控制，将公共电压线vcom的参考信号传输至第一节点n1，从而对第一节点n1的电压进行复位。
120.第一存储子电路14连接在第一节点n1与公共电压线vcom之间，第一存储子电路14配置为，存储第一节点n1与公共电压线vcom之间的电压。
121.第二复位子电路12与复位线reset、扫描线scan和公共电压线vcom连接，第二复位子电路12配置为，响应于复位线reset的信号的控制，将公共电压线vcom上的参考信号传输至扫描线scan，从而对扫描线scan上的电压进行复位。
122.本公开实施例的光电检测电路的工作阶段可以包括：复位阶段、电荷累积阶段和数据读取阶段，在复位阶段，通过向复位线reset加载有效电平信号，以使第一复位子电路11对第一节点n1的电压进行复位，同时第二复位子电路12对扫描线scan上的电压进行复位；在电荷累积阶段，感光器件13根据其接收到的光信号进行电荷累积；在读取阶段，通过向扫描线scan加载有效电平信号，以使读取子电路将第一节点n1的电压传输至数据读取线dataread，从而使外部的处理电路可以根据数据读取线dataread读取到的电压确定感光器件13接收到的光强。
123.本公开实施例中的光电检测电路可以应用于oled显示装置中，这种情况下，可以利用感光器件13来接收oled显示装置中发光器件发出的至少一部分光线，从而使得外部的补偿电路可以根据数据读取线dataread读取到的实际电压与理论电压的差异，确定发光器
件的补偿参数；进而使驱动电路可以根据发光器件的补偿参数以及发光器件的目标发光亮度，确定发光器件的驱动信号，并将驱动信号输出至像素结构，以使发光器件能够达到目标发光亮度，从而使不同发光器件的发光亮度一致。
124.在一些实施例中，如图1所示，光电检测电路还包括：第二存储子电路15，第二存储子电路15连接在扫描线scan与公共电压线vcom之间，配置为存储扫描线scan与公共电压线vcom之间的电压。在光电检测电路的工作过程中，在对扫描线scan上的电压进行复位后，第二存储子电路15可以保持扫描线scan上电压的稳定性，防止扫描线scan上的电压在电荷累积阶段影响数据读取子电路16的状态，从而保证电压输出的稳定性。
125.图3为本公开实施例中提供的另一种光电检测电路的电路示意图，如图3所示，该光电检测电路为图1所示的光电检测电路的一种具体化实施方案。
126.如图3所示，在一些实施例中，第一复位子电路11包括：第一复位晶体管t1，第一复位晶体管t1的栅极连接复位线reset，第一复位晶体管t1的第一极连接公共电压线vcom，第一复位晶体管t1的第二极形成第一复位子电路11的第一端，即，第一复位晶体管t1的第二极连接第一节点n1。
127.数据读取子电路16包括：数据读取晶体管t3，数据读取晶体管t3的栅极连接扫描线scan，数据读取晶体管t3的第一极连接数据读取线dataread，数据读取晶体管t3的第二极形成为数据读取子电路16的第一端，即，数据读取晶体管t3的第二极连接第一节点n1。
128.在一些实施例中，第二复位子电路12包括：第二复位晶体管t2，第二复位晶体管t2的栅极连接复位线reset，第二复位晶体管t2的第一极连接公共电压线vcom，第二复位晶体管t2的第二极连接扫描线scan。
129.在一些实施例中，第一存储子电路14包括：第一电容c1，第一电容c1连接公共电压线vcom和第一节点n1。第二存储子电路15包括：第二电容c2，第二电容c2连接在扫描线scan与公共电压线vcom之间。
130.图4为图3所示的光电检测电路的一种工作时序图，下面结合附图对图3所示的光电检测电路的工作过程进行介绍。如图4所示，光电检测电路的工作过程包括复位阶段t1、电荷累积阶段t2、扫描阶段t3和冗余阶段t4。其中，公共电压线vcom的电压为低电平电压。
131.在复位阶段t1，复位线reset加载有效电平信号，扫描线scan加载无效电平信号。此时，第一复位晶体管t1和第二复位晶体管t2均处于导通状态，数据写入晶体管处于关断状态。第一节点n1接收到公共电压线vcom的电压，扫描线scan与公共电压线vcom导通，从而保持低电平电压。
132.在电荷累积阶段t2，复位线reset和扫描线scan加载无效电平信号，此时，第一复位晶体管t1、第二复位晶体管t2和数据读取晶体管t3均关断。在第二电容c2的稳压作用下，扫描线scan上的电压保持与复位阶段相同，从而保证数据读取晶体管t3处于关断状态。随着感光器件13的光电转换作用，第一节点n1的电压逐渐升高。
133.在读取阶段t3，复位线reset加载无效电平信号，扫描线scan加载有效电平信号，此时，第一复位晶体管t1和第二复位晶体管t2均保持关断状态，数据读取晶体管t3处于导通状态，以将第一节点n1的电压传输至数据读取线dataread，从而使外部的处理电路读取到第一节点n1的电压，进而根据第一节点n1的电压确定感光器件13接收到的光强。
134.在冗余阶段t4，向扫描线scan和复位线reset加载无效电平信号，以使第一复位晶
体管t1、第二复位晶体管t2、数据读取晶体管t3均保持关断状态，第一节点n1与数据读取线dataread断开。
135.其中，当电荷累积时间相同时，感光器件13产生的电信号的强度与接收到的光强度正相关，因此，可以根据实际需要来设置电荷累积阶段的时长，以防止发光器件的亮度较低时检测到的信号强度过小，或发光器件亮度较高时，检测到的信号出现饱和。由于显示基板显示每帧图像的时长是一定的，因此，感光器件13的工作周期的时长(即，复位阶段t1、电荷累积阶段t2、扫描阶段t3和冗余阶段t4的总时长)是一定的，那么，当需要增加电荷累积阶段t2的时长时，则可以减少冗余阶段t4的时长；当需要减少电荷累积阶段t2的时长时，则可以增加冗余阶段t4的时长，从而使感光器件13的工作周期的时长保持不变。
136.在本公开实施例中，数据读取线dataread、扫描线scan、公共电压线vcom、光电检测电路中的各晶体管、电容和感光器件13均设置在第一基底上。可选地，数据读取线dataread和扫描线scan位于绝缘间隔的不同层中，扫描线scan沿第一方向延伸，数据读取线dataread沿第二方向延伸，第一方向与第二方向相交叉。
137.在一些实施例中，光电检测电路中的各晶体管的有源层同层设置，复位线reset、扫描线scan和公共电压线vcom同层设置，复位线reset与各晶体管的第一极、第二极同层设置。需要说明的是，“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的；但这并不表示二者与第一基底之间的距离必定相同。例如，各晶体管的有源层位于半导体层中，复位线reset、扫描线scan和公共电压线vcom位于第一金属层中，数据读取线dataread与各晶体管的第一极和第二极位于第二金属层中。下面结合附图对本公开实施例中光电检测电路的各层结构以及层间的连接关系进行介绍。
138.图5a为本公开实施例中提供的光电检测电路的半导体层的平面图，可选地，半导体层poly1的制作材料可以为多晶硅或者金属氧化物，本公开实施例对此不作具体限定。如图5a所示，半导体层poly1包括：第一复位晶体管t1的有源层t1_p、第二复位晶体管t2的有源层t2_p和数据读取晶体管t3的有源层t3_p。其中，第一复位晶体管t1的有源层t1_p和第二复位晶体管t2的有源层t2_p可以连接为一体。
139.图5b为本公开实施例中提供的光电检测电路的半导体层和第一金属层的平面图，可选地，第一金属层m1的制作材料可以为银、铝、钼或铜等金属材料，本公开实施例对此不作具体限定。如图5b所示，第一金属层m1位于半导体层poly1远离第一基底的一侧，第一金属层m1与半导体层poly1之间被绝缘层间隔开。第一金属层m1包括：公共电压线vcom、扫描线scan、复位线reset、各晶体管的栅极和第一电容c1的第一极板c1_1。
140.例如，公共电压线vcom、扫描线scan和复位线reset均沿第一方向延伸，扫描线scan位于公共电压线vcom与复位线reset之间。数据读取晶体管t3的栅极为扫描线scan的一部分，第一复位晶体管t1的栅极、第二复位晶体管t2的栅极与复位线reset形成为一体结构，即第一复位晶体管t1的栅极、第二复位晶体管t2的栅极与复位线reset形成为一个整体，或者，第一复位晶体管t1的栅极、第二复位晶体管t2的栅极与复位线reset分别为三个导电结构，该三个导电结构电连接。第一电容c1的第一极板与公共电压线vcom形成为一体结构，即，第一电容c1的第一极板与公共电压线vcom形成为一个整体，或者，第一电容c1的第一极板与公共电压线vcom分别为两个导电结构，该两个导电结构电连接。
141.图5c为本公开实施例中提供的第一绝缘层上的过孔示意图，图5d为沿图5c中a-a'线的剖视图，结合图5c和图5d所示，第一金属层m1与半导体层poly1之间设置有第三绝缘层ins3，第一金属层m1远离第一基底17的一侧设置有第一绝缘层ins1。可选地，第一绝缘层ins1和第三绝缘层ins3均可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。第一绝缘层ins1上设置有多个过孔。第一绝缘层ins1上的过孔包括第一过孔v1、第二过孔v2、源极过孔v_s和漏极过孔v_d，第一过孔v1暴露出公共电压线vcom的一部分，第二过孔v2暴露出扫描线scan的一部分。各晶体管的有源层均对应一个源极过孔v_s和一个漏极过孔v_d。
142.图5e为本公开实施例中提供的光电检测电路的第二金属层的平面图，图5f为本公开实施例中提供的光电检测电路的半导体层、第一金属层和第二金属层的平面图。可选地，第二金属层m2的制作材料可以为银、铝、钼或铜等金属材料，本公开实施例对此不作具体限定。如图5c至图5f所示，第二金属层m2位于第一绝缘层ins1远离半导体层poly1的一侧，第二金属层m2包括：数据读取线dataread、第一电容c1的第二极板c1_2、各晶体管的第一极和第二极。各晶体管的第一极均通过相应的源极过孔v_s连接有源层，各晶体管的第二极通过相应的漏极过孔v_d连接有源层。数据读取晶体管t3的第一极t3_1和第二极t3_2在第一基底上的正投影分别位于扫描线scan在第一基底上的正投影沿第二方向的两侧。第一复位晶体管t1的第一极t1_1通过第一过孔v1连接公共电压线vcom。第二复位晶体管t2的第二极t2_2通过第二过孔v2连接扫描线scan。可选地，数据读取晶体管t3的第一极t3_1与数据读取线dataread形成为一体结构，第一电容c1的第二极板c1_2、第一复位晶体管t1的第二极t1_2、数据读取晶体管t3的第二极t3_2形成为一体结构，即，数据读取晶体管t3的第一极t3_1与数据读取线dataread形成为一个整体，或者，数据读取晶体管t3的第一极t3_1与数据读取线dataread分别为两个导电结构，该两个导电结构电连接；第一电容c1的第二极板c1_2、第一复位晶体管t1的第二极t1_2、数据读取晶体管t3的第二极t3_2形成为一个整体，或者，第一电容c1的第二极板c1_2、第一复位晶体管t1的第二极t1_2、数据读取晶体管t3的第二极t3_2分别为三个导电结构，该三个导电结构电连接。第一复位晶体管t1的第一极t1_1与第二复位晶体管t2的第一极t2_1形成为一体结构，这里，第一复位晶体管t1的第一极t1_1与第二复位晶体管t2的第一极t2_1形成为一个整体的电极块，该电极块可以作为第一复位晶体管t1的第一极t1_1，也可以作为第二复位晶体管t2的第一极t2_1；或者，第一复位晶体管t1的第一极t1_1与第二复位晶体管t2的第一极t2_1分别为两个电极块，该两个电极块电连接。
143.另外，如图5f所示，第一复位晶体管t1的第一极t1_1(也即第二复位晶体管t2的第一极t2_1)与扫描线scan绝缘交叉设置，交叉部分形成第二电容c2。即，第二电容c2的第一极板为扫描线scan的一部分，第二电容c2的第二极板为第一复位晶体管t1的第一极t1_1的一部分。
144.图5g为沿图5f中b-b'线的剖视图，如图5g所示，第一电容c1的第二极板c1_2所在层远离第一基底17的一侧设置有第二绝缘层ins2，可选地，第二绝缘层ins2可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。第二绝缘层ins2上设置有第三过孔v3。如图5f和图5g所示，第三过孔v3暴露出第一电容c1的第二极板c1_2的一部分。
145.在一些实施例中，感光器件13设置在第二绝缘层ins2远离第一基底17的一侧，图5h为本公开实施例中提供的光电检测电路的半导体层、第一金属层、第二金属层和感光器
件的第一极的示意图，结合图5f至图5h所示，感光器件13的第一极通过第三过孔v3与第一电容c1的第二极板c1_2连接，以形成图3中的第一节点n1。
146.其中，感光器件13的第一极131在第一基底上的正投影与数据读取线dataread在第一基底上的正投影无交叠。感光器件13的第二极132在第一基底上的正投影超出感光器件13的第一极131在第一基底上的正投影，以防止第二极132在连接公共电压线vcom时与第一极131发生短路。感光器件13的第二极132采用透明导电材料(例如，氧化铟锡等)制作的透明电极，从而有利于感光器件13接收发光器件所发射的光线。其中，本公开实施例中的“透明”可以为，透光率在80％以上。
147.图5i为本公开实施例提供的多个光电检测电路中的平面图，为了示意清楚，在图5i中省去了感光器件13的p型半导体层133、本征层134、n型半导体层135，需要说明的是，感光器件13的p型半导体层133、本征层134、n型半导体层135可以与感光器件13的第一极131通过同一次光刻构图工艺制成，因此，感光器件13的p型半导体层133、本征层134、n型半导体层135与感光器件13的第一极131在第一基底上的正投影范围可以相同。如图5i所示，第一基底上可以设置多个光电检测电路，多个光电检测电路可以呈阵列排布，同一列的光电检测电路可以连接同一条数据读取线dataread，同一行光电检测电路所连接的扫描线scan为同一条，同一行光电检测电路所连接的公共电压线vcom为同一条，同一行光电检测电路所连接的复位线reset为同一条。多个光电检测电路中感光器件13的第二极132可以连接为整层结构。因此，对于其中一个感光器件13而言，感光器件13的第二极132在第一基底上的正投影超出第一极131在第一基底上的正投影。其中，第二极132超出第一极131的部分通过贯穿第一绝缘层和第二绝缘层的过孔与公共电压线vcom连接。例如，在第一基底的边缘区域，可以设置公共电压总线，该公共电压总线与每条公共电压线vcom连接，第二极132通过贯穿第一绝缘层和第二绝缘层的过孔与公共电压总线连接。
148.其中，感光器件13的第一极131在第一基底上的正投影至少覆盖第一电容c1在第一基底上的正投影。在一些示例中，如图5h和图5i所示，感光器件13的第一极131在第一基底上的正投影覆盖其所在的光电检测电路中的第一电容c1在第一基底上的正投影，并与其所在的光电检测电路中的数据读取晶体管t3在第一基底上的正投影存在交叠，同时与上一行光电检测电路中的数据读取晶体管t3、第一复位晶体管t1、第二复位晶体管t2在第一基底上的正投影均存在交叠。当然，在另一些实施例中，还可以使感光器件13的第一极131在第一基底上的正投影覆盖其所在的光电检测电路中的第一电容c1、数据读取晶体管t3、第一复位晶体管t1和第二复位晶体管t2在第一基底上的正投影。
149.本公开实施例还提供一种上述光电检测电路的驱动方法，图6为本公开实施例中提供的光电检测电路的驱动方法流程图，如图6所示，该驱动方法包括：
150.s1、在复位阶段，向复位线加载有效电平信号、向扫描线加载无效电平信号，以使第一复位子电路对第一节点的电压进行复位、第二复位子电路对扫描线的电压进行复位。
151.s2、在电荷累积阶段，向复位线和扫描线均加载无效电平信号，以使光电检测器件进行电荷累积。
152.s3、在读取阶段，向扫描线加载有效电平信号，以使第一节点的电压传输至数据读取线。
153.s4、在冗余阶段，向扫描线和复位线加载无效电平信号，以使数据读取子电路将第
一节点与数据读取线断开。
154.光电检测电路的具体工作过程已在上文进行描述，这里不再赘述。
155.本公开实施例还提供一种显示装置，图7a为本公开实施例中提供的一种显示装置的结构示意图，如图7a所示，包括：显示基板2、光电检测基板1。显示基板2包括相对的显示侧和非显示侧。光电检测基板1包括：第一基底17和设置在第一基底17上的多个光电检测电路10，光电检测电路10采用上述任一实施例中光电检测电路10。其中，光电检测基板1位于显示基板2的非显示侧，光电检测电路10的感光器件与至少一个发光器件22正对，以接收发光器件22的光线。
156.显示基板2包括：第二基底20和设置在所述第二基底20上的多个像素结构，所述像素结构包括发光器件22和像素驱动电路21。其中，本公开实施例中的发光器件22可以是led(light emitting diode，发光二极管)或oled(organic light emitting diode，有机发光二极管)在内的电流驱动的发光器件22，在本公开实施例中是以oled为例进行的说明。需要说明的是，显示基板2的显示侧为，显示基板2进行显示时观看者所在的一侧；显示基板2的非显示侧为与显示侧相对的一侧。
157.在一些实施例中，发光器件22所发射的部分光线朝向显示侧射出，另一部分光线被导入显示基板2的非显示侧。图7b为图7a中的光电检测电路检测光线的示意图，图7b中箭头表示光线，如图7b所示，发光器件22设置在像素驱动电路21远离第二基底20的一侧，发光器件22包括：沿远离第二基底20的方向依次设置的：第一电极221、空穴注入层222、空穴传输层223、发光层224、电子传输层225、电子注入层226、第二电极227。可选地，第一电极221为阳极，第二电极227为阴极。
158.为了将发光器件22的一部分光线导入第二基底20远离发光器件22的一侧，在本公开实施例中，像素结构还包括位于发光层224与第二基底20之间的通光部，通光部用于通光，以使发光层224发射的光线的一部分射向第二基底20，进而透过第二基底20照射至非显示侧。光电检测电路10包括感光器件13和感光器件驱动结构13t，感光器件驱动结构13t包括上述实施例中的第一复位晶体管t1、第二复位晶体管t2、数据读取晶体管t3、第一电容c1和第二电容c2.。感光器件13设置在感光器件驱动结构13t与第二基底20之间，以接收发光器件22所发射的一部分光线。
159.在本公开实施例中，像素驱动电路21包括半导体层、第一栅金属层、第二栅金属层、第一源漏金属层、第二源漏金属层等导电膜层，导电膜层之间通过绝缘层(例如，第一栅绝缘层、第二栅绝缘层等)间隔开。每个导电膜层均包括多个不透光的导电图形，例如，第一栅金属层包括栅线、多个晶体管的栅极等，半导体层包括多个晶体管的有源层，具体将在下文进行描述。在一些示例中，通光部可以包括第一通光孔vt1，该第一通光孔vt1穿过像素驱动电路21。例如，第一通光孔vt1穿过绝缘层，且第一通光孔vt1在第二基底20上的正投影与像素驱动电路21中的导电图形在第二基底20上的正投影无交叠。
160.在另一些示例中，通光部包括位于像素驱动电路21中的通光狭缝。例如，导电膜层之间的绝缘层采用透明材料制成，通光狭缝即为导电图形之间的间隙。这种情况下，可以不再设置第一通光孔vt1，发光器件22所发射的光线可以通过导电图形之间的间隙，并直接透过绝缘层，从而照射至感光器件13。
161.需要说明的是，本公开实施例中的发光器件22的第一电极221可以采用反射电极，
此时，通光部还包括穿过第一电极221的第二通光孔vt2，第二通光孔vt2在第二基底20上的正投影与第一通光孔vt1(或通光狭缝)在第二基底20上的正投影存在交叠。当然，第一电极221也可以采用透明电极，此时，第一电极221上可以设置第二通光孔vt2，也可以不设置第二通光孔vt2。
162.结合图3和图7a所示，在一些实施例中，每个感光器件13可以与一个发光器件22相对，也可以与多个感光器件13相对。当感光器件13与一个发光器件22相对时，感光器件13接收到一个发光器件22的光线；当感光器件与多个发光器件22相对时，可以控制该多个发光器件22在不同的发光阶段发光，以保证感光器件13在不同的发光阶段接收到不同发光器件22所发射的光线。在一些实施例中，每个感光器件13在第二基底20上的正投影位于y个像素结构在第二基底20上的正投影范围内。其中，1≤y≤100，且y为整数，从而可以在保证检测精度的同时，防止制作工艺难度过大。其中，每个感光器件13在第二基底20上的正投影位于y个像素结构在第二基底20上的正投影范围内可以为：每个感光器件13与y个像素结构正对设置，以接收y个发光器件22所发射的光线。其中，每个像素结构在第二基底20上的正投影面积可以为70平方微米，当然，显示基板2也可以适用于更高分辨率的产品，此时，每个像素结构在第二基底20上的正投影面积小于70平方微米。当单个像素结构在第二基底20上的正投影面积变化时，每个感光器件13在第二基底20上的正投影面积也相应变化，但每个感光器件13在第二基底20上的正投影与像素结构在第二基底20上的正投影的比例关系固定即可，例如，每个感光器件13在第二基底20上的正投影位于4*4(即，16)个像素结构在第二基底20上的正投影范围内，且每个感光器件13与4*4个像素结构正对。
163.在一些实施例中，显示基板2与光电检测基板之间还设置有光学胶层3，从而利用光学胶层3将显示基板2与光电检测基板1粘结。
164.图8a为本公开实施例中提供的另一种显示装置的结构示意图，图8b为图8a中的光电检测电路检测光线的示意图，图8b中的箭头表示光线。如图8a所示，显示装置还包括：透镜层，透镜层设置在显示基板2与光电检测基板之间。透镜层包括多个透镜4。透镜层与显示基板2之间、透镜层与光电检测基板之间均设置有光学胶层3。透镜层的多个透镜4排成多行多列，每个透镜4可以与一个或多个发光器件22正对。透镜4可以为凸透镜，用于对光线进行汇聚。和图7b类似地，在图8b中，发光器件22的一部分光线经过通光部照射至感光器件13，与图7b不同的是，在图8b中，光线在照射至感光器件13之前，还经过透镜4，从而进行汇聚。
165.在本公开实施例中，第二基底20可以采用玻璃基底，例如，玻璃基底的厚度在100μm～500μm之间，也可以采用厚度较薄的柔性基底，例如，柔性基底采用聚酰亚胺(pi)制成，厚度在3μm～20μm之间。当第二基底20采用厚度较大的玻璃基底时，发光器件22照射至非显示侧的光线会发生严重的发散，透镜4的汇聚作用可以减小发散角度，以提高感光器件13生成的电信号的准确性。当第二基底20采用厚度较小的柔性基底时，发光器件22照射至非显示侧的光线的发散程度较小，因此，可以设置透镜层，也可以不设置透镜层。
166.图9a为本公开实施例中提供的显示装置的工作原理示意图，如图9a所示，显示装置还包括补偿电路4和显示驱动电路5，补偿电路4与上述数据读取线dataread连接，用于根据所述数据读取线dataread上的实际电压与理论电压的差异，确定发光器件22的补偿参数。其中，补偿电路4可以包括信号读取子电路和信号处理子电路，信号读取子电路可以读取数据读取线dataread上的电压，信号处理子电路用于对信号读取子电路输出的电压信号
进行模数转换等信号处理。显示驱动电路5与补偿电路4和像素结构的像素驱动电路21连接，用于根据发光器件22的补偿参数以及发光器件22的目标发光亮度，确定发光器件22的驱动信号，并将驱动信号输出至所述像素结构的像素驱动电路21，从而使发光器件22在像素驱动电路21的驱动下发光时，能够达到所述目标亮度。
167.其中，实际电压可以为显示基板在显示测试图像时，数据读取线dataread实际所读取到的电压信号；理论电压为显示基板在显示测试图像且发光器件22发射的光线达到理想亮度时，数据读取线dataread理论上应该读取到的电压信号。可以理解的是，由于发光器件22的老化以及像素驱动电路21中晶体管的阈值漂移，数据读取线dataread上的实际电压与理论电压可能会出现差异。显示基板在后续显示目标图像时，显示驱动电路5可以根据待显示的目标图像，确定发光器件22的目标亮度，从而确定目标亮度对应的初始驱动信号，并根据发光器件22的补偿参数对初始驱动信号进行调整，得到补偿后的驱动信号，之后，将该驱动信号提供给像素驱动电路21，以驱动发光器件22发光。
168.图9b为电荷累积阶段时长一定的情况下感光器件产生的电信号强度与光线亮度的关系曲线，图9c为通过时长调整后的电信号强度与光线亮度的关系曲线。根据图9b可以看出，当光电检测电路10的电荷累积阶段的时长为一定值时，感光器件13检测到的光强越大，则生成的电信号的强度越大；而当电信号的强度低于阈值v0时，可能会导致补偿电路4无法识别出此时的电信号。而当光线亮度一定的情况下，通过改变电荷累积阶段的时长，可以改变感光器件所产生的电信号强度，因此，在本公开实施例中，可以对每个光电检测电路10的电荷累积阶段的时长进行调整，使得发光器件22的发光亮度较高时，减小光电检测电路10的电荷累积阶段的时长；发光器件22的发光亮度较低时，增大光电检测电路10的电荷累积阶段的时长，从而实现各发光亮度下，感光器件13生成的电信号强度一致，且该电信号的强度高于v0，如图9c所示。
169.例如，当发光器件22的实际亮度为l1、且光电检测电路10的电荷累积阶段的时长为time1时，数据读取线dataread应当读取到的电压为vd；当发光器件22的实际亮度为l2、且光电感测电路的电荷累积时长为time2时，数据读取线dataread应当读取到的电压为vd；此时，当显示基板在显示某一帧测试画面，且该测试画面中需要发光器件22达到亮度l1时，则控制光电检测电路10的电荷累积阶段的时长为time1，此时，若数据读取线dataread读取到的电压vd'与vd有所变差，则表示发光器件22并没有达到理想的亮度l1，因此，可以根据vd'与vd之间的差值，确定发光器件22的补偿值，从而在显示基板后续显示目标图像时，根据发光器件22的补偿值对提供给发光器件22的驱动电压进行补偿。
170.在本公开实施例中，发光器件22可以呈阵列排布，相应地，光电检测基板1的多个光电检测电路10也呈阵列排布。图10为本公开实施例中提供的光电检测电路的排布示意图，如图10所示，同一列的光电检测电路10可以连接同一条数据读取线dataread，同一行光电检测电路10所连接的扫描线scan为同一条，同一行光电检测电路10所连接的公共电压线vcom为同一条，同一行光电检测电路10所连接的复位线reset为同一条。多个感光器件13的第二极可以连接为一体结构，即，多个感光器件13的第二极可以连接为一个整体结构，且可以在第一基底17的边缘区域通过过孔与公共电压线vcom连接。
171.图11为本公开实施例中提供的像素驱动电路的电路示意图，如图11所示，像素驱动电路21可以采用简单的2t1c(即两个晶体管和一个电容)的结构，以简化显示基板2的结
构，并有利于提高显示装置的分辨率。具体地，像素驱动电路21包括：驱动晶体管td、数据写入晶体管t1’、第三电容c3。数据写入晶体管t1’的栅极连接栅线gate，数据写入晶体管t1’的第一极连接数据线data，数据写入晶体管t1’的第二极连接驱动晶体管td的栅极，驱动晶体管td的第一极连接第一电源线vdd，驱动晶体管td的第二极连接发光器件22的第一电极，发光器件22的第二电极连接第二电源线vss。第三电容c3的两端分别连接驱动晶体管td的栅极和第一极。其中，第一电源线vdd可以为高电平电源线，第二电源线vss可以为低电平电源线。
172.在数据写入阶段，栅线gate加载有效电平信号。此时，数据写入晶体管t1’导通，驱动晶体管td关断，从而将数据线data上的数据电压写入第三电容c3中。在发光阶段，栅线gate加载无效电平信号，此时，由于第三电容c3存储有数据电压，因此，驱动晶体管td开启，并根据其栅极与第一极之间的电压向发光器件22输出驱动电流。
173.需要说明的是，像素驱动电路21也可以采用其他结构的电路(例如，7t1c，9t1c等)，在此不做限定。
174.在本公开实施例中，像素驱动电路21的各晶体管的有源层被布置在半导体层中，各晶体管的栅极被布置在第一栅金属层中，第三电容c3的第二极板被布置在第二栅金属层中，第一电源线vdd被布置在第一源漏金属层中，数据线data被布置在第二源漏金属层中，下面结合附图对本公开实施例中的像素结构进行介绍。
175.图12a为本公开实施例中提供的显示基板的半导体层的平面图，图12a中示出了两行三列像素结构的半导体层poly2。如图12a所示，像素结构的半导体层poly2包括各晶体管的有源层。可选地，半导体层poly2的制作材料可以为多晶硅或者金属氧化物，本公开实施例对此不作具体限定。
176.可选地，驱动晶体管td的第一极td_1和第二极td_2与有源层td_p同层设置，数据写入晶体管t1’的第二极t1’_2和有源层t1’_p也同层设置，均位于半导体层poly2中。驱动晶体管td的第一极td_1和第二极td_2、数据写入晶体管t1’的第二极t1’_2可以通过对半导体层poly2进行离子掺杂后形成。
177.图12b为本公开实施例中提供的显示基板的第一栅金属层的平面图，图12c为本公开实施例中提供的显示基板的半导体层和第一栅金属层的平面图，如图12b和图12c所示，第一栅金属层g1包括数据写入晶体管t1’的栅极t1’_g和驱动晶体管td的栅极td_g。其中，第三电容c3的第一极板c3_1为驱动晶体管td的栅极td_g的至少一部分，以简化像素驱动电路21的整体结构，并简化制作工艺。
178.半导体层poly2与第一栅金属层g1之间设置有第一栅绝缘层，第一栅金属层g1位于第一栅绝缘层远离半导体层poly2的一侧。可选地，第一栅绝缘层可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。
179.图12d为本公开实施例中提供的显示基板的第二栅金属层的平面图，图12e为本公开实施例中提供的显示基板的半导体层、第一栅金属层和第二栅金属层的平面图，如图12d和图12e所示，第二栅金属层g2位于第一栅金属层g1远离第二基底20的一侧，第二栅金属层g2与第一栅金属层g1之间设置有第二栅绝缘层。每个第三电容c3的第二极板c3_2位于第二栅金属层g2。可选地，第一栅金属层g1和第二栅金属层g2的制作材料可以为银、铝、钼或铜等金属材料，本公开实施例对此不作具体限定。
180.第二栅金属层g2远离第二基底20的一侧设置有层间介质层。可选地，层间介质层可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。
181.图12f为本公开实施例中提供的层间介质层上的过孔示意图，图12g为沿图12f中c-c'线的剖视图，结合图12f和图12g所示，层间介质层ild上设置有第四过孔v4、第五过孔v5、第六过孔v6、第七过孔v7、第八过孔v8和源极过孔v_s1，源极过孔v_s1用于连接数据写入晶体管t1’的第二极t1’_2与数据线。其中，第四过孔v4贯穿层间介质层ild，并暴露出第三电容c3的第二极板c3_2的一部分。第五过孔v5同时贯穿层间介质层ild、第二栅绝缘层gi2和第一栅绝缘层gi1，并暴露出驱动晶体管td的第一极td_1的一部分。第六过孔v6同时贯穿层间介质层ild和第二栅绝缘层gi2，并暴露出驱动晶体管td的栅极td_g的一部分，其中，第六过孔v6在第二基底20上的正投影与第三电容c3的第二极板c3_2在第二基底20上的正投影无交叠。第七过孔v7同时贯穿层间介质层ild、第二栅绝缘层gi2和第一栅绝缘层gi1，并暴露出数据写入晶体管t1’的第二极t1’_2的一部分。第八过孔v8同时贯穿层间介质层ild、第二栅绝缘层gi2和第一栅绝缘层gi1，并暴露出驱动晶体管td的第二极td_2的一部分。
182.图12h为本公开实施例中提供的第一源漏金属层的平面图，图12i为本公开实施例中提供的显示基板的半导体层、第一栅金属层、第二栅金属层和第一源漏金属层的平面图。结合图12e至图12i所示，第一源漏金属层sd1位于第二栅金属层g2远离第二基底20的一侧，层间介质层ild设置在第一源漏金属层sd1与第二栅金属层g2之间。第一源漏金属层sd1包括：第一电源线vdd，第一电源线vdd通过第四过孔v4与第三电容c3的第二极板c3_2连接，并通过第五过孔v5与驱动晶体管td的第一极td_1连接。
183.另外，像素结构还包括桥接件br，桥接件br与第一电源线vdd同层设置，均位于第一源漏金属层sd1中。桥接件br的一端通过第六过孔v6与驱动晶体管td的栅极td_g连接，桥接件br的另一端通过第七过孔v7与数据写入晶体管t1’的第二极t1’_2连接。可选地，第六过孔v6与第七过孔v7连通，以提高桥接件br与驱动晶体管td的栅极td_g和数据写入晶体管t1’的第二极t1’_2连接的稳定性。
184.另外，像素结构还包括第一转接件ct1和第三转接件ct3，第一转接件ct1和第三转接件ct3与桥接件br同层设置，均位于第一源漏金属层sd1中。第一转接件ct1通过第八过孔v8与驱动晶体管td的第二极td_2连接。第三转接件ct3通过源极过孔v_s1与数据写入晶体管t1’的第一极连接。
185.第一源漏金属层sd1远离第二基底20的一侧设置有钝化层。可选地，钝化层可以采用氮化硅层、氧化硅层、氮氧化硅层中的单层或多层。图12j为本公开实施例中提供的钝化层上的过孔示意图，如图12j所示，钝化层上设置有第九过孔v9和第十一过孔v11，第九过孔v9暴露出第一转接件ct1的一部分，第十一过孔v11暴露出第三转接件ct3的一部分。
186.图12k为本公开实施例中提供的显示基板的第二源漏金属层的平面图，图13a为本公开实施例中提供的显示基板的半导体层、第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层的平面图，图13b为沿图13a中d-d'线的剖视图。结合图12j至图13b所示，第二源漏金属层sd2位于第一源漏金属层sd1远离第二基底20的一侧，钝化层pvx设置在第二源漏金属层sd2与第一源漏金属层sd1之间。第二源漏金属层sd2包括数据线data和第二转接件ct2，第二转接件ct2通过钝化层pvx上的第九过孔v9与第一转接件ct1连接。数据写
入晶体管t1’的第一极t1’_1与数据线data形成为一体，并通过第十一过孔v11与第三转接件ct3连接，从而通过第三转接件ct3与数据写入晶体管t1’的有源层连接。可选地，第一源漏金属层sd1和第二源漏金属层sd2的制作材料可以为银、铝、钼或铜等金属材料。
187.可选地，栅线gate和第一电源线vdd沿第三方向延伸，数据线data沿第四方向延伸，第三方向与第四方向交叉，例如，第三方向与第四方向垂直。可选地，第三方向与第一方向相同，第四方向与第二方向相同。
188.例如，显示基板2的多个像素结构排成多行多列，第四方向为列方向。可选地，同一列中的相邻两个像素驱动电路21的数据写入晶体管t1’分别连接两条相邻的所述数据线data。
189.在一些实施例中，第i行第j列像素驱动电路21沿列方向移动后得到的虚拟结构与第i 1行第j 2列像素驱动电路21呈镜像对称，其中，1≤i≤m-1，1≤j≤n-2，m为所述像素驱动电路21的总行数，n为所述像素驱动电路21的总列数。其中，第i行第j列像素驱动电路21沿列方向移动后得到的虚拟结构与第i 1行第j 2列像素驱动电路21呈镜像对称。其中，1≤i≤m-1，1≤j≤n-2，m为像素驱动电路21的总行数，n为所述像素驱动电路21的总列数。其中，第i行第j列像素驱动电路21与第i 1行第j 2列像素驱动电路21分别连接两条相邻的数据线data。
190.第二源漏金属层sd2远离第二基底20的一侧设置有平坦化层，平坦化层上设置有第十过孔。图13c为本公开实施例中提供的第十过孔与第二源漏金属层的位置关系图，如图13c所示，第十过孔v10暴露出第二转接件ct2的至少一部分。
191.发光器件22的第一电极221所在层位于第二源漏金属层sd2远离第二基底20的一侧，平坦化层设置在发光器件22的第一电极所在层与第二源漏金属层sd2之间。图13d为本公开实施例中提供的显示基板的第一电极层与第二源漏金属层的平面图，图13e为本公开实施例中提供的显示基板的第一电极层与第二源漏金属层的连接示意图，如图13d和图13e所示，第一电极层包括多个发光器件22的第一电极221。第一电极221通过贯穿平坦化层pln的第十过孔v10与第二转接件ct2连接，从而通过第二转接件ct2和第一转接件ct1连接驱动晶体管td的第二极td_2。
192.当然，也可以不设置第二转接件ct2和第一转接件ct1，从而使第一电极221通过同时贯穿平坦化层pln、钝化层pvx、层间介质层ild、第二栅绝缘层gi2和第一栅绝缘层gi1的过孔来连接驱动晶体管td。而通过第二转接件ct2和第一转接件ct1的设置，可以防止直接形成较深的过孔，从而保证第一电极221与驱动晶体管td的连接可靠性。
193.可选地，发光器件22的第一电极221在第二基底20上的正投影与数据线data在第二基底20上的正投影存在交叠，从而在显示基板2分辨率一定的情况下，尽量增大发光器件22的发光面积。
194.可选地，第一电极221远离第二基底20的一侧还可以设置像素界定层，像素界定层上设置有与第一电极221一一对应的像素开口，发光器件22的空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等膜层均设置在像素开口中。其中，该像素开口在第二基底20上的正投影可以与数据线data在第二基底20上的正投影存在交叠。
195.其中，第一电极221被像素开口暴露出的区域可以作为发光器件22的发光区域。为了保证感光器件13充分接收到发光器件22所发射的光线，在一些实施例中，相邻感光器件
13的第一极131之间的间隙与相邻发光器件22的发光区域之间的间隙正对。
196.图14为本公开实施例提供的一种显示装置的制作方法流程图，如图14所示，所述制作方法包括：
197.s10、在第一基底上形成多个光电检测电路，以形成光电检测基板。其中，光电检测电路采用上述实施例中所述的光电检测电路。
198.例如，在第一基板上形成多个光电检测电路的感测器件驱动结构，该感测器件驱动结构包括上述实施例中的第一复位晶体管t1、第二复位晶体管t2、数据读取晶体管t3、第一电容c1和第二电容c2；之后，形成多个光电检测电路的感光器件。
199.s20、在第二基底上形成多个像素结构，以形成显示基板；所述像素结构包括发光器件和像素驱动电路。
200.例如，在第二基底上形成多个像素结构的像素驱动电路，之后形成多个像素结构的发光器件。像素驱动电路和发光器件的具体结构参见上文描述，在形成多个像素驱动电路时，位于同一层中的结构可以同步制作，例如，多个像素驱动电路中各晶体管的有源层同步制作，多个像素驱动电路中的第三电容的第一极板与栅线同步制作，多个像素驱动电路中的第三电容的第二极板同步制作，等等。
201.需要说明的是，本公开实施例对步骤s10和步骤s20的先后顺序不作限定，步骤s10可以在步骤s20之前，也可以在步骤s20之后。
202.s30、将显示基板与光电检测基板固定在一起，其中，光电检测基板位于显示基板的非显示侧，感光器件与至少一个发光器件正对，以接收发光器件的光线。
203.例如，可以通过光学胶层将显示基板和光电检测基板粘结在一起。
204.在另一些实施例中，所述显示装置的制作方法还包括：制作透镜层，所述透镜层包括多个透镜，所述透镜用于对光线进行汇聚。这种情况下，步骤s30可以包括：将透镜层固定在显示基板的非显示侧，将光电检测基板固定在所述透镜层远离所述显示基板的一侧。例如，采用光学胶层将透镜层粘结在显示基板的非显示侧，并采用光学胶层将光电检测基板粘结在透镜层远离显示基板的一侧。
205.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。