一种像素驱动电路和显示面板的制作方法

1.本发明实施例涉及显示技术领域，尤其涉及一种像素驱动电路和显示面板。


背景技术：

2.随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示 面板的要求也越来越高。
3.显示面板中的像素驱动电路在驱动发光器件稳定发光方面起到了非常重要 的作用。然而，现有的像素驱动电路的性能还不够理想，存在稳定性较差的问 题。


技术实现要素：

4.本发明实施例提供一种像素驱动电路和显示面板，以提升像素驱动电路的 稳定性。
5.为实现上述技术目的，本发明实施例提供了如下技术方案：
6.一种像素驱动电路，包括：
7.驱动模块，所述驱动模块用于驱动发光器件发光；
8.数据写入模块和存储模块，所述数据写入模块用于将数据信号写入所述存 储模块，所述存储模块用于根据所述数据信号调节第一电源信号和第二电源信 号写入所述驱动模块的控制端的时间，以及用于维持所述驱动模块的控制端的 电位；
9.干扰滤除模块，所述干扰滤除模块用于滤除传输至所述驱动模块的控制端 的电信号中的干扰信号。
10.从上述技术方案可以看出，本发明实施例通过在像素驱动电路中设置干扰 滤除模块，该干扰滤除模块用于滤除传输至驱动模块的控制端的电信号中的干 扰信号，提升了传输至驱动模块的控制端的电信号的传输质量和稳定性，从而 使得驱动模块的控制端的电位不易受到干扰信号的影响，稳定性较好，改善了 有效的数据信号受到干扰后会导致发光器件发光不稳定或者发光减弱的问题， 有利于提高像素驱动电路的稳定性，进而确保发光器件持续稳定的发光。另外， 本发明实施例在显示面板进行信赖性测试等出厂测试时，像素驱动电路受到较 多的干扰也能够保持稳定的工作性能，从而提升了显示面板的良率和竞争力。
11.进一步地，所述干扰滤除模块的信号输入端与所述存储模块的驱动信号输 出端电连接，所述干扰滤除模块的信号输出端与所述驱动模块的控制端电连接。
12.进一步地，所述干扰滤除模块包括：第一信号通路和第二信号通路，所述 第一信号通路的输入端和所述第二信号通路的输入端短接后作为所述干扰滤除 模块的信号输入端，所述第一信号通路的输出端和所述第二信号通路的输出端 短接后作为所述干扰滤除模块的信号输出端，所述第一信号通路和所述第二信 号通路交替导通。
13.其中，为了维持发光器件发光，存储模块输出的传输至驱动模块的控制端 的电信号在一定时间段内会保持恒定，而其中的干扰信号的频率会高于有效信 号的频率。第一信
号通路和第二信号通路交替导通，即第一信号通路和第二信 号通路构成了斩波电路，存储模块输出的传输至驱动模块的控制端的电信号交 替地通过第一信号通路和第二信号通路输出至驱动模块的控制端，干扰信号在 交替过程中能够被耦合过滤掉。
14.进一步地，所述第一信号通路包括第一晶体管和第二晶体管，所述第一晶 体管的第一端作为所述第一信号通路的输入端，所述第一晶体管的第二端与所 述第二晶体管的第一端电连接，所述第二晶体管的第二端作为所述第一信号通 路的输出端；所述第二信号通路包括第三晶体管和第四晶体管，所述第三晶体 管的第一端作为所述第二信号通路的输入端，所述第三晶体管的第二端与所述 第四晶体管的第一端以及所述第一晶体管的第二端电连接，所述第四晶体管的 第二端作为所述第二信号通路的输出端。
15.本发明实施例这样设置能够实现如下有益效果：第一方面，由于第一晶体 管、第二晶体管、第三晶体管和第四晶体管本身的电容滤波作用，有利于滤除 传输至驱动模块的控制端的电信号中的杂波干扰，提升传输至驱动模块的控制 端的电信号的传输质量；第二方面，由于显示面板的显示区需要设置较多的像 素，为像素驱动电路预留的空间有限，干扰滤除模块的结构简单，有利于提升 显示面板的开口率；第三方面，各晶体管能够与像素驱动电路中的其他晶体管 在同一制备工艺中进行制备，有利于降低制备难度，从而有利于降低像素驱动 电路的成本；第四方面，各晶体管交替导通的控制方法简单，有利于降低控制 成本。
16.进一步地，所述第一晶体管的控制端、所述第二晶体管的控制端、所述第 三晶体管的控制端和所述第四晶体管的控制端中的至少一个控制端接入第一时 钟信号，所述第一晶体管的控制端、所述第二晶体管的控制端、所述第三晶体 管的控制端和所述第四晶体管的控制端中的至少一个控制端接入第二时钟信号， 所述第一时钟信号和所述第二时钟信号的频率相等且电位高低相反；或者，所 述第一晶体管的控制端、所述第二晶体管的控制端、所述第三晶体管的控制端 和所述第四晶体管的控制端短接后接入第一时钟信号。由于第一时钟信号和第 二时钟信号均为高、低电位变化的信号，且变化频率较高，因此，第一信号通 路和第二信号通路交替导通的频率较高，更加有利于滤除传输至驱动模块的控 制端的电信号中的高频干扰信号，而传输至驱动模块的控制端的电信号中的干 扰信号以高频干扰信号为主，因此，本发明实施例进一步提升了传输至驱动模 块的控制端的电信号中的干扰信号的滤除效果。
17.进一步地，像素驱动电路还包括：第一复位模块，所述第一复位模块用于 对所述驱动模块的控制端进行复位；
18.优选地，所述第一复位模块的控制端接入复位信号，所述第一复位模块的 第一端接入第一电源信号，所述第一复位模块的第二端与所述存储模块的驱动 信号输出端电连接。
19.本发明实施例避免了在显示面板的两帧画面切换时，传输至驱动模块的控 制端的电信号电位受前一帧的影响而导致发光器件发光异常的现象，进一步提 升了像素驱动电路的稳定性和显示面板的显示效果。
20.进一步地，像素驱动电路还包括：第二复位模块，所述第二复位模块用于 对所述发光器件的第一端进行复位；
21.优选地，所述第二复位模块的控制端接入复位信号，所述第二复位模块的 第一端
与所述发光器件的第一端电连接，所述第二复位模块的第二端与所述发 光器件的第二端电连接。
22.本发明实施例避免了在显示面板的两帧画面切换时，发光器件第一端的电 位受前一帧的影响而导致发光器件发光异常的现象，进一步提升了像素驱动电 路的稳定性和显示面板的显示效果。
23.进一步地，所述数据写入模块的控制端接入扫描信号，所述数据写入模块 的第一端接入所述数据信号，所述数据写入模块的第二端与所述存储模块的数 据信号输入端电连接，所述存储模块的第一电源信号输入端接入所述第一电源 信号，所述存储模块的第二电源信号输入端接入所述第二电源信号。
24.进一步地，所述存储模块包括第五晶体管、第六晶体管、第七晶体管和第 八晶体管；
25.所述第五晶体管的第一端和所述第六晶体管的第一端短接后作为所述存储 模块的第一电源信号输入端，所述第五晶体管的控制端、所述第六晶体管的第 二端、所述第七晶体管的控制端和所述第八晶体管的第一端短接后作为所述存 储模块的数据信号输入端，所述第五晶体管的第二端、所述第六晶体管的控制 端、所述第七晶体管的第一端和所述第八晶体管的控制端短接后作为所述存储 模块的驱动信号输出端，所述第七晶体管的第二端和所述第八晶体管的第二端 短接后作为所述存储模块的第二电源信号输入端。
26.相应地，本发明还提供了一种显示面板，包括：多个如本发明任意实施例 所述的像素驱动电路，所述显示面板还包括多条扫描线和多条数据线，所述扫 描线和所述数据线交叉形成的空间内设置有所述像素驱动电路，所述数据写入 模块的控制端与对应的所述扫描线电连接，所述数据写入模块的第一端与所述 数据线电连接。
27.本发明实施例通过在像素驱动电路中设置干扰滤除模块，该干扰滤除模块 用于滤除传输至驱动模块的控制端的电信号中的干扰信号，提升了传输至驱动 模块的控制端的电信号的传输质量和稳定性，从而使得驱动模块的控制端的电 位不易受到干扰信号的影响，稳定性较好，改善了有效的数据信号受到干扰后 会导致发光器件发光不稳定或者发光减弱的问题，有利于提高像素驱动电路的 稳定性，进而确保发光器件持续稳定的发光。另外，本发明实施例在显示面板 进行信赖性测试等出厂测试时，像素驱动电路受到较多的干扰也能够保持稳定 的工作性能，从而提升了显示面板的良率和竞争力。
附图说明
28.图1为本发明实施例提供的一种像素驱动电路的结构示意图；
29.图2为本发明实施例提供的另一种像素驱动电路的结构示意图；
30.图3为本发明实施例提供的又一种像素驱动电路的结构示意图；
31.图4为本发明实施例提供的又一种像素驱动电路的结构示意图；
32.图5为本发明实施例提供的一种像素驱动电路的驱动时序示意图；
[0033][0034]
图6为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
[0035]
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此 处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需 要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结 构。
[0036]
正如背景技术所述，现有的像素驱动电路存在稳定性较差的问题，经发明 人研究发现，出现该问题的原因在于，信号传输通路中存在较多的寄生电阻电 容，导致有效的数据信号易受干扰，从而致使发光器件存在发光不稳定或发光 减弱的现象，因此，现有的像素驱动电路存在稳定性较差的问题。
[0037]
有鉴于此，本发明实施例提供了一种像素驱动电路。该像素驱动电路可用 于驱动微发光二极管(micro light emitting diode，micro-led/μled)或有机发 光二极管(organic light-emitting diode，oled)等发光器件。且该像素驱动 电路可采用数字驱动的驱动方法对发光器件进行亮度控制。
[0038]
图1为本发明实施例提供的一种像素驱动电路的结构示意图。参见图1， 该像素驱动电路包括：驱动模块10、数据写入模块20、存储模块30和干扰滤 除模块40。驱动模块10用于驱动发光器件led发光；数据写入模块20用于将 数据信号data写入存储模块30，存储模块30用于根据数据信号data调节 第一电源信号vdd和第二电源信号vss写入驱动模块10的控制端a1的时间， 以及用于维持驱动模块10的控制端a1的电位；干扰滤除模块40用于滤除传 输至驱动模块10的控制端a1的电信号中的干扰信号。
[0039]
其中，驱动模块10是指用于驱动发光器件led发光的电路模块，例如， 驱动模块10受存储模块30输出信号的控制，向发光器件led传输驱动信号， 该驱动信号可以是电流驱动信号者电压驱动信号。示例性地，在数字驱动方法 中，驱动信号的大小恒定不变，发光器件led显示的灰阶取决于驱动信号的维 持时间，驱动信号的维持时间越长，发光器件led显示的灰阶越高；相反，驱 动信号的维持时间越短，发光器件led显示的灰阶越低，从而实现不同的灰阶 的控制。
[0040]
数据写入模块20是指用于将数据信号data写入像素驱动电路提供的电 路模块。示例性地，数据写入模块20受扫描信号scan的控制，向存储模块 30传输数据信号data，该数据信号data的脉冲宽度决定了存储模块30输 出的信号的宽度，即第一电源信号vdd和第二电源信号vss的维持时间，进 而决定了驱动信号的维持时间。
[0041]
存储模块30维持驱动模块10的控制端a1的电位是指，存储模块30能够 维持其输出的电位，即第一电源信号vdd和第二电源信号vss的电位，进而 维持驱动模块10的控制端a1的电位，直至数据写入模块20写入的数据信号 data的电位发生改变。
[0042]
干扰滤除模块40是指用于滤除传输至驱动模块10的控制端a1的电信号 中的干扰信号的电路模块，即干扰滤除模块能够滤除第一电源信号vdd或者第 二电源信号vss中的干扰信号，由于第一电源信号vdd和第二电源信号vss 写入驱动模块10的控制端a1的时间又取决于数据写入模块20写入的数据信 号，因此，干扰滤除模块40也能消除数据写入模块20写入的数据信号中的干 扰信号对存储模块30输出至驱动模块10的控制端a1的第一电源信号vdd或 第二电源信号vss的干扰，提升了驱动模块10的控制端a1的电位稳定性，进 而提高了像素驱动电路工作的稳定性。
[0043]
本发明实施例通过在像素驱动电路中设置干扰滤除模块40，该干扰滤除模 块40
用于滤除传输至驱动模块10的控制端a1的电信号中的干扰信号，提升 了传输至驱动模块10的控制端a1的电信号的传输质量和稳定性，从而使得驱 动模块10的控制端a1的电位不易受到干扰信号的影响，稳定性较好，改善了 有效的数据信号data受到干扰后会导致发光器件led发光不稳定或者发光 减弱的问题，有利于提高像素驱动电路的稳定性，进而确保发光器件led持续 稳定的发光。另外，本发明实施例在显示面板进行信赖性测试等出厂测试时， 数据信号data受到较多的干扰也能够保持稳定的工作性能，从而提升了显示 面板的良率和竞争力。
[0044]
继续参见图1，可选地，干扰滤除模块40的信号输入端d1与存储模块30 的驱动信号输出端c3电连接，干扰滤除模块40的信号输出端d2与驱动模块 10的控制端a1电连接，即干扰滤除模块40串联连接于存储模块30和驱动模 块10之间，从而在驱动模块10的控制端a1输入电信号之前，对该电信号中 的干扰信号进行滤除，提升了输入至驱动模块10的控制端a1的电位稳定性。
[0045]
图2为本发明实施例提供的另一种像素驱动电路的结构示意图。参见图2， 在上述各实施例的基础上，可选地，干扰滤除模块40包括：第一信号通路401 和第二信号通路402，第一信号通路401的输入端d1-1和第二信号通路402的 输入端d2-1短接后作为干扰滤除模块40的信号输入端d1，第一信号通路401 的输出端d1-2和第二信号通路402的输出端d2-2短接后作为干扰滤除模块40 的信号输出端d2，第一信号通路401和第二信号通路402交替导通。
[0046]
其中，为了维持发光器件led发光，存储模块30输出的传输至驱动模块 10的控制端a1的电信号中的有效信号在一定时间段内会保持恒定，而其中的 干扰信号的频率会高于有效信号的频率。第一信号通路401和第二信号通路402 交替导通，即第一信号通路401和第二信号通路402构成了斩波电路，存储模 块30输出的传输至驱动模块10的控制端a1的电信号交替地通过第一信号通 路401和第二信号通路402输出至驱动模块10的控制端a1，干扰信号在交替 过程中能够被耦合过滤掉。
[0047]
需要说明的是，第一信号通路401和第二信号通路402的设置方式有多种， 下面就其中几种进行说明，但不作为对本发明的限定。
[0048]
继续参见图2，在上述各实施例的基础上，可选地，第一信号通路401包 括第十三晶体管m13，第十三晶体管m13的第一端作为第一信号通路401的输 入端d1-1，第十三晶体管m13的第二端作为第一信号通路401的输出端d1-2。 第二信号通路402包括第十四晶体管m14，第十四晶体管m14的第一端作为第 二信号通路402的输入端d2-1，第十四晶体管m14的第二端作为第二信号通路 402的输出端d2-2。
[0049]
本发明实施例这样设置能够实现如下有益效果：第一方面，第十三晶体管 m13和第十四晶体管m14分别构成单管传输门，由于单管传输门本身的电容滤 波作用，有利于滤除传输至驱动模块10的控制端a1的电信号中的杂波干扰， 提升传输至驱动模块10的控制端a1的电信号的传输质量；第二方面，由于显 示面板的显示区需要设置较多的像素，为像素驱动电路预留的空间有限，干扰 滤除模块的结构简单，有利于提升显示面板的开口率；第三方面，第十三晶体 管m13和第十四晶体管m14能够与像素驱动电路中的其他晶体管在同一制备 工艺中进行制备，有利于降低制备难度，从而有利于降低像素驱动电路的成本； 第四方面，控制第十三晶体管m13和第十四晶体管m14交替导通的控制方法 简单，有利于降
低控制成本。
[0050]
可选地，第十三晶体管m13和第十四晶体管m14的沟道类型不同，第十 三晶体管m13的控制端和第十四晶体管m14的控制端接入第一时钟信号ck。 其中，第一时钟信号ck为高低电位交替变化的信号，第十三晶体管m13和第 十四晶体管m14在第一时钟信号ck的控制下可以交替导通。第十三晶体管m13为n型晶体管，第十四晶体管m14为p型晶体管；或者第十三晶体管m13 为n型晶体管，第十四晶体管m14为p型晶体管。图2中示例性地示出了第十 三晶体管m13为n型晶体管，第十四晶体管m14为p型晶体管的情况。在第 一时钟信号ck交替变化的电位控制下，第十三晶体管m13和第十四晶体管 m14交替导通以向驱动模块10的控制端a1传输电信号。
[0051]
图3为本发明实施例提供的又一种像素驱动电路的结构示意图。参见图3， 在上述各实施例的基础上，可选地，第一信号通路401包括第一晶体管m1和 第二晶体管m2，第一晶体管m1的第一端作为第一信号通路401的输入端d1-1， 第一晶体管m1的第二端与第二晶体管m2的第一端电连接，第二晶体管m2 的第二端作为第一信号通路401的输出端d1-2。第二信号通路402包括第三晶 体管m3和第四晶体管m4，第三晶体管m3的第一端作为第二信号通路402的 输入端d2-1，第三晶体管m3的第二端与第四晶体管m4的第一端以及第一晶 体管m1的第二端电连接，第四晶体管m4的第二端作为第二信号通路402的 输出端d2-2。
[0052]
本发明实施例这样设置能够实现如下有益效果：第一方面，由于第一晶体 管m1、第二晶体管m2、第三晶体管m3和第四晶体管m4本身的电容滤波作 用，有利于滤除传输至驱动模块10的控制端a1的电信号中的杂波干扰，提升 传输至驱动模块10的控制端a1的电信号的传输质量；第二方面，由于显示面 板的显示区需要设置较多的像素，为像素驱动电路预留的空间有限，干扰滤除 模块的结构简单，有利于提升显示面板的开口率；第三方面，各晶体管能够与 像素驱动电路中的其他晶体管在同一制备工艺中进行制备，有利于降低制备难 度，从而有利于降低像素驱动电路的成本；第四方面，各晶体管交替导通的控 制方法简单，有利于降低控制成本。
[0053]
在上述实施例中，第一晶体管m1、第二晶体管m2、第三晶体管m3和第 四晶体管m4的控制方式有多种，下面就其中几种进行说明，但不作为对本发 明的限定。
[0054]
继续参见图3，可选地，第一晶体管m1的控制端、第二晶体管m2的控制 端、第三晶体管m3的控制端和第四晶体管m4的控制端短接后接入第一时钟 信号ck。具体地，第一时钟信号ck控制第一晶体管m1和第二晶体管m2同 时导通的同时，控制第三晶体管m3和第四晶体管m4同时关断；或者，第一 时钟信号ck控制第一晶体管m1和第二晶体管m2同时关断的同时，控制第三 晶体管m3和第四晶体管m4同时导通。因此，需要设置第一晶体管m1和第二 晶体管m2的沟道类型相同，第三晶体管m3和第四晶体管m4的沟道类型相同， 且第三晶体管m3和第一晶体管m1的沟道类型不同。
[0055]
示例性地，第一晶体管m1和第二晶体管m2均为n型晶体管，第三晶体 管m3和第四晶体管m4均为p型晶体管；或者，第一晶体管m1和第二晶体 管m2均为p型晶体管，第三晶体管m3和第四晶体管m4均为n型晶体管。
[0056]
图3中示例性地示出了第一晶体管m1和第二晶体管m2均为n型晶体管，第 三晶体管m3和第四晶体管m4均为p型晶体管。第一时钟信号ck为高低电 位交替变化的信号，从而控制第一晶体管m1和第二晶体管m2构成的第一信 号通路401和第二信号通路402交替导
通，第一信号通路401和第二信号通路 402交替地向驱动模块10的控制端a1传输电信号，即第一信号通路401和第 二信号通路402构成了斩波电路，存储模块30输出的传输至驱动模块10的控 制端a1的电信号交替地通过第一信号通路401和第二信号通路402输出至驱 动模块10的控制端a1，干扰信号在交替过程中能够被耦合过滤掉。进一步地， 由于第一时钟信号ck的电位变化的频率较高，因此，第一信号通路401和第 二信号通路402交替导通的频率较高，更加有利于滤除传输至驱动模块10的控 制端a1的电信号中的高频干扰信号，而传输至驱动模块10的控制端a1的电 信号中的干扰信号以高频干扰信号为主，因此，本发明实施例进一步提升了传 输至驱动模块10的控制端a1的电信号中的干扰信号的滤除效果。另外，多个 晶体管的导通和关断状态均由第一时钟信号线控制，有利于减少时钟信号线的 数量。
[0057]
可选地，第一晶体管m1的控制端、第二晶体管m2的控制端、第三晶体 管m3的控制端和第四晶体管m4的控制端中的至少一个控制端接入第一时钟 信号ck，第一晶体管m1的控制端、第二晶体管m2的控制端、第三晶体管 m3的控制端和第四晶体管m4的控制端中的至少一个控制端接入第二时钟信号 ckb，第一时钟信号ck和第二时钟信号ckb的频率相等且电位高低相反。
[0058]
图4为本发明实施例提供的又一种像素驱动电路的结构示意图。参见图4， 示例性地，第一晶体管m1和第三晶体管m3均为n型晶体管，第二晶体管m2 和第四晶体管m4均为p型晶体管。示例性地，当第一时钟信号ck为高电位， 第二时钟信号ckb为低电位时，通过第一晶体管m1和第二晶体管m2构成的 第一信号通路401传输至驱动模块10的控制端a1；当第一时钟信号ck为低 电位，第二时钟信号ckb为高电位时，通过第三晶体管m3和第四晶体管m4 构成的第二信号通路402传输至驱动模块10的控制端a1的电信号。其中，由 于第一信号通路401中的第一晶体管m1和第二晶体管m2的沟道类型不同， 第二信号通路402中的第三晶体管m3和第四晶体管m4的沟道类型不同，在 第一信号通路401的导通和关断的过程中，第一晶体管m1和第二晶体管m2 特性互补，其特性曲线存在交叉点(工作的平衡点)，有利于第一晶体管m1 和第二晶体管m2均工作在平衡点，从而有利于降低晶体管的漏电流，进一步 提升了像素驱动电路的稳定性。同样地，在第二信号通路402的导通和关断的 过程中，第三晶体管m3和第四晶体管m4特性互补，提升了像素驱动电路的 稳定性。
[0059]
参见图2-图4，在上述各实施例的基础上，可选地，像素驱动电路还包括： 第一复位模块50，第一复位模块50用于对驱动模块10的控制端a1进行复位， 避免了在显示面板的两帧画面切换时，传输至驱动模块10的控制端a1的电位 受前一帧的影响而导致发光器件led发光异常的现象，有利于提升像素驱动电 路的稳定性和显示面板的显示效果。
[0060]
继续参见图2-图4，可选地，第一复位模块50的控制端e1接入复位信号 reset，第一复位模块50的第一端e2接入第一电源信号vdd，第一复位模块 50的第二端e3与存储模块30的驱动信号输出端c3电连接。其中，由于第一 电源信号vdd比较稳定，采用第一电源信号vdd对驱动模块10的控制端a1 进行复位，有利于进一步提升像素驱动电路的稳定性。
[0061]
继续参见图2-图4，可选地，第一复位模块50包括第十一晶体管ma1，第 十一晶体管ma1的控制端作为第一复位模块50的控制端e1，第十一晶体管 ma1的第一端作为第一复位模块50的第一端e2，第十一晶体管ma1的第二 端作为第一复位模块50的第二端e3。第一复位模块50这样设置，有利于第十 一晶体管ma1与像素驱动电路中的其他晶体管在同一制
备工艺中进行制备，从 而有利于降低制备难度，从而有利于降低像素驱动电路的成本；另外，第十一 晶体管ma1的控制方法简单，有利于降低控制成本。
[0062]
继续参见图2-图4，在上述各实施例的基础上，可选地，像素驱动电路还 包括第二复位模块60，第二复位模块60用于对发光器件led的第一端进行复 位，避免了在显示面板的两帧画面切换时，发光器件led第一端的电位受前一 帧的影响而导致发光器件led发光异常的现象，进一步提升了像素驱动电路的 稳定性和显示面板的显示效果。
[0063]
继续参见图2-图4，可选地，第二复位模块60的控制端f1接入复位信号 reset，第二复位模块60的第一端f2与发光器件led的第一端g1电连接，第 二复位模块60的第二端f3与发光器件led的第二端g2电连接，即第二复位 模块60与发光器件led并联连接。其中，由于第二复位模块60与发光器件 led并联连接，在第二复位模块60导通时，发光器件led的第一端g1和第 二端g2短接，从而避免了在显示面板的两帧画面切换时，发光器件led第一 端的电位受前一帧的影响而导致发光器件led发光异常的现象，进一步提升像 素驱动电路的稳定性。
[0064]
继续参见图2-图4，可选地，第二复位模块60包括第十二晶体管ma2，第 十二晶体管ma2的控制端作为第二复位模块60的控制端f1，第十二晶体管 ma2的第一端作为第二复位模块60的第一端f2，第十二晶体管ma2的第二 端作为第二复位模块60的第二端f3。第二复位模块60这样设置，有利于第十 二晶体管ma2与像素驱动电路中的其他晶体管在同一制备工艺中进行制备，从 而有利于降低制备难度，从而有利于降低像素驱动电路的成本；另外，第十二 晶体管ma2的控制方法简单，有利于降低控制成本。
[0065]
参见图1-图4，在上述各实施例的基础上，可选地，数据写入模块20的控 制端b1接入扫描信号scan，数据写入模块20的第一端b2接入数据信号 data，数据写入模块20的第二端b3与存储模块30的数据信号输入端c2电 连接，存储模块30的第一电源信号输入端c1接入第一电源信号vdd，存储模 块30的第二电源信号输入端c4接入第二电源信号vss。
[0066]
参见图2-图4，在上述各实施例的基础上，可选地，存储模块30包括第五 晶体管m5、第六晶体管m6、第七晶体管m7和第八晶体管m8；第五晶体管 m5的第一端和第六晶体管m6的第一端短接后作为存储模块30的第一电源信 号输入端c1，第五晶体管m5的控制端、第六晶体管m6的第二端、第七晶体 管m7的控制端和第八晶体管m8的第一端短接后作为存储模块30的数据信号 输入端c2，第五晶体管m5的第二端、第六晶体管m6的控制端、第七晶体管 m7的第一端和第八晶体管m8的控制端短接后作为存储模块30的驱动信号输 出端c3，第七晶体管m7的第二端和第八晶体管m8的第二端短接后作为存储 模块30的第二电源信号输入端c4。
[0067]
其中，第五晶体管m5和第七晶体管m7的类型不同，第六晶体管m6和第 八晶体管m8的类型不同。第五晶体管m5和第七晶体管m7构成了第一反相器 38，第五晶体管m5和第七晶体管m7的控制端为第一反相器38的反相输入端 h1，第五晶体管m5的第二端和第七晶体管m7的第一端作为第一反相器38的 反相输出端h2。同样地，第六晶体管m6和第八晶体管m8构成了第二反相器 39，第六晶体管m6和第八晶体管m8的控制端为第二反相器39的反相输入端 j1，第六晶体管m6的第二端和第八晶体管m8的第一端作为第二反相器39的 反相输出端j2。第一反相器38的反相输入端h1与第二反相器39的反相输出 端j2电连接，第一反相器38的反相输出端h2与第二反相器39的反相输入端 j1电连接，即第一反相器38与第二反相器
39构成反并联的连接关系，形成存 储模块30。
[0068]
继续参见图2-图4，可选地，数据写入模块20包括第九晶体管m9，第九 晶体管m9的控制端作为数据写入模块20的控制端b1，第九晶体管m9的第一 端作为数据写入模块20的第一端b2，第九晶体管m9的第二端作为数据写入 模块20的第二端b3。驱动模块10包括第十晶体管m10，第十晶体管m10的 控制端作为驱动模块10的控制端a1，第十晶体管m10的第一端作为驱动模块 10的第一端a2，第十晶体管m10的第二端作为驱动模块10的第二端a3。
[0069]
图5为本发明实施例提供的一种像素驱动电路的驱动时序示意图。参见图 5，示例性地，像素驱动电路的驱动时序包括：第一阶段t1、第二阶段t2和第 三阶段t3。第二晶体管m2、第四晶体管m4、第五晶体管m5、第六晶体管 m6、第九晶体管m9、第十晶体管m10、第十一晶体管ma1和第十二晶体管 ma2为p型晶体管，第一晶体管m1、第三晶体管m3、第七晶体管m7和第八 晶体管m8为n型晶体管，第一电源信号vdd为高电位，第二电源信号vss 为低电位。
[0070]
第一阶段t1，复位信号reset为低电位，第一时钟信号ck为低电位，第 二时钟信号ckb为高电位，数据信号data为低电位，扫描信号scan为高 电位。第十一晶体管ma1响应复位信号reset的低电平而导通，第一电源信号 vdd输入第十晶体管m10的控制端和存储模块30的驱动信号输出端c3。第 十一晶体管ma1对第十晶体管m10的控制端进行复位初始化，且由于存储模 块具有双向传输的功能，第十一晶体管ma1实现了对存储模块30进行复位初 始化，第六晶体管m6响应第一电源信号vdd的高电位而关断，第八晶体管 m8的响应第一电源信号vdd的高电位而导通，将第二电源信号vss输出至第 五晶体管m5和第七晶体管m7的控制端，存储模块30的驱动信号输出端c3 保持第一电源信号vdd的高电位输出。第十晶体管m10响应传输至驱动模块 10的控制端a1的电信号的高电位而关断。第十二晶体管ma2响应复位信号 reset的低电位而导通，将第二电源信号vss输入至发光器件led的第一端， 发光器件led的第一端和第二端电位相同，对发光器件led的第一端进行初 始化，发光器件led保持不发光的状态。
[0071]
第二阶段t2，复位信号reset为高电位，第一时钟信号ck为高电位，第 二时钟信号ckb为低电位，数据信号data为高电位，扫描信号scan为低 电位。第十一晶体管ma1和第十二晶体管ma2响应复位信号reset的高电位 而关断。第九晶体管m9响应扫描信号scan的低电位而导通，将数据信号 data的高电位传输至存储模块30的驱动信号输出端c3，存储模块30锁存该 数据信号data，并输出第二电源信号vss的低电位，第一晶体管m1响应第 一时钟信号ck的高电平而导通，第二晶体管m2响应第二时钟信号ckb的低 电平而导通，第三晶体管m3响应第二时钟信号ckb的低电平而关断，第四晶 体管m4响应第一时钟信号ck的高电平而关断，第二电源信号vss的低电位 通过第一晶体管m1和第二晶体管m2传输至第十晶体管m10的控制端，第十 晶体管m10响应第二电源信号vss的低电位而导通，输出驱动电流，驱动发 光器件led发光。
[0072]
第三阶段t3，复位信号reset为高电位，第一时钟信号ck的高、低电位 交替，第二时钟信号ckb的高、低电位交替，且第一时钟信号ck和第二时钟 信号ckb的电位相反，数据信号data为低电位，扫描信号scan为高电位。 第十一晶体管ma1和第十二晶体管ma2响应复位信号reset的高电位而关断。 第九晶体管m9响应扫描信号scan的高电位而关断，存储模块30锁存第二阶 段t2的数据信号data，继续输出第二电源信号vss的低电位。第一信号通 路401和第二信号通路402交替导通，第二电源信号vss交替地通过第一信号 通路401和第
二信号通路402传输至第十晶体管m10的控制端，第十晶体管 m10响应第二电源信号vss的低电位而导通，输出驱动电流，驱动发光器件 led发光。
[0073]
本发明实施例还提供了一种显示面板。图6为本发明实施例提供的一种显 示面板的结构示意图。参见图6，该显示面板包括多个如本发明任意实施例所 提供的像素驱动电路1，因此本发明实施例提供的显示面板也具备上述实施例 中所描述的有益效果，此处不再赘述。
[0074]
该显示面板还包括：多条扫描线2和多条数据线3；扫描线2和数据线3 交叉形成的空间4内设置有像素驱动电路1；数据写入模块的控制端与对应的 扫描线2电连接，数据写入模块的第一端与数据线3电连接。像素驱动电路通 过对应的扫描线2接收栅极驱动模块5发送的扫描信号，通过对应的数据线3 接收源极驱动电路6数据信号，显示面板依此实现显示功能。示例性地，显示 面板可以是有机发光显示面板。
[0075]
本发明实施例还提供了一种显示装置，包括如本发明任意实施例所提供的 显示面板，该显示面板包括多个如本发明任意实施例所提供的像素驱动电路1。 该显示装置可以是手机，或者可以是电脑或可穿戴设备等电子设备，本发明实 施例对显示装置的具体形式不作限定。本发明实施例提供的显示装置也具备上 述实施例中所描述的有益效果，此处不再赘述。
[0076]
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员 会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进 行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽 然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以 上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例， 而本发明的范围由所附的权利要求范围决定。