一种基于三端阻变器件的三态门电路的制作方法

本发明属于半导体与集成电路技术领域，具体涉及一种基于三端阻变器件的三态门电路。

背景技术

随着集成电路技术的发展，电子器件的特征尺寸在不断减小，传统的电子器件越来越面临物理极限的挑战。这些年来，为了提高半导体存储器芯片的集成密度和性能，各种新型非挥发性存储器的研究不断取得进展，阻变材料及阻变器件日益受到人们的重视。阻变材料在外加电场的作用下会实现电阻态改变，而且其阻值在电场撤销后仍能保持，而阻变器件就是利用阻变材料的电阻可变性制作出的可以处理信号的电子器件。

目前，阻变器件主要的应用是阻变存储器，这是利用阻变材料内部电阻值的变化进行数据存储的一项新技术。其通过阻变器件电阻态的变化来表示存储的数值为0或1。阻变存储器具有功耗小、工作电压低、读写速度快、存储密度高等优点，已成为取代传统Flash非挥发性存储器的优选方案之一，甚至有望成为下一代通用存储器以取代现有的各类存储器。但是除了用在存储器领域，阻变器件还可以用在逻辑门电路里面，实现逻辑运算。

传统多功能逻辑电路利用选择器或者开关选择实现不同功能的电路，随着电路功能的增多以及现代复杂度的提高，电路资源消耗将指数级増加。多态电子学及多态电路的概念由Stoica等提出。多态电路作为种非传统意义的多功能电路，能够在不改变电路结构的前提下通过感知外部环境的变化(如温度、光照、电压等)自适应地改变电路的功能，节约电路资源。

多态门的设计是多态电子学及多态电路的基础。然而，通过设计及实验也表明，晶体管级多态电路进化目前最复杂仅能实现单个门功能。对于多态门的实际性能研究一直较少。三态门在数字电路领域，尤其是数字集成电路中应用广泛，主要是总线结构和双向传输门。在一些复杂的数字系统中，为了减少各个单元之间的连线数目，常常采用基于三态门的总线结构，以实现用同一条导线分时传递多个门电路的输出信号。利用两个三态输出结构的门电路还能实现数据的双向传输。但是这些传统的三态门都是基于CMOS的，本发明旨在将三端阻变器件运用于三态输出门电路中。

技术实现要素：

针对现有基于CMOS的三态输出门的不足，本发明的目的在于提供一种基于三端阻变器件的三态门电路，通过改变三端阻变器件的阻态，使三端阻变器件能够用于三态门电路中，提高集成度，降低功耗。

本发明的目的是通过以下技术方案实现的：

一种基于三端阻变器件的三态门电路，所述三态门电路的输出包括高电平、低电平及高阻态，所述三端阻变器件具有顶端、底端和侧端；

所述三端阻变器件包括第一金属层，通过所述第一金属层引出底端，在所述第一金属层上表面形成金属钽氧化物层，在所述金属钽氧化物层上表面形成金属钽层，所述金属钽层上表面和侧边，以及所述金属钽氧化物层侧边均包围隔离层，在所述隔离层顶部形成第二金属层，通过所述第二金属层引出顶端，在所述隔离层侧边形成第三金属层，通过所述第三金属层引出侧端；

对所述三端阻变器件进行赋值操作以控制三端阻变器件的阻值状态，在赋值后三端阻变器件可实现三态输出门。

进一步地，所述第一金属层为Cu或Ni；所述第二金属层为Ti、TiN或Pt；所述第三金属层为W、Cu、Ti或TiN；所述隔离层一般为活跃金属氧化物层，如氧化铪层或氧化镍层。

进一步地，所述的对三端阻变器件进行赋值操作以控制阻变器件的阻值状态，通过在三端阻变器件的三端施加电压来赋值，包括：

当三端阻变器件的顶端接负电压-Vp1、底端接地GND、侧端接正电压Vdd1，三端阻变器件被置为高阻状态，此时三态门电路的输出为高阻态；

当三端阻变器件的顶端接正电压Vp2、底端接地GND、侧端接正电压Vdd2，三端阻变器件被置为低阻状态，此时三态门电路的输出为高电平或低电平；

其中，Vp1≥|Vreset|，Vp2≥|Vset|，Vdd1≥|Vdd|，Vdd2≥|Vdd|，Vreset为三端阻变器件置为高阻状态所需阈值电压，Vset为三端阻变器件置为低阻状态所需阈值电压，Vdd为使三端阻变器件可阻变的侧端阈值电压。

进一步地，在赋值后，三端阻变器件的侧端接地GND，此时可实现三态输出门，包括：

若三端阻变器件为低阻状态且三端阻变器件顶端输入高电平，则三端阻变器件底端输出高电平；

若三端阻变器件为低阻状态且三端阻变器件顶端输入低电平，则三端阻变器件底端输出低电平；

若三端阻变器件为高阻状态，则三端阻变器件底端输出高阻态。

进一步地，三端阻变器件的赋值操作需要一个时钟周期。

本发明的有益技术效果是：本发明设计了三端阻变器件的结构，利用设计的三端阻变器件构建了三态输出门电路，可以减少传统三态输出门基于CMOS的电路所需器件数，直接在单个器件上实现三态输出门电路，减少电路实现面积和延时，降低电路成本；同时拓展了阻变器件的应用领域。

附图说明

图1是本发明实施例提供的三端阻变器件的结构示意图；

图2是本发明实施例提供的三端阻变器件的仿真结果示意图。

具体实施方式

下面结合附图和具体的实施方式对本发明作进一步说明。

在本发明的描述中，需要理解的是，“顶端”、“底端”、“侧端”等表示位置的词是基于附图所称，仅是为了便于描述本发明，并非指特定的器件构造，因此不能理解为对本发明的限制。

本发明的具体实施方式为提供一种新型的基于三端阻变器件的三态门电路，用于实现三态输出门电路，输出包括高电平、低电平及高阻态，以实现逻辑运算。

本发明的三端阻变器件是一种三端口元件，基本结构如图1所示，包括第一金属层3，通过第一金属层3引出底端，在第一金属层3上表面形成金属钽氧化物层2，在金属钽氧化物层2上表面形成金属钽层1，金属钽层1上表面和侧边，以及金属钽氧化物层2侧边均包围隔离层4，在隔离层4顶部形成第二金属层6，通过第二金属层6引出顶端，在隔离层4侧边形成第三金属层5，通过第三金属层5引出侧端。通过在三端阻变器件的顶端、底端、侧端加不同组合的电压，对三端阻变器件进行赋值操作以控制三端阻变器件的阻值状态，在赋值后三端阻变器件可实现三态输出门。

金属钽层1和第一金属层3之间的金属钽氧化物层2为阻变材料夹层，类似于电容的电极-介质-电极(MIM，metal-insulator-metal)结构。阻变材料种类很多，主要有钙钛矿氧化物、过渡金属氧化物。而电极材料的选择则依赖于阻变材料的种类，有活泼金属电极(如Ti、Cu或者Ni等)和惰性电极(如Pt、W等)。本发明的阻变材料为氧化钽。隔离层4一方面起到电学隔离的作用，另一方面起到吸收阻变材料夹层中导电氧空位或者向阻变材料夹层输送氧空位的作用，主要有氧化铪和氧化镍等金属氧化物，不直接参与阻变过程。第三金属层5作为侧电极，为金属或者其他导电材料，通过加电压控制阻变器件是否可以阻变。

传统的双端阻变器件阻态转换可以分为set和reset两个过程，set是通过在双端阻变器件顶端底端外加偏压使得器件由高阻态转变为低阻态，而reset则相反，通过在双端阻变器件顶端底端施加反向偏压使得器件由低阻态返回高阻态。本发明的三端阻变器件除有顶端、底端外，还有一个侧端。阻态转换同样可以分为set和reset两个过程，只是加的偏压有区别，set是通过在三端阻变器件顶端底端外加偏压，同时侧端加高电平，使得器件由高阻态转变为低阻态，reset是通过在三端阻变器件顶端底端外加反向偏压，同时侧端加高电平，使得器件由高阻态转变为低阻态。若三端阻变器件侧端加低电平，则无论三端阻变器件顶端、底端加何种偏压，均无法改变三端阻变器件的阻态。

三端阻变器件的三个端均可以加电压来对三端阻变器件进行赋值操作，使阻变器件阻值在高阻态和低阻态之间转换，如表1所示，

表1

包括：

当三端阻变器件的顶端接负电压-Vp、底端接GND、侧端接正电压Vdd，三端阻变器件不管之前处于什么状态，均会被置为高阻状态；当三端阻变器件的顶端接正电压Vp、底端接GND、侧端接正电压Vdd，三端阻变器件不管之前处于什么状态，均会被置为低阻状态；对于三个电极的其他电压接法，三端阻变器件内部的阻态均不会发生变化。

赋值之后，则会根据顶端的输入信号及三态阻变器件内部的阻值状态，决定底端的输出电压，如表2所示，

表2

包括：

当三端阻变器件阻值状态为低阻态时，此时在顶端加高电平Vdd，侧端加低电平GND，则三态输出门会在底端输出高电平Vdd。低电平的实现通常直接接地。

当三端阻变器件阻值状态为低阻态时，此时在顶端加低电平GND，侧端加低电平GND，则三态输出门会在底端输出低电平GND。

当三端阻变器件阻值状态为高阻态时，此时在顶端加高电平Vdd，侧端加低电平GND，则三态输出门会在底端输出高阻态。

当三端阻变器件阻值状态为高阻态时，此时在顶端加低电平GND，侧端加低电平GND，则三态输出门也会在底端输出高阻态。

可见，对于图1所示的多态输出门，可以通过改变三端阻变器件内部的阻值状态，来实现三种输出，即高电平、低电平及高阻态。此时对图1所示电路进行仿真，仿真结果如图2所示。

在0ms-50ms时，顶端，即第一行Vin，为低电平，侧端，即第二行Vm，也为低电平，底端，即第三行Vout，输出为低电平。

在50ms-100ms时，顶端为低电平，侧端为高电平，底端输出为低电平。

在100ms-150ms时，顶端为高电平，侧端为低电平，底端输出为低电平。

在150ms-200ms时，顶端为高电平，侧端为高电平，此时三端阻变器件阻态被置为低阻态，输出变为高电平。

在200ms-250ms时，顶端变为低电平，侧端为低电平，三端阻变器件阻态为低阻态，底端输出为低电平。

在250ms-300ms时，顶端为低电平，侧端为高电平，三端阻变器件阻态为低阻态，底端输出为低电平。

在300ms-350ms时，顶端为负电平，侧端为低电平，三端阻变器件阻态为低阻态，底端输出为负电平。

在350ms-400ms时，顶端为负电平，侧端为高电平，此时三端阻变器件阻态被置为高阻态，底端输出变为高阻态。

在400ms-500ms时，底端输出保持高阻态。

通过表2结果可以看出，本发明提出的多态门无需额外的电路元件即可实现。本发明提出的多态门采用单个阻变器件实现，仅需调整施加在三端阻变器件上的电压即可实现三态输出。由于此三态门电路采用阻变器件，不仅能够实现三态输出，还提高了集成度与速度，降低了成本与功耗，有利于实现克服当今冯诺依曼架构存在的信息处理与存储分离的局面，为实现存算一体化提供了新的思路。

以上所述仅为本说明书一个或多个实施例的较佳实施例而已，并不用以限制本说明书一个或多个实施例，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例保护的范围之内。