一种基于三端阻变器件的三态门电路的制作方法

技术特征：

1.一种基于三端阻变器件的三态门电路，所述三态门电路的输出包括高电平、低电平及高阻态，其特征在于，所述三端阻变器件具有顶端、底端和侧端；

所述三端阻变器件包括第一金属层，通过所述第一金属层引出底端，在所述第一金属层上表面形成金属钽氧化物层，在所述金属钽氧化物层上表面形成金属钽层，所述金属钽层上表面和侧边，以及所述金属钽氧化物层侧边均包围隔离层，在所述隔离层顶部形成第二金属层，通过所述第二金属层引出顶端，在所述隔离层侧边形成第三金属层，通过所述第三金属层引出侧端；

对所述三端阻变器件进行赋值操作以控制三端阻变器件的阻值状态，在赋值后三端阻变器件可实现三态输出门。

2.如权利要求1所述的基于三端阻变器件的三态门电路，其特征在于，所述第一金属层为Cu或Ni；所述第二金属层为Ti、TiN或Pt；所述第三金属层为W、Cu、Ti或TiN；所述隔离层为氧化铪层或氧化镍层。

3.如权利要求1或2所述的基于三端阻变器件的三态门电路，其特征在于，所述的对三端阻变器件进行赋值操作以控制阻变器件的阻值状态，通过在三端阻变器件的三端施加电压来赋值，包括：

当三端阻变器件的顶端接负电压-Vp1、底端接地GND、侧端接正电压Vdd1，三端阻变器件被置为高阻状态，此时三态门电路的输出为高阻态；

当三端阻变器件的顶端接正电压Vp2、底端接地GND、侧端接正电压Vdd2，三端阻变器件被置为低阻状态，此时三态门电路的输出为高电平或低电平；

其中，Vp1≥|Vreset|，Vp2≥|Vset|，Vdd1≥|Vdd|，Vdd2≥|Vdd|，Vreset为三端阻变器件置为高阻状态所需阈值电压，Vset为三端阻变器件置为低阻状态所需阈值电压，Vdd为使三端阻变器件可阻变的侧端阈值电压。

4.如权利要求3所述的基于三端阻变器件的三态门电路，其特征在于，在赋值后，三端阻变器件的侧端接地GND，此时可实现三态输出门，包括：

若三端阻变器件为低阻状态且三端阻变器件顶端输入高电平，则三端阻变器件底端输出高电平；

若三端阻变器件为低阻状态且三端阻变器件顶端输入低电平，则三端阻变器件底端输出低电平；

若三端阻变器件为高阻状态，则三端阻变器件底端输出高阻态。

5.如权利要求1所述的基于三端阻变器件的三态门电路，其特征在于，三端阻变器件的赋值操作需要一个时钟周期。

技术总结
本发明涉及半导体集成电路技术领域，公开了一种基于三端阻变器件的三态门电路。本发明利用具有两个阻态的单个三端阻变器件来构建三态门电路。三端阻变器件比双端阻变器件多一个侧边控制电压输入端口。与传统CMOS三态输出门相比，基于三端阻变器件的三态门电路器件数量由多个减少到单个器件，提高了集成密度，且具有非挥发性，降低了功耗。

技术研发人员：曹继芳;崔学成;夏文泰;赵家艺;叶佳宝;田庆;陈冰;刘冬;
受保护的技术使用者：浙江大学;
技术研发日：2022.01.18
技术公布日：2022.03.15