用于隔离发送端和接收端的隔离电路的制作方法

本公开涉及电路技术领域，特别是涉及一种用于隔离发送端和接收端的隔离电路。

背景技术

在两个电路之间进行数据传输时，需要在发送端和接收端之间设置隔离电路。这是由于发送端电路和接收端电路通常处于不同的电压域，而且二者之间的电压差可以到达几千伏，二者之间的直流信号很可能会中断或破坏在电路之间传输的数据。因此，通常采用电容型隔离电路以用于隔离发送端和接收端之间的直流信号，而使交流信号通过。

技术实现要素：

本公开提供了一种在两个电路之间进行数据传输时用于隔离发送端和接收端的隔离电路。

根据本公开的一方面，提供了一种用于隔离发送端和接收端的隔离电路，包括：时钟端，所述时钟端被配置为接收时钟信号；共模信号端，所述共模信号端被配置为接收共模信号，所述共模信号指示所述发送端的电源或地的扰动；发送端电路，所述发送端电路被配置为：对多路数据信号、所述时钟信号以及所述共模信号进行信号处理，其中，所述信号处理包括对所述多路数据信号进行复用和调制；以及输出包括经信号处理后的多路数据信号和时钟信号以及共模信号的第一信号；隔离电容电路，所述隔离电容电路位于所述发送端和所述接收端之间，并且被配置为隔离所述第一信号中的直流分量以输出第二信号；接收端电路，所述接收端电路被配置为：对所述第二信号进行解调以得到对应于所述多路数据信号的第三信号和对应于所述时钟信号的第四信号；以及基于所述第四信号，对所述第三信号进行解调和解复用。

根据本公开的一个或多个实施例，通过对多路数据信号进行复用和调制，提升了数据信号对共模干扰的抑制能力，并减少了传输多路数据信号所需的通道数量，进而减少了隔离直流信号所需的电容的数量，使得电路成本大大降低。同时，对共模信号的传输，使得在接收端可以去除来自发送端的电源或地的扰动的影响，提升了电路的共模瞬态抗扰度。

根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

附图说明

在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：

图1是图示出根据本公开示例性实施例的隔离电路的示意性框图；

图2是图示出图1中的隔离电路的示例的示意性框图；

图3是图示出图2中的时分复用同步混合调制器的示例的示意性框图；

图4是图示出根据本公开示例性实施例的数据信号帧结构复用时序图；

图5是图示出图2中的第一解调器的示例的示意性框图；

图6是图示出根据本公开示例性实施例的对数据信号进行复用和解复用的示意图；

图7是图示出图1中的隔离电路的示例的示意性框图；

图8是图示出图7中的时分复用准同步混合调制器的示例的示意性框图；以及

图9是图示出根据本公开示例性实施例的对数据信号进行复用和解复用的示意图。

具体实施方式

将理解的是，尽管术语第一、第二、第三等等在本文中可以用来描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应当由这些术语限制。这些术语仅用来将一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分相区分。因此，下面讨论的第一元件、部件、区、层或部分可以被称为第二元件、部件、区、层或部分而不偏离本公开的教导。

本文中使用的术语仅出于描述特定实施例的目的并且不意图限制本公开。如本文中使用的，单数形式“一个”、“一”和“该”意图也包括复数形式，除非上下文清楚地另有指示。将进一步理解的是，术语“包括”和/或“包含”当在本说明书中使用时指定所述及特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组的存在或添加一个或多个其他特征、整体、步骤、操作、元件、部件和/或其群组。如本文中使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任意和全部组合，并且短语“A和B中的至少一个”包括仅A、仅B、以及A和B两者。

除非另有定义，本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员所通常理解的相同含义。将进一步理解的是，诸如那些在通常使用的字典中定义的之类的术语应当被解释为具有与其在相关领域和/或本说明书上下文中的含义相一致的含义，并且将不在理想化或过于正式的意义上进行解释，除非本文中明确地如此定义。

相关技术中，针对每一路数据信号的传输，可以在发送端和接收端之间设置一个隔离电容，用于隔离该路数据信号中的直流信号。然而，在这样的方案中，对隔离电容的需求将会随着数据信号的数量的增长而增长，同时，所传输的数据信号对共模信号的干扰的抑制能力较弱，接收端所接收的数据信号易出现失真的情况。

为缓解、减轻或消除上述问题中的一个或多个，本公开的实施例通过对多路数据信号进行复用和调制，提升了数据信号对共模干扰的抑制能力，并减少了传输多路数据信号所需的通道数量，进而减少了隔离直流信号所需的隔离电容的数量，使得电路的成本大大降低。同时，对共模信号的传输，使得在接收端可以去除来自发送端的电源或地的扰动的影响，提升了电路的共模瞬态抗扰度。

下面将详细描述本公开的示例性实施例。

图1是图示出根据本公开示例性实施例的隔离电路的示意性框图。如图1所示，所述隔离电路100包括：时钟端101，所述时钟端101被配置为接收时钟信号；共模信号端102，所述共模信号端102被配置为接收共模信号，所述共模信号指示所述发送端的电源或地的扰动；发送端电路103，所述发送端电路103被配置为：对多路数据信号、所述时钟信号以及所述共模信号进行信号处理，其中，所述信号处理包括对所述多路数据信号进行复用和调制；以及输出包括经信号处理后的多路数据信号和时钟信号以及共模信号的第一信号；隔离电容电路104，所述隔离电容电路104位于所述发送端和所述接收端之间，并且被配置为隔离所述第一信号中的直流分量以输出第二信号；接收端电路105，所述接收端电路105被配置为：对所述第二信号进行解调以得到对应于所述多路数据信号的第三信号和对应于所述时钟信号的第四信号；以及基于所述第四信号，对所述第三信号进行解调和解复用。

在所述隔离电路的发送端，通过基于所接受的时钟信号对多路数据信号进行复用，以将多路数据信号合并为一个同步数据包并通过一个通道来传输多路数据信号，从而减少了隔离所传输的信号中的直流信号所需的隔离电容的数量和成本。此外，对数据信号的调制提升了数据信号对共模干扰的抑制能力。同时，在发送端除了对数据信号进行传输，还对时钟信号和共模信号进行传输，因此，在所述隔离电路的接收端，可以基于所接收到的共模信号去除电源或地的扰动对数据信号所产生的影响，从而提升了电路的共模瞬态抗扰度。再基于所接收到的时钟信号对复用的数据信号进行解复用，以恢复多路数据信号，实现数据信号的传输。

根据一些实施例，可以采用同步时分复用来调制和解调数据信号，将多路数据信号合并成一个同步数据包，在发送端将信号通过三个通道传输，分别用来传输数据信号、共模信号和时钟信号。下面的实施例将对采用同步时分复用的隔离电路给出具体描述。

图2是图示出图1的隔离电路100的示例的示意性框图。

如图2所示，在采用同步时分复用的隔离电路中，发送端电路103包括：时分复用同步混合调制器201，所述时分复用同步混合调制器201用于对所述多路数据信号进行复用和调制以输出具有一路信号的第五信号，并对所述时钟信号进行调制以得到第六信号；第一通道功率放大器202，所述第一通道功率放大器202位于第一通道并用于对所述第五信号进行功率放大并输出第七信号；第二通道功率放大器203，所述第二通道功率放大器203位于第二通道并用于对所述共模信号进行功率放大并输出第八信号；以及第三通道功率放大器204，所述第三通道功率放大器204位于第三通道用于对所述第六信号进行功率放大并输出第九信号，其中，所述第七信号、所述第八信号和所述第九信号为所述第一信号中经不同通道传输的信号分量。

在发送端电路103的内部，数据信号、共模信号和时钟信号将通过三个通道传输，时分复用同步混合调制器201用于对多路数据信号进行复用和调制以输出具有一路信号的第五信号DATA0，并对所述时钟信号CLK进行调制以得到第六信号CLK0。经过调制的第五信号DATA0、第六信号CLK0以及共模信号VCM0将分别经位于不同通道的功率放大器203、204和204进行功率放大，以在不同的通道中分别输出功率放大的第七信号DATA1、第八信号VCM1和第九信号CLK1。可以理解的是，第七信号DATA1、第八信号VCM1和第九信号CLK1为发送端电路103所输出的第一信号中经不同通道传输的信号分量。由此，可以通过三个通道来传输多路的数据信号。

图3是图示出图2中的时分复用同步混合调制器201的示例的示意性框图。如图3所示，时分复用同步混合调制器201包括：第一时分复用器301，所述第一时分复用器301用于基于所述时钟信号将所述多路数据信号进行时分复用以将所述多路数据信号合并为一路数据信号；第一调制器302，所述第一调制器302用于对所述一路数据信号进行调制以得到所述第五信号；以及第二调制器303，所述第二调制器303用于对所述时钟信号进行调制以得到所述第六信号。

在操作时，第一时分复用器301基于时钟信号CLK将多路数据信号进行同步时分复用以将所述多路数据信号合并为一路数据信号DATA。第一调制器302对所述一路数据信号DATA进行调制以得到第五信号DATA0。第二调制器303对时钟信号CLK进行调制以得到第六信号CLK0。第一调制器302和第二调制器303在调制的过程中，可以基于时钟发生器所生成的高频载波时钟分别对一路数据信号DATA和时钟信号CLK进行各种调制，例如载波调制或边沿调试，本公开对信号的调制方式不做限定。在一个示例中，第一调制器302和第二调制器303可以是二进制启闭键控(On-Off Keying,OOK)调制器。

根据一些实施例，第一时分复用器301通过固定的帧结构将多路数据信号进行同步时分复用，帧结构中的多路数据信号采用时钟信号进行同步编码调制，然后传送到信号通道，因而，数据信号与时钟信号完全对称，使得传输到接收端的数字信号与时钟信号也是同步的。由此，可以基于接收端恢复得到的时钟信号对复用的数据信号进行解复用。

图4是图示出根据本公开示例性实施例的数据信号帧结构复用时序图。如图4所示，在时钟信号CLK的每个高电平时隙内对数据信号进行采样以得到多路数据D0-DN以及标志位信息，其中，标志位信息可以包含标志位和校验信息，可以将采样得到的数据D0-DN和标志位信息按照固定的时隙打包成一个同步数据传输包。同步传输机制保证了每个数据都在固定的位置。这极大地简化了复用和解复用的流程，同时小的同步数据传输包可以有效地提高信道的有效占用率，提高信号的传输速度。

根据一些实施例，隔离电容电路104包括：第一隔离电容，所述第一隔离电容用于隔离所述第七信号中的直流分量以输出第十信号；第二隔离电容，所述第二隔离电容用于隔离所述第八信号中的直流分量以输出第十一信号；以及第三隔离电容，所述第三隔离电容用于隔离所述第九信号中的直流分量以输出第十二信号，其中，所述第十信号、所述第十一信号和所述第十二信号为所述第二信号中经不同通道传输的信号分量。

在一个示例中，所述第一隔离电容、所述第二隔离电容和所述第三隔离电容中的每一个为单个电容器。在另一示例中，所述第一隔离电容、所述第二隔离电容和所述第三隔离电容中的每一个由多个电容器串联组成。可以理解的是，隔离电容需能承受两个电路之间的最大电压差，在电压差较大时，可以采用两个或以上电容器串联来实现，而不会影响对信号传输的分析。

由此，在图2的示例中，三个信号通道分别对应一个独立隔离电容电路，整个电路只需要三个隔离电容电路，即可传送多路输入信号，因而减小了电路的成本。

与上述发送端电路103相对应地，在图2的示例中，接收端电路105将在三个通道中分别接收对应于数据信号的第十信号DATA2、对应于共模信号的第十一信号VCM2和对应于时钟信号的第十二信号CLK2。如图2所示，接收端电路105包括：第一滤波器205，所述第一滤波器205用于对所述第十信号进行滤波以输出第十三信号；第二滤波器206，所述第二滤波器206用于对所述第十一信号进行滤波以输出第十四信号；第三滤波器207，所述第三滤波器207用于对所述第十二信号进行滤波以输出第十五信号；第一解调器208，所述第一解调器208用于基于所述第十四信号，对所述第十三信号和所述第十五信号进行解调，以输出与所述第十三信号相对应的所述第三信号和与所述第十五信号相对应的所述第四信号；以及第一解复用器209，所述第一解复用器209用于基于所述第四信号，对所述第三信号进行解复用。

在接收端电路105内部，对应于数据信号的第十信号DATA2、对应于共模信号的第十一信号VCM2和对应于时钟信号的第十二信号CLK2将在三个通道中分别经第一滤波器205、第二滤波器206和第三滤波器207进行滤波，以分别输出第十三信号DATA3、第十四信号VCM3和第十五信号CLK3用于解调。第一解调器208将基对应于共模信号的第十四信号VCM3，对对应于数据信号的第十三信号DATA3和对应于时钟信号的第十五信号CLK3进行解调，以输出经解调的数据信号(即第三信号DATA4)和经解调的时钟信号(即第四信号CLK4)。因为数据信号通路和时钟信号通路完全对称，因此，第三信号DATA4与第四信号CLK4是完全同步的。第一解复用器209只需基于所述第四信号CLK4在固定的时隙进行取样就可以得到固定通路的数据信号，以输出多路数据信号。相比于异步串行系统，同步时分复用与解复用保证了数据信号的真实度和抗干扰度。同时，使用一个同步的时钟信号进行同步调制和同步解调数据信号，可显著地降低误码率，提高信号的抗噪能力。

图5是图示出图2的第一解调器208的示例的示意性框图。如图5所示，第一解调器208包括：第一差分放大器501，所述第一差分放大器501用于将第十三信号与第十四信号做差分放大以得到第十六信号；第二差分放大器502，所述第二差分放大器502用于将第十五信号与第十四信号做差分放大以得到第十七信号；第一包络检测器503，所述第一包络检测器503用于对所述第十六信号进行包络检测以输出所述第三信号；以及第二包络检测器504，所述第二包络检测器504用于对所述第十七信号进行包络检测以输出所述第四信号。

在操作时，第一解调器208将接收对应于共模信号的第十四信号VCM3、对应于数据信号的第十三信号DATA3和对应于时钟信号的第十五信号CLK3，并分别对第十三信号DATA3和第十四信号VCM3以及第十五信号CLK3和第十四信号VCM3做差分放大，以去除差模信号对数据信号和时钟信号的影响，并获取去除了共模信号影响的数据信号(即第十六信号DATA5)和去除了共模信号影响的时钟信号(即第十七信号CLK5)，从而提升信号的抗干扰能力。去除共模信号后的数据信号第十六信号DATA5和时钟信号第十七信号CLK5将分别经第一包络检测器503和第二包络检测器504的包络检测，以得到解调后的数据信号第三信号DATA4和时钟信号第四信号CLK4。并将这两个信号传输给第一解复用器209，用于数据信号的解复用。

图6是图示出根据本公开示例性实施例的对数据信号进行复用和解复用的示意图。第一时分复用器301通过固定的帧结构将多路数据信号进行同步时分复用，使得每个通路的数据信号对应固定的时隙，同时保证了在接收端电路中，数据信号和时钟信号在传输到第一解复用209之前，数据信号通路和时钟信号通路完全对称，只需基于时钟信号在固定的时隙进行取样就可以得到固定通路的数据信号，以输出多路数据信号。这一同步时分复用和同步解复用的过程，保证了数据信号的保真度和抗干扰能力。

根据一些实施例，还可以采用准同步时分复用来对多路数据信号和时钟信号进行调制，并通过单一通道来传输经调制的多路数据信号、时钟信号以及共模信号，从而进一步减少隔离电容电路的数量。下面的实施例将对准同步时分复用隔离电路给出具体描述。

图7是图示出作为图1中的隔离电路100的示例的准同步时分复用隔离电路700的示意性框图。如图7所示，在准同步时分复用隔离电路700中，发送端电路103包括：时分复用准同步混合调制器701，所述时分复用准同步混合调制器701用于对所述多路数据信号进行复用以得到经复用的一路数据信号，并将所述一路数据信号与所述时钟信号进行混合调制以得到第十八信号；以及第四通道功率放大器702，所述第四通道功率放大器702用于通过将所述共模信号用作参考电平对所述第十八信号进行功率放大，以在单一通道中输出所述第一信号。

在准同步时分复用隔离电路700中，时分复用准同步混合调制器701采用准同步传输(PDH)来调制和解调数据信号，使得数据信号、时钟信号与共模信号三个信号在多模块中逐步合一，以在单通道中传输上述三个类型的信号。在准同步时分复用隔离电路700中，只需要一个通路来传输多路数据信号，因而对应一个隔离电容电路用于隔离直流分量，进一步降低了电路的成本。

图8是图示出图7中的时分复用准同步混合调制器701的示例的示意性框图。如图8所示，时分复用准同步混合调制器701包括：第二时分复用器801，所述第二时分复用器801用于基于所述时钟信号将所述多路数据信号进行时分复用以得到所述一路数据信号；时分复用混频器802，所述时分复用混频器802用于以字节间插复用的方式将所述时钟信号混入所述一路数据信号中，以输出第十九信号；以及第三调制器803，所述第三调制器803用于对所述第十九信号进行调制以得到所述第十八信号。

在操作时，第二时分复用器801基于时钟信号CLK将多路数据信号进行同步时分复用以将所述多路数据信号合并为一路数据信号DATA9，时分复用混频器802以字节间插复用的方式将时钟信号CLK混入一路数据信号DATA9中，以得到包含数据信号和时钟信号的一路信号DATA10以传送到第三调制器803用于调制。示例性地，以字节间插复用的方式将时钟信号CLK混入DATA9中的过程，可以是在经复用的每一路的数据信号前方插入对应的时钟信号，以得到数据信号和时钟信号间插交错的一个数据包。在调制的过程中，可以基于时钟发生器所生成的高频载波时钟对该一路信号DATA10进行各种调制，例如载波调制或边沿调试，本公开对信号的调制方式不做限定。在一个示例中，第三调制器803可以是二进制启闭键控(On-Off Keying,OOK)调制器。

根据一些实施例，在准同步时分复用隔离电路700中，隔离电容电路104包括：第四隔离电容，所述第四隔离电容用于隔离所述第一信号中的直流分量以输出所述第二信号。

在一个示例中，所述第四隔离电容为单个电容器。在一个示例中，所述第四隔离电容由多个电容器串联组成。可以理解的是，隔离电容需能承受两个电路之间的最大电压差，在电压差较大时，可以采用两个或以上电容器串联来实现，而不会影响对信号传输的分析。

由此，在准同步时分复用隔离电路700中，仅通过一个通道传输多路数据信号、时钟信号和共模信号，该一个通道对应一个独立隔离电容电路，整个电路只需要一个隔离电容电路，即可传送多路输入信号，因而减小了电路的成本。

相应地，在准同步时分复用隔离电路700中，接收端电路105包括：有源滤波器703，所述有源滤波器703用于对所述第二信号进行高通滤波以输出第二十信号，并且用于对所述第二信号进行低通滤波以输出第二十一信号；第二解调器704，所述第二解调器704用于基于所述第二十一信号，对所述第二十信号进行解调，以输出第二十二信号；时分复用分频器705，所述时分复用分频器705用于对所述第二十二信号进行分频，以输出所述第三信号和所述第四信号；以及第二解复用器706，所述第二解复用器用于基于所述第四信号，对所述第三信号进行解复用。

在接收端电路105内部，隔离电容电路104所输出的第二信号经有源滤波器703进行高通滤波和低通滤波，以分拣出对应于具有高频的数据信号的第二十信号DATA6和对应于具有低频的共模信号的第二十一信号VCM4，用于第二解调器704的解调。然后，利用差分放大去除数据信号中共模信号的影响，并通过包络检波检出对应的数据信号第二十二信号DATA7。时分复用分频器705将对第二十二信号DATA7进行分频，以将复用的数据信号和时钟信号区分开来，并输出第三信号DATA8和第四信号CLK6。第二解复用器706可以基于分频得到的时钟信号(即第四信号CLK7)，对复用的数据信号(即第三信号DATA8)进行解复用，以输出多路数据信号。

图9是图示出根据本公开示例性实施例的对数据信号进行复用和解复用的示意图。时分复用准同步混合调制器701先基于时钟信号将多路数据信号同步复用成一路数据信号，然后和时钟信号在时分复用混频器802中以字节间插复用的方式打包(即在每一路数据信号前插入该信号对应的时钟信号)，同时在包头或包尾加入识别码以定位帧头，以在接收端在对混频的信号进行分频时。时分复用分频器705可以在混频的数据中找到帧头之后通过字节间插提取的方式得到复用的数据信号和时钟信号，进而通过第二解复用器706对复用的数据信号进行解复用，以输出多路数据信号。

虽然在附图和前面的描述中已经详细地说明和描述了本公开，但是这样的说明和描述应当被认为是说明性的和示意性的，而非限制性的；本公开不限于所公开的实施例。通过研究附图、公开内容和所附的权利要求书，本领域技术人员在实践所要求保护的主题时，能够理解和实现对于所公开的实施例的变型。在权利要求书中，词语“包括”不排除未列出的其他元件或步骤，不定冠词“一”或“一个”不排除多个，术语“多个”是指两个或两个以上，并且术语“基于”应解释为“至少部分地基于”。在相互不同的从属权利要求中记载了某些措施的仅有事实并不表明这些措施的组合不能用来获益。