像素电路、像素电路的驱动方法和显示面板与流程

技术特征：
1.一种像素电路，其特征在于，包括：驱动晶体管，所述驱动晶体管包括栅极端、源极端、漏极端和体端；所述驱动晶体管的源极端和第一电源线连接，所述驱动晶体管的体端与第二电源线连接，所述驱动晶体管的栅极端连接一栅极电位控制模块；所述第一电源线用于提供第一电压或第二电压，其中，所述第一电压大于所述第二电压；所述第二电源线用于提供固定的所述第一电压；所述像素电路的初始化阶段包括第一时间段和第二时间段；在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低为所述第二电压，所述驱动晶体管的阈值电压由第一阈值电压升高为第二阈值电压，同时，所述栅极电位控制模块控制所述栅极端电压降低，所述驱动晶体管关断；在所述第二时间段，所述第一电源线上提供的电压由所述第二电压升高为所述第一电压，所述驱动晶体管的阈值电压由所述第二阈值电压降低为所述第一阈值电压，同时，所述栅极电位控制模块控制所述驱动晶体管的栅极端电压升高，所述驱动晶体管导通；其中，驱动晶体管的栅极端在所述第二时间段的电压升高的量小于在所述第一时间段的电压降低的量。2.根据权利要求1所述的像素电路，其特征在于，所述栅极电位控制模块包括第一电容和连接晶体管，所述第一电容的第二端、所述连接晶体管的第一极和所述驱动晶体管的栅极端连接，所述连接晶体管的第二极和所述驱动晶体管的漏极端连接；在所述第一时间段内，所述栅极电位控制模块控制所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。3.根据权利要求1所述的像素电路，其特征在于，所述第一电压为所述像素电路发光显示的电源电压。4.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输的所述第一电压或所述第二电压；所述电压选通模块包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的第一端接入所述第一电压，所述第一开关晶体管的第二端与所述第一电源线连接，所述第一开关晶体管的控制端与第一开关控制信号线连接；所述第二开关晶体管的第一端接入所述第二电压，所述第二开关晶体管的第二端与所述第一电源线连接，所述第二开关晶体管的控制端与第二开关控制信号线连接。5.根据权利要求4所述的像素电路，其特征在于，所述第二开关控制信号的脉冲位于所述第一开关控制信号的脉冲所在区间之间。6.根据权利要求2所述的像素电路，其特征在于，所述第一电容的第一端与所述第一电源线连接；或者，所述第一电容的第一端与提供固定的所述第一电压的所述第二电源线连接。7.根据权利要求2所述的像素电路，其特征在于，所述像素电路还包括发光控制晶体管、发光元件、第二电容和数据写入晶体管；所述发光控制晶体管的第一极和所述漏极端连接，所述发光控制晶体管的第二极和所述发光元件的阳极连接；所述第二电容的第一端和所述栅极端连接，所述第二电容的第二端和所述数据写入晶体管的第一极极连接；所述数据写入晶体管的第二极在所述初始化阶段被输入一个固定电压信号。
8.根据权利要求7所述的像素电路，其特征在于，在所述初始化阶段，所述发光控制晶体管工作于截止区、饱和区或线性区。9.根据权利要求7所述的像素电路，其特征在于，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述连接晶体管延时导通，使所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。10.根据权利要求7所述的像素电路，其特征在于，在所述第一时间段，所述第一电源线上提供的电压由所述第一电压降低至所述第二电压之后，所述数据写入晶体管延时导通，使所述驱动晶体管的栅极端的电位降低。11.一种显示面板，其特征在于，包括如权利要求1-10任一项所述的像素电路。12.根据权利要求11所述的显示面板，其特征在于，所述显示面板包括显示区和围绕所述显示区设置的非显示区，所述像素电路还包括电压选通模块，用于选通所述第一电源线传输的所述第一电压或所述第二电压；所述电压选通模块设置于所述非显示区。13.根据权利要求12所述的显示面板，其特征在于，一像素行中的多个像素共用一所述电压选通模块。14.根据权利要求11所述的显示面板，其特征在于，所述显示面板为硅基有机发光微型显示面板。15.一种像素电路的驱动方法，其特征在于，所述像素电路包括驱动晶体管，所述驱动晶体管包括栅极端、源极端、漏极端和体端；所述驱动晶体管的源极端和第一电源线连接，所述驱动晶体管的栅极端和栅极电位控制模块连接；所述第一电源线用于提供第一电压或第二电压，其中，所述第一电压大于所述第二电压；所述第二电源线用于提供固定的所述第一电压；所述像素电路的驱动方法包括：所述像素电路的初始化阶段包括第一时间段和第二时间段；在所述第一时间段，将所述驱动晶体管的源极端的电压从所述第一电压降低到所述第二电压，保持所述体端的电压仍为所述第一电压，所述驱动晶体管的阈值电压由第一阈值电压升高为第二阈值电压，同时，所述栅极电位控制模块控制所述栅极端电压降低，所述驱动晶体管关断；在所述第二时间段，将所述驱动晶体管的源极端的电压从所述第二电压升高到所述第一电压，保持所述体端的电压仍为所述第一电压，所述驱动晶体管的阈值电压由所述第二阈值电压降低为所述第一阈值电压，同时，所述栅极电位控制模块控制所述驱动晶体管的栅极端电压升高，所述驱动晶体管导通；其中，所述驱动晶体管的栅极端在所述第二时间段的电压升高的量小于在所述第一时间段的电压降低的量，对所述栅极端进行初始化。16.根据权利要求15所述的像素电路的驱动方法，其特征在于，所述栅极电位控制模块包括第一电容和连接晶体管，所述第一电容的第二端、所述连接晶体管的第一极和所述驱动晶体管的栅极端连接，所述连接晶体管的第二极和所述驱动晶体管的漏极端连接；所述像素电路的驱动方法包括：在所述第一时间段内，所述栅极电位控制模块控制所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。
17.根据权利要求16所述的像素电路的驱动方法，其特征在于，所述像素电路还包括发光控制晶体管和发光元件；所述发光控制晶体管的源极和所述驱动晶体管的漏极端连接，所述发光控制晶体管的漏极和所述发光元件的阳极连接；所述像素电路的驱动方法包括：在所述第一时间段，控制所述发光控制晶体管工作在截止区，控制所述连接晶体管导通，使得所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。18.根据权利要求16所述的像素电路的驱动方法，其特征在于，所述像素电路还包括发光控制晶体管和发光元件；所述发光控制晶体管的源极和所述驱动晶体管的漏极端连接，所述发光控制晶体管的漏极和所述发光元件的阳极连接；所述像素电路的驱动方法包括：在所述第一时间段，控制所述发光控制晶体管工作在饱和区，所述驱动晶体管的漏极端通过所述发光控制晶体管泄电，控制所述连接晶体管工作在线性区，使所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。19.根据权利要求16所述的像素电路的驱动方法，其特征在于，所述像素电路还包括发光控制晶体管和发光元件；所述发光控制晶体管的源极和所述驱动晶体管的漏极端连接，所述发光控制晶体管的漏极和所述发光元件的阳极连接；所述像素电路的驱动方法包括：在所述第一时间段，控制所述发光控制晶体管工作在线性区，所述驱动晶体管的漏极端和所述发光元件的阳极的电压差为所述发光元件的阈值电压，控制所述连接晶体管导通，使所述驱动晶体管的栅极端的电位和所述漏极端的电位相同。20.根据权利要求17-19任一所述的像素电路的驱动方法，其特征在于，在所述第一时间段内，待所述驱动晶体管的源极端的电压从第一电压降低到第二电压之后，所述连接晶体管再导通。21.根据权利要求15所述的像素电路的驱动方法，其特征在于，在所述第一时间段，在将所述驱动晶体管的源极端的电压从第一电压降低到第二电压的同时，将所述第一电容第一端的电压从所述第一电压降低到所述第二电压；或者，保持所述第一电容第一端的电压为所述第一电压不变。22.根据权利要求15所述的像素电路的驱动方法，其特征在于，还包括位于所述初始化阶段之后的阈值侦测阶段、数据写入阶段和发光显示阶段。

技术总结
本发明实施例公开了一种像素电路、像素电路的驱动方法和显示面板，驱动晶体管，驱动晶体管包括栅极端、源极端、漏极端和体端；源极和第一电源线连接，体端与第二电源线连接，驱动晶体管的栅极端和一栅极电位控制模块；第一电源线用于提供第一电压或第二电压，其中，第一电压大于第二电压；第二电源线用于提供固定的第一电压。本发明实施例提供的技术方案利用驱动晶体管的衬底效应产生阈值电压迟滞变化，完成对驱动晶体管控制端的电位初始化，且在初始化过程中，驱动晶体管处于关断状态，无电流流过驱动晶体管，从而降低功耗。从而降低功耗。从而降低功耗。


技术研发人员：刘炳麟 吴桐
受保护的技术使用者：合肥视涯技术有限公司
技术研发日：2021.12.27
技术公布日：2022/3/8