像素驱动电路及显示面板、显示装置的制作方法

像素驱动电路及显示面板、显示装置
【技术领域】
1.本发明涉及显示技术领域，尤其涉及一种像素驱动电路及显示面板、显示装置。


背景技术：

2.有机发光二极管(organic light emitting diode，简称oled)显示面板因其具有自发光、响应快、色域宽、视角大、亮度高等特点，逐渐成为手机、电视、电脑等显示器的主流显示技术。
3.oled属于电流驱动器件，在其发光时，需要控制像素驱动电路中的驱动晶体管向oled器件提供驱动电流以使其发光。在目前已有的像素驱动电路中，由于驱动晶体管的栅极电压不稳定，导致其控制的oled的光学效果会受到影响。


技术实现要素：

4.有鉴于此，本发明实施例提供了一种像素驱动电路及显示面板、显示装置，用以改善oled的光学效果。
5.一方面，本发明实施例提供了一种像素驱动电路，包括：
6.驱动晶体管，所述驱动晶体管的栅极与第一节点电连接，所述驱动晶体管的第一极与第二节点电连接；所述驱动晶体管的第二极与第三节点电连接，所述第三节点与发光元件耦接；
7.存储电容，与所述第一节点连接；
8.m个第一晶体管，m为大于等于1的整数；m个所述第一晶体管的第一极均与所述第一节点连接，m个所述第一晶体管的第二极分别与m个功能信号端电连接；
9.所述像素电路的驱动周期包括发光阶段和n个非发光阶段；n为大于等于m的整数；m个所述第一晶体管分别在n个所述非发光阶段导通；在所述发光阶段，m个所述第一晶体管均截止；所述非发光阶段包括第一非发光阶段，所述第一非发光阶段与所述发光阶段相邻；
10.所述第一晶体管的沟道长度l和宽度w满足：
[0011][0012]
其中，c
st
为所述存储电容的电容值；δv为满足预设条件时所述第一节点电位的临界变化量；v
g_off
为第i个所述第一晶体管截止时施加在其栅极的电位；v
n1
为所述发光元件发光时所述第一节点的初始电位；c
ox
为栅极电容器的单位面积电容，所述栅极电容器包括所述第一晶体管的栅极、栅极绝缘层和有源层；v
x_i
为所述第一非发光阶段中第i个功能信号端x_i的电位。
[0013]
另一方面，基于同一发明构思，本发明实施例提供了一种显示面板，包括上述的像素驱动电路。
[0014]
再一方面，基于同一发明构思，本发明实施例提供了一种显示装置，包括上述的显
示面板。
[0015]
本发明实施例提供的像素驱动电路及显示面板、显示装置，通过对像素驱动电路中m个第一晶体管的沟道尺寸进行设定，令m个第一晶体管的沟道宽度w和长度l满足：可以减小第一晶体管的栅极电容器的电容值，进而在第一晶体管截止后，能够减少从第一晶体管的沟道中流出的电荷量，使从第一晶体管的沟道流向第一节点的电荷量能够小于第一节点处电荷的临界变化量，能够保证使发光元件的光学效果满足所设定的预设条件。
【附图说明】
[0016]
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0017]
图1为本发明实施例提供的一种像素驱动电路的示意图；
[0018]
图2为本发明实施例提供的另一种像素驱动电路的示意图；
[0019]
图3为本发明实施例提供的又一种像素驱动电路的示意图，
[0020]
图4为本发明实施例提供的又一种像素驱动电路的示意图；
[0021]
图5为本发明实施例提供的一种第一晶体管的截面示意图；
[0022]
图6为本发明实施例提供的又一种像素驱动电路的示意图；
[0023]
图7为本发明实施例提供的又一种像素驱动电路的示意图；
[0024]
图8为与图7的对应的一种时序图；
[0025]
图9为本发明实施例提供的另一种像素驱动电路的示意图；
[0026]
图10为与图9对应的一种时序图；
[0027]
图11为本发明实施例提供的又一种像素驱动电路的示意图；
[0028]
图12为与图11对应的时序图；
[0029]
图13为本发明实施例提供的又一种像素驱动电路的示意图；
[0030]
图14为图13对应的时序图；
[0031]
图15为本发明实施例提供的一种显示面板中的像素驱动电路的示意图；
[0032]
图16为本发明实施例提供的一种显示面板中多个像素驱动电路的连接关系示意图；
[0033]
图17为本发明实施例提供的一种显示装置的示意图。
【具体实施方式】
[0034]
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
[0035]
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域
技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。
[0036]
需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
[0037]
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
[0038]
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
[0039]
应当理解，尽管在本发明实施例中可能采用术语第一、第二等来描述晶体管，但这些晶体管不应限于这些术语。这些术语仅用来将晶体管彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一晶体管也可以被称为第二晶体管，类似地，第二晶体管也可以被称为第一晶体管。
[0040]
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一极，另一极称为第二极。在实际操作时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
[0041]
在本发明实施例中，术语“耦接”包括两个或两个以上部件有直接物理接触或电接触，以及两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用等情况。
[0042]
本发明实施例提供了一种像素驱动电路，像素驱动电路与发光元件电连接。如图1所示，图1为本发明实施例提供的一种像素驱动电路的示意图，该像素驱动电路100包括驱动晶体管t0、存储电容c
st
和m个第一晶体管t1。在本发明实施例中，m为大于等于1的整数。
[0043]
其中，驱动晶体管t0的栅极与第一节点n1电连接，驱动晶体管t0的第一极与第二节点n2电连接；驱动晶体管t0的第二极与第三节点n3电连接，第三节点n3与发光元件200耦接。在本发明实施例中，通过调节第一节点n1的电位，可以调节流到发光元件200的电流的大小。
[0044]
存储电容c
st
的第一极板与第一节点n1电连接。在本发明实施例中，根据像素驱动电路100所需实现的功能的不同，像素驱动电路的工作周期可以包括发光阶段和n个非发光阶段，其中，n可以为大于等于m的正整数。例如，其中至少一个非发光阶段包括数据写入阶段。在数据写入阶段本发明实施例能够对第一节点n1写入与数据电压相关的电压信号以对第一节点n1进行充电。在第一节点n1充电结束之后的发光阶段，存储电容c
st
能够维持第一节点n1的电位，使得驱动晶体管t0能够顺利打开，驱动发光元件200发光。
[0045]
在本发明实施例中，上述第一晶体管t1指的是其第一极与第一节点n1连接的晶体管。其中，第一极可以为源极，第二极为漏极。或者，第一极可以为漏极，第二极为源极，本发明实施例对此不作限定。m个第一晶体管t1的第二极可以分别与m个功能信号端电连接。在本发明实施例中，m个第一晶体管的沟道类型以及沟道参数可以均相同。
[0046]
为更加清楚的描述本发明实施例，以下将m个第一晶体管t1分别命名为第一个第一晶体管t1_1，第二个第一晶体管t1_2，
……
，第i-1个第一晶体管t1_(i-1)，第i个第一晶
体管t1_i，第i 1个第一晶体管t1_(i 1)，
……
，第m个第一晶体管t1_m，以及将与m个第一晶体管t1的第二极所电连接的m个功能信号端分别命名为第一个功能信号端x_1，第二个功能信号端x_2，
……
，第i-1个功能信号端x_(i-1)，第i个功能信号端x_i，第i 1个功能信号端x_(i 1)，
……
，第m个功能信号端x_m。第i个第一晶体管t1_i的第二极电连接第i个功能信号端x_i。图1为令m＝2，即，像素驱动电路100包括第一个第一晶体管t1_1和第二个第一晶体管t1_2，第一个第一晶体管t1_1与第一个功能信号端x_1电连接，第二个第一晶体管t1_2与第二个功能信号端x_2电连接的一种示意图。
[0047]
需要说明的是，在像素驱动电路中设置多个第一晶体管t1时，不同的第一晶体管t1的第二极可以连接到同一功能信号端x，或者，也可以连接到不同功能信号端x，本发明实施例对此不作限定。上述第i个第一晶体管t1_i和第i个功能信号端x_i的表述仅用于对第二极的连接方式不同的第一晶体管t1进行区分。在本发明实施例中，m个第一晶体管的沟道类型以及沟道参数可以均相同。因此，在第i个第一晶体管t1_i和第j个第一晶体管t1_j的第二极的连接方式相同时，第i个第一晶体管t1_i和第j个第一晶体管t1_j的标注可以进行互换，即，第i个第一晶体管t1_i也可以被称为第j个第一晶体管t1_j。其中，i和j为小于等于m的正整数，i≠j。
[0048]
示例性的，在本发明实施例中，上述功能信号端x可以直接与提供相应功能信号的功能信号线电连接。
[0049]
或者，本发明实施例还可以令上述功能信号端x通过包括晶体管在内的电性元件与相应的功能信号线电连接。例如，本发明实施例还可以在像素驱动电路100中设置p个第二晶体管t2，p为大于等于1的正整数。并令上述m个功能信号端x中的至少p个功能信号端x与p个第二晶体管t2的第一极一一电连接，即，令至少p个第一晶体管t1的第二极与p个第二晶体管t2的第一极电连接。或者，本发明实施例也可以令上述m个功能信号端x中的至少一个功能信号端x与p个第二晶体管t2的第一极电连接，即，令至少一个第一晶体管t1的第二极与p个第二晶体管t2的第一极电连接。在本发明实施例中，第二晶体管t2的第二极可以与相应的功能信号线直接电连接，或者，第二晶体管t2的第二极还可以通过其他的晶体管与相应的功能信号线电连接。
[0050]
如图2所示，图2为本发明实施例提供的另一种像素驱动电路的示意图，其中以m＝2，p＝1作为示意，第一个功能信号端x_1与第二晶体管t2的第一极电连接，第二晶体管t2的第二极与功能信号线y电连接，与第二个第一晶体管t1_2电连接的第二个功能信号端x_2直接与相应的功能信号线电连接。
[0051]
如图3所示，图3为本发明实施例提供的又一种像素驱动电路的示意图，其中以m＝2，p＝2作为示意，第一个功能信号端x_1分别与第一个第二晶体管t2_1的第一极和第二个第二晶体管t2_2的第一极电连接，第一个第二晶体管t2_1的第二极与功能信号线y_1电连接，第二个第二晶体管t2_2的第二极与功能信号线y_2电连接。
[0052]
示例性的，上述功能信号端x还可以是像素驱动电路100中包括某种所需信号的节点。如图4所示，图4为本发明实施例提供的又一种像素驱动电路的示意图，其中仍以m＝2作为示意，第一个第一晶体管t1_1的第二极与第一个功能信号端x_1电连接。第二个第一晶体管t1_2的第二极与第三节点n3电连接，也就是说，第三节点n3作为第二个功能信号端x_2。在第二个第一晶体管t1_2导通时，第三节点n3的信号能够通过第二个第一晶体管t1_2写入
第一节点n1。
[0053]
如前所述，在本发明实施例中，像素驱动电路100的驱动周期可以包括发光阶段和n个非发光阶段。其中，非发光阶段可以位于发光阶段之前。在该像素驱动电路工作时，在其中的n个非发光阶段，m个第一晶体管t1可以分时导通，以利用与m个第一晶体管t1分别电连接的m个功能信号对第一节点n1的电位进行调整。在发光阶段，m个第一晶体管t1截止，使发光元件200点亮。
[0054]
以在像素驱动电路100中设置两个第一晶体管t1，这两个第一晶体管t1的第二极分别与两个功能信号端x电连接为例，本发明实施例可以令其中一个功能信号端x接收第一复位信号，令另一个功能信号端x接收阈值补偿信号。阈值补偿信号指的是与驱动晶体管t0的阈值电压相关的信号。在像素驱动电路100的驱动周期中可以设置至少两个非发光阶段，这两个非发光阶段可以分别为第一节点复位阶段和阈值补偿阶段，在第一节点复位阶段，本发明实施例可以令其中一个第一晶体管t1的第二极接收第一复位信号，以对第一节点n1进行复位。在阈值补偿阶段，令另一个第一晶体管t1的第二极接收阈值补偿信号，对驱动晶体管t0的阈值电压进行补偿。
[0055]
示例性的，上述功能信号端所提供的功能信号可以为恒定信号，或者，也可以为随像素驱动电路工作阶段的变化而变化的非恒定信号。例如，在令第一晶体管t1的第二极通过功能信号端x接收非恒定信号时，为使像素驱动电路能够实现对第一节点n1的复位以及对驱动晶体管t0的阈值补偿，本发明实施例也可以在像素驱动电路100中仅设置一个第一晶体管t1，此时仍在像素驱动电路100的驱动周期中设置至少两个非发光阶段，这两个非发光阶段分别为第一节点复位阶段和阈值补偿阶段，在第一节点复位阶段，本发明实施例可以令第一晶体管t1的第二极接收第一复位信号，以对第一节点n1进行复位。在阈值补偿阶段，可以令该第一晶体管t1的第二极接收阈值补偿信号，对驱动晶体管t0的阈值电压进行补偿。也就是说，令与第一晶体管t1的第二极所连接的功能信号端x在第一节点复位阶段提供第一复位信号，在阈值补偿阶段，提供阈值补偿信号。
[0056]
在本发明实施例中，第一晶体管t1的沟道长度l和宽度w满足：
[0057][0058]
其中，c
st
为存储电容c
st
的电容值。
[0059]cox
为栅极电容器的单位面积电容。示例性的，如图5所示，图5为本发明实施例提供的一种第一晶体管的截面示意图，第一晶体管t1包括栅极10、第一极11、第二极12和有源层13。有源层13包括沟道130。在像素驱动电路工作的不同阶段，向第一晶体管t1的栅极10施加控制第一晶体管t1导通或截止的信号。在对第一晶体管t1的栅极10施加控制信号以令沟道130导通时，相应的信号可以在第一极11和第二极12之间传输。
[0060]
如图5所示，栅极10和有源层13之间包括栅极绝缘层14。第一晶体管t1中形成有栅极电容器c0，栅极电容器c0包括第一晶体管t1的栅极10、栅极绝缘层14和沟道130。其中，栅极10和沟道130相当于栅极电容器c0的两个极板，栅极绝缘层14相当于栅极电容器c0中的电介质。栅极电容器c0的电容值c0满足：
[0061]
c0＝c
ox
×w×
l
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
[0062]
其中，w为沟道130的宽度，l为沟道130的长度。在栅极绝缘层14的材料以及膜厚确定后可以得到c
ox
的值。
[0063]vg_off
为第一晶体管t1截止时施加在其栅极10的电位。
[0064]vn1
为发光元件200发光时第一节点n1的初始电位。如前所述，像素驱动电路100的驱动周期可以包括发光阶段和n个非发光阶段。其中发光元件200发光时第一节点n1的初始电位指的是在一个驱动周期，例如在一帧画面的显示时间内，在像素驱动电路100刚进入发光阶段时第一节点n1的电位。换句话说，发光元件200发光时第一节点n1的初始电位可以指的是在一帧画面的显示时间内，在发光电流到达发光元件200的瞬间第一节点n1的电位。
[0065]vx_i
为第一非发光阶段下第i个功能信号端x_i的电位，其中，第一非发光阶段指的是上述n个非发光阶段中与发光阶段相邻的非发光阶段。第一非发光阶段与发光阶段相邻可以指的是第一非发光阶段与发光阶段之间不包括其他的非发光阶段。在本发明实施例中，第i个功能信号端x_i的信号可以是恒定的。或者，第i个功能信号端x_i的信号也可以根据像素驱动电路工作阶段的变化而发生变化。在第i个功能信号端x_i的信号根据像素驱动电路工作阶段的变化而发生变化的情况下，上述公式(1)中v
x_i
为第i个功能信号端x_i在第一非发光阶段下的电位。
[0066]
需要说明的是，如图2和图3所示，在令第i个功能信号端x_i通过第二晶体管t2接收相应的功能信号时，若第二晶体管t2在第一非发光阶段处于截止状态，在确定上述第i个功能信号端x_i在第一非发光阶段下的电位时，可以将其近似为与第i个功能信号端x_i在第二非发光阶段下的电位相同，其中，第二非发光阶段指的是非发光阶段中第二晶体管t2导通且与第一非发光阶段时间间隔最短的时刻。由于像素驱动电路中包括多个晶体管以及多条走线，不同的走线和/或晶体管之间存在寄生电容，因此，在第i个功能信号端x_i在第二非发光阶段通过第二晶体管t2写入一个信号后，若第二晶体管t2截止且没有其他路径向该功能信号端写入信号，在第二晶体管t2截止后该信号将暂时被上述寄生电容所保持。
[0067]
δv为满足预设条件时第一节点n1电位的临界变化量。示例性的，该预设条件包括对发光元件200的光学效果的要求。其中，光学效果包括亮度大小、亮度变化等参数。在本发明实施例中，第一节点n1的电位与发光元件200的发光电流相关。可选的，在本发明实施例中，对发光元件200的光学效果的要求可以根据设有发光元件200的显示面板的不同的应用场景来进行调整。例如，在需要保证发光元件200具有稳定亮度，避免显示面板出现抖屏问题时，本发明实施例可以将上述预设条件设置为发光元件200的亮度变化不被人眼所察觉。即，δv为满足发光元件200的亮度变化不被人眼所察觉的条件下，第一节点n1电位的临界变化量。也就是说，若第一节点n1电位的变化量大于δv，将导致人眼观察到发光元件出现亮度变化，例如，出现抖屏问题。可选的，上述预设条件包括：发光元件200的亮度波动a满足3％≤a≤7％。例如，上述亮度波动a可以满足4.5％≤a≤5.5％。可选的，上述亮度波动a满足a＝5％。根据第一节点n1电位的临界变化量δv可以得到满足预设条件时第一节点n1处电荷的临界变化量δq满足：
[0068]
δq＝c
st
×
δv
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
[0069]
在实现本发明实施例的过程中，发明人研究发现，在像素驱动电路100的工作过程中，在像素驱动电路100进入发光阶段时，其中的第i个第一晶体管t1_i从导通状态切换到
截止状态，其栅极信号从有效电平v
g_on
切换到无效电平v
g_off
，其中有效电平v
g_on
指的是令第i个第一晶体管t1_i导通的栅极信号，无效电平v
g_off
指的是令第i个第一晶体管t1_i截止的栅极信号。结合图5所示，由于第i个第一晶体管t1_i中栅极电容器c0的存在，在其栅极信号从有效电平v
g_on
切换到无效电平v
g_off
后，第i个第一晶体管t1_i中沟道130的电位也将被耦合至与无效电平v
g_off
接近的电位。此时，沟道130和第一节点n1之间存在电压差，沟道130中的电荷会向第一节点n1移动，导致第一节点n1的电位受到影响。在沟道130中的电位从无效电平v
g_off
变化至与第一节点n1在发光阶段的初始电位相同的过程中，第i个第一晶体管t1_i的沟道130中的电荷变化量qi满足：
[0070]
qi＝c0×
|v
g_off-v
n1
|
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
[0071]
由于第i个第一晶体管t1_i的第一极与第一节点n1电连接，其第二极与第i个功能信号端x_i电连接，因此，在第i个第一晶体管t1_i截止之后，其沟道130中的电荷一部分会流向第一节点n1，另一部分电荷会向相应的第i个功能信号端x_i流动。从第i个第一晶体管t1_i的沟道130移动到第一节点n1的电荷量q
1_i
和移动到第i个功能信号端x_i的电荷量q
2_i
满足：
[0072]q1_i
q
2_i
＝qiꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(5)
[0073][0074]
其中，δu1为在第i个第一晶体管t1_i截止时，第i个第一晶体管t1_i的沟道130和第一节点n1之间的电压差，δu2为在第i个第一晶体管t1_i截止时，第i个第一晶体管t1_i的沟道130和第i个功能信号端x_i之间的电压差。δu1满足：δu1＝v
g_off-v
n1
；δu2满足：δu2＝v
g_off-v
x_i
。
[0075]
综合上述公式(4)、公式(5)和公式(6)，可以得到从第i个第一晶体管t1_i的沟道130移动到第一节点n1的电荷量q
1_i
满足：
[0076][0077]
综合考虑像素驱动电路100中的m个第一晶体管t1对第一节点n1的影响，可以得到从m个第一晶体管t1的沟道移动到第一节点n1的总的电荷量q1满足：
[0078][0079]
若移动到第一节点n1的电荷量q1大于满足预设条件时第一节点n1处电荷的临界变化量δq，将导致第一节点n1电位的变化量超过上述δv，也就是说，将导致发光元件200的光学效果无法满足预设条件。
[0080]
本发明实施例提供的像素驱动电路100，通过对其中上述m个第一晶体管t1的沟道尺寸进行设定，令m个第一晶体管t1的沟道宽度w和长度l满足上述公式(1)，可以减小第一晶体管t1的栅极电容器c0的电容值，进而在第一晶体管t1截止后，能够减少从第一晶体管t1的沟道130中流出的电荷量，使从第一晶体管t1的沟道130流向第一节点n1的电荷量q1能够小于第一节点n1处电荷的临界变化量δq，能够保证使发光元件200的光学效果满足所设
定的预设条件。
[0081]
示例性的，在像素驱动电路100的设计过程中，可以首先根据显示面板的应用场景或其他因素来设定上述预设条件，然后可以根据预设条件来对第一晶体管t1的沟道参数进行设计。
[0082]
在本发明实施例中，上述存储电容c
st
包括相对设置的第一极板和第二极板，以及位于第一极板和第二极板之间的第一介电层。在本发明实施例中，第一极板和第二极板可以相互平行。上述栅极电容器c0中的栅极和有源层也可以相互平行。第一晶体管t1的沟道长度l和宽度w满足：
[0083][0084]
其中，ε1为第一介电层的相对介电常数。s为第一极板和第二极板的正对面积。d1为第一介电层的厚度；第一介电层的厚度方向平行于存储电容c
st
的第一极板和第二极板的排列方向。ε2为上述栅极电容器c0中的栅极绝缘层14的相对介电常数。d2为栅极电容器c0中的栅极绝缘层14的厚度；栅极绝缘层14的厚度方向平行于第一晶体管t1的栅极和沟道的排列方向。
[0085]
可选的，上述第一晶体管t1包括p型晶体管。在将第一晶体管t1设置为p型晶体管时，第一晶体管t1的沟道长度l和宽度w满足：
[0086][0087]
可选的，上述第一晶体管t1包括n型晶体管。在将第一晶体管t1设置为n型晶体管时，第一晶体管t1的沟道长度l和宽度w满足：
[0088][0089]
在设置上述与第一晶体管t1的第二极电连接的第二晶体管t2时，示例性的，对于相互连接的第一晶体管t1和第二晶体管t2而言，本发明实施例可以令第二晶体管t2的沟道长度大于等于第一晶体管t1的沟道长度。例如，本发明实施例可以令第二晶体管t2的沟道长度大于第一晶体管t1的沟道长度，或者，也可以令第二晶体管t2的沟道长度等于第一晶体管t1的沟道长度。由于第二晶体管t2与第一节点n1的距离较大，第一晶体管t1与第一节点n1的距离较远，本发明通过令第二晶体管t2的沟道长度大于等于第一晶体管t1的沟道长度，可以使第二晶体管t2具有较小的关态漏流，进而有利于保证第一节点n1在发光阶段的电位稳定。
[0090]
示例性的，根据像素驱动电路100的工作所需，本发明实施例可以令第一晶体管t1的栅极和第二晶体管t2的栅极电连接。即，令图2中用于控制第一个第一晶体管t1_1的控制信号s1和用于控制第二晶体管t2的控制信号s0相同，令相互连接的第一晶体管t1和第二晶
体管t2构成双栅晶体管。或者，本发明实施例也可以采用不同的信号分别控制第一晶体管t1和第二晶体管t2。
[0091]
可选的，上述m个第一晶体管t1至少包括第一节点复位晶体管。相应的，上述至少一个功能信号端x用于接收对第一节点n1进行复位的第一复位信号vref1。结合图1所示，其中以像素驱动电路100包括两个第一晶体管t1，第一个第一晶体管t1_1为第一节点复位晶体管为例，上述第一个功能信号端x_1用于接收第一复位信号vref1。第一个第一晶体管t1_1的栅极与第一扫描信号端s1电连接。在该像素驱动电路的工作过程中，上述n个非发光阶段中至少包括第一节点复位阶段，在第一节点复位阶段，控制第一个第一晶体管t1_1导通以利用第一复位信号vref1对第一节点n1进行复位。在一种可选的实施方式中，第一复位信号vref1可以为恒定信号。
[0092]
可选的，上述m个第一晶体管t1至少包括阈值补偿晶体管。相应的，上述至少一个功能信号端x用于接收阈值补偿信号。结合图1所示，以像素驱动电路100包括两个第一晶体管t1为例，其中第二个第一晶体管t1_2可以为阈值补偿晶体管，上述第二个功能信号端x_2用于接收阈值补偿信号。阈值补偿信号指的是与驱动晶体管t0的阈值电压相关的信号。上述n个非发光阶段中至少包括阈值补偿阶段，在阈值补偿阶段，控制第二个第一晶体管t1_2导通以将阈值补偿信号写入第一节点n1。以在后续的发光阶段中，消除阈值电压对驱动晶体管t0的导通电流的影响。
[0093]
示例性的，如图4所示，其中第二个第一晶体管t1_2为阈值补偿晶体管，第三节点n3作为上述第二个功能信号端x_2，在阈值补偿阶段，第三节点n3的信号为与驱动晶体管t0的阈值电压相关的信号。第二个第一晶体管t1_2的第二极与第三节点n3电连接，第二个第一晶体管t1_2的栅极与第二扫描信号端s2电连接。在阈值补偿阶段，控制第二个第一晶体管t1_2导通，以使第三节点n3的信号写入第一节点n1。
[0094]
可选的，上述像素驱动电路还包括数据写入模块和发光控制模块。
[0095]
示例性的，如图1、图2、图3和图4所示，数据写入模块31的一端与数据信号端vdata耦接，另一端与第二节点n2电连接。在该像素驱动电路100的工作过程中，上述n个非发光阶段中至少包括数据写入阶段，在数据写入阶段，数据写入模块31响应于第三扫描信号s3，以将数据信号端vdata所提供的数据电压写入第二节点n2。
[0096]
发光控制模块包括第一发光控制模块321和第二发光控制模块322，第一发光控制模块321的一端与第一电源电压端pvdd耦接，第一发光控制模块321的另一端与第二节点n2电连接。第二发光控制模块322的一端与第三节点n3电连接，第二发光控制模块322的另一端与发光元件200耦接。在该像素驱动电路100的工作过程中，在发光阶段，第一发光控制模块321响应于第一发光控制信号e1，以将第一电源电压端pvdd的信号写入第二节点n2。第二发光控制模块322响应于第二发光控制信号e2，以将第三节点n3的信号写入发光元件200。
[0097]
或者，如图6所示，图6为本发明实施例提供的又一种像素驱动电路的示意图，数据写入模块31的一端与数据信号端vdata耦接，另一端与上述存储电容cst的第二极板电连接。第一发光控制模块321的一端也与存储电容cst的第二极板电连接，另一端与第二恒定信号端v2电连接，第二发光控制模块122的一端与第三节点n3电连接，另一端与发光元件200电连接。在该像素驱动电路100的工作过程中，上述n个非发光阶段中至少包括第一充电阶段，上述发光阶段至少包括第二充电阶段，在第一充电阶段，本发明实施例可以令数据信
号端vdata所提供的数据电压通过数据写入模块31对存储电容cst进行第一次充电。在第二充电阶段，可以令第二恒定信号端v2所提供的第二恒定信号通过第一发光控制模块321对存储电容cst进行第二次充电。根据电容的自举效应，存储电容cst的两端的电压变化量相同，因此，第一节点n1在第二充电阶段下的电位便与数据电压和第二恒定信号相关。本发明实施例可以令第二充电阶段和发光阶段同时进行，如此即可通过调节数据电压以对调节第一节点n1在发光阶段的电位进行调节。
[0098]
可选的，如图1、图2、图3和图4所示，上述像素驱动电路100还包括发光元件复位模块33，发光元件复位模块33用于连接第二复位信号端vref2和发光元件200。上述非发光阶段还包括发光元件复位阶段，在发光元件复位阶段，发光元件复位模块33在第四扫描信号s4的控制下导通，将第二复位信号vref2写入发光元件200，以避免发光元件200偷亮。
[0099]
示例性的，如图7所示，图7为本发明实施例提供的又一种像素驱动电路的示意图，上述第一发光控制模块321包括第一控制晶体管t32，第二发光控制模块322包括第二控制晶体管t33；第一控制晶体管t32的栅极与第一发光控制信号端e1电连接，第二控制晶体管t33的栅极与第二发光控制信号端e2电连接，第一控制晶体管t32的第一极与第一电源电压信号端pvdd耦接，第一控制晶体管t32的第二极与第二节点n2电连接，第二控制晶体管t33的第一极与第三节点n3耦接，第二控制晶体管t33的第二极与发光元件200电连接。
[0100]
上述发光元件复位模块33包括发光元件复位晶体管t34，其第一极与第二复位信号端vref2耦接，其第二极与发光元件200电连接，其栅极与第四扫描信号端s4电连接。可选的，第四扫描信号端可以与第一扫描信号端或第二扫描信号端电连接。
[0101]
上述数据写入模块31包括数据写入晶体管t31，其第一极与数据信号端vdata耦接，其第二极与第二节点n2电连接，其栅极与第三扫描信号端s3电连接。
[0102]
示例性的，本发明实施例可以令第一发光控制信号e1和第二发光控制信号端e2电连接，令第四扫描信号端s4与第一扫描信号端s1电连接，令第三扫描信号端s3和第二扫描信号端s2电连接。如图8所示，图8为与图7的对应的一种时序图，像素驱动电路100的驱动周期包括发光阶段t13和两个非发光阶段。两个非发光阶段分别为复位阶段t11和数据写入及阈值补偿阶段t12。
[0103]
在复位阶段t11，第一个第一晶体管t1_1和发光元件复位晶体管t34导通，以分别对第一节点n1和发光元件200进行复位，v
n1
＝v
ref1
。
[0104]
在数据写入及阈值补偿阶段t12，数据写入晶体管t31导通，数据信号端vdata所提供的数据电压写入第二节点n2，v
n2
＝v
data
。第二个第一晶体管t1_2导通，此时v
n3
＝v
n1
，驱动晶体管t0导通，驱动晶体管t0中存在从第二节点n2流向第一节点n1的电流。在该过程中，第一节点n1的电位不断变化，直到第一节点n1的电位为v
n1
＝v
data-|v
th
|，v
th
为驱动晶体管t0的阈值电压。此时，v
n3
＝v
n1
＝v
data-|v
th
|。
[0105]
在发光阶段t13，第一控制晶体管t32和第二控制晶体管t33导通，第一个第一晶体管t1_1和第二个第一晶体管t1_2均截止，v
n2
＝v
pvdd
。上述存储电容cst的第一极板与第一节点n1电连接，第二极板与第一恒定信号端v1电连接。因此，在发光阶段，第一节点n1的电位可以由存储电容cst所维持，即，发光元件200发光时第一节点n1的初始电位满足：v
n1
＝v
data-|v
th
|。可选的，上述第一恒定信号端v1可与第一电源电压端pvdd电连接。
[0106]
图7所示的像素驱动电路包括第一个第一晶体管t1_1和第二个第一晶体管t1_2，
与第一个第一晶体管t1_1所连接的第一个功能信号端x_1的信号可以为恒定信号v
ref1
，与第二个第一晶体管t1_2所连接的第二个功能信号端x_2为第三节点n3，第三节点n3在数据写入及阈值补偿阶段t12的信号为v
n3
＝v
n1
＝v
data-|v
th
|。因此，基于图7所示的像素驱动电路，在根据上述公式(1)设计其中第一个第一晶体管t1_1和第二个第一晶体管t1_2的沟道时，公式(1)中第一非发光阶段中第一个功能信号端x_1的电位v
x_1
为第一个功能信号端x_1在数据写入及阈值补偿阶段t12的电位v
ref1
，第一非发光阶段中第二个功能信号端x_2的电位v
x_2
为第三节点n3在数据写入及阈值补偿阶段t12的电位v
data-|v
th
|。以第一晶体管t1_1和第二个第一晶体管t1_2均为p型晶体管为例，第一晶体管t1_1第二个第一晶体管t1_2的沟道宽度和长度需要满足：
[0107]
或者，如图9和图10所示，图9为本发明实施例提供的另一种像素驱动电路的示意图，图10为与图9对应的一种时序图，在图9所示的像素驱动电路中，仅设置有一个第一晶体管t1_1。第一晶体管t1_1的第二极与第三节点n3电连接，即n3作为功能信号端。像素驱动电路的驱动周期包括发光阶段t23和两个非发光阶段。两个非发光阶段分别为复位阶段t21和数据写入及阈值补偿阶段t22。
[0108]
在复位阶段t21，发光元件复位晶体管t34、第二控制晶体管t33和第一晶体管t1_1导通，第二复位信号vref2通过发光元件复位晶体管t34、第二控制晶体管t33和第一晶体管t1_1写入第一节点n1，以对第一节点n1进行复位，v
n1
＝v
ref2
。同时，该阶段也能够对发光元件200进行复位。
[0109]
在数据写入及阈值补偿阶段t22，数据写入晶体管t31、驱动晶体管t0、第一晶体管t1_1和发光元件复位晶体管t34导通，v
n2
＝v
data
，v
n3
＝v
n1
＝v
data-|v
th
|。同时，该阶段也能够对发光元件200进行复位。
[0110]
在发光阶段t23，第一控制晶体管t32和第二控制晶体管t33导通，v
n2
＝v
pvdd
，v
n1
＝v
data-|v
th
|。
[0111]
可以看出，基于图9所示的像素驱动电路，可以令发光元件复位晶体管t34、第二控制晶体管t33和第一晶体管t1_1实现对第一节点n1进行复位的功能，如此设置，无需额外设置对第一节点n1复位的晶体管，有利于减少像素驱动电路100中的晶体管的数量。
[0112]
在图9所示的像素驱动电路中，第三节点n3在复位阶段t21通过发光元件复位晶体管t34、第二控制晶体管t33和第一个第一晶体管t1_1被写为第二复位信号vref2。在数据写入及阈值补偿阶段t22通过数据写入晶体管t31和驱动晶体管t0被写为v
data-|v
th
|。由于数据写入及阈值补偿阶段t22与发光阶段t23相邻，因此，基于图9所示的像素驱动电路，在根据上述公式(1)设计其中第一晶体管t1_1的沟道时，公式(1)中第一非发光阶段中第i个功能信号端x_i的电位v
x_i
为第三节点n3在数据写入及阈值补偿阶段t22的电位，以第一晶体管t1为p型晶体管为例，第一晶体管t1的沟道宽度和长度需要满足：
[0113]
可选的，如图11和图12所示，图11为本发明实施例提供的又一种像素驱动电路的
示意图，图12为与图11对应的时序图，其中包括两个第一晶体管，第一个第一晶体管t1_1的第二极所连接的第一个功能信号端x_1连接第一复位信号vref1。第二个第一晶体管t1_2的第二极所连接的第二个功能信号端x_2连接第三节点n3。上述存储电容cst的第一极板与第一节点n1电连接，第二极板通过数据信号写入模块31与数据信号端vdata电连接。上述第一发光控制模块321包括第一控制晶体管t31，第二发光控制模块322包括第二控制晶体管t32；第一控制晶体管t31的栅极与第一发光控制信号端e1电连接，第二控制晶体管t32的栅极与第二发光控制信号端e2电连接，第一控制晶体管t31的第一极与第二信号端v2耦接，第一控制晶体管t31的第二极与存储电容cst的第二极板电连接，第二控制晶体管t32的第一极与第三节点n3耦接，第二控制晶体管t32的第二极与发光元件200电连接。上述数据写入模块31包括数据写入晶体管t31，其第一极与数据信号端vdata耦接，其第二极与存储电容cst的第二极板电连接，其栅极与第三扫描信号端s3电连接。
[0114]
示例性的，本发明实施例可以令第一发光控制信号e1和第二发光控制信号e2电连接，令第三扫描信号端s3与第二扫描信号端s2电连接。在该像素驱动电路工作时，像素驱动电路的驱动周期包括发光阶段t33和两个非发光阶段，两个非发光阶段分别为复位阶段t31和数据写入及阈值补偿阶段t32。
[0115]
在复位阶段t31，第一个第一晶体管t1_1导通，以利用第一复位信号vref1对第一节点n1进行复位，v
n1
＝v
ref1
。
[0116]
在数据写入及阈值补偿阶段t32，数据写入晶体管t31导通，利用数据信号vdata对存储电容cst进行充电。存储电容cst的第二极板被写入数据信号v
data
，同时，第二个第一晶体管t1_2导通，v
n3
＝v
n1
，此时驱动晶体管t0导通，驱动晶体管t0中存在从第二节点n2流向第一节点n1的电流。第一电源电压信号端pvdd所提供的电源电压写入第二节点n2。v
n2
＝v
pvdd
。在该过程中，第一节点n1的电位不断变化，直到第一节点n1的电位为v
n1
＝v
pvdd-|v
th
|，v
th
为驱动晶体管t0的阈值电压。
[0117]
在发光阶段t23，第一个第一晶体管t1_1和第二个第一晶体管t1_2均截止。第一控制晶体管t32导通，第二恒定信号v2对存储电容cst进行第二次充电，存储电容cst的第二极板被写入第二恒定信号v2。根据电容的自举效应，存储电容cst的两端的电压变化量相同，即v
data-v2＝v
pvdd-|v
th
|-v
n1
，其中，v
n1
为发光元件200发光时第一节点n1的初始电位，可以得到：v
n1
＝v
pvdd-|v
th
|-v
data
v2。
[0118]
示例性的，上述第一复位信号vref1可以为恒定信号。在第一非发光阶段，即，在与发光阶段t23相邻的数据写入及阈值补偿阶段t32，第一个第一晶体管t1_1的第二极的信号仍为第一复位信号vref1。第三节点n3在像素驱动电路工作的不同阶段具有不同的信号。在第一非发光阶段，即，在数据写入及阈值补偿阶段t32，第二个第一晶体管t1_1的第二极的信号为v
n3
＝v
n1
＝v
pvdd-|v
th
|。
[0119]
以第一晶体管t1_1和第二个第一晶体管t1_2均为p型晶体管为例，在根据上述公式(1)设计图11中的两个第一晶体管t1的沟道时，两个第一晶体管t1的沟道宽度和长度需要满足：
[0120]
或者，如图13和图14所示，图13为本发明实施例提供的又一种像素驱动电路的示
意图，图14为图13对应的时序图，其中包括一个第一晶体管t1_1和两个第二晶体管t2。这两个第二晶体管分别为第一个第二晶体管t2_1和第二个第二晶体管t2_2。第一晶体管t1_1的第二极，即，功能信号端x_1通过第一个第二晶体管t2_1与第一复位信号端v
ref1
电连接。第一晶体管t1_1的第二极，即，功能信号端x_1还通过第二个第二晶体管t2_2与第三节点n3电连接。示例性的，第一个第二晶体管t2_1的栅极与第一晶体管t1_1的栅极可以连接不同的信号，例如第一个第二晶体管t2_1的栅极连接第五扫描信号端s5，第一晶体管t1_1的栅极连接第三扫描信号端s3。可选的，第二个第二晶体管t2_2的栅极与第一晶体管t1_1的栅极可以连接相同的信号。例如，第二个第二晶体管t2_2的栅极与第一晶体管t1_1的栅极可以均连接第第三扫描信号端s3。数据写入晶体管t31的栅极与第三扫描信号端s3电连接。
[0121]
像素驱动电路的工作周期包括发光阶段t44和三个非发光阶段，三个非发光阶段分别为第一阶段t41、第二阶段t42和第三阶段t43。
[0122]
在第一阶段t41，第一个第二晶体管t2_1导通，第一复位信号vref1写入功能信号端x_1，v
x_1
＝v
ref1
。
[0123]
在第二阶段t42，第一个第二晶体管t2_1和第一晶体管t1_1导通，功能信号端x_1的信号通过第一晶体管t1_1写入第一节点n1，v
n1
＝v
ref1
。数据写入晶体管t31导通，数据信号v
data
对存储电容cst进行充电。
[0124]
之后很快进入第三阶段t43，在第三阶段t43，第二个第二晶体管t2_2和第一晶体管t1_1继续导通，第一节点n1的电位不断变化直至第一节点n1的电位变至v
n1
＝v
pvdd-|v
th
|。在该阶段，数据写入晶体管t31持续导通，数据信号v
data
对存储电容cst继续进行充电。
[0125]
在发光阶段t44，第二恒定信号v2写入存储电容cst，由于第二恒定信号v2与数据信号v
data
不同，根据电容的自举效应，可以得到第一节点n1在发光阶段t44的初始电位v
n1
满足：v
n1
＝v
pvdd-|v
th
|-v
data
v2。
[0126]
基于图13所示的像素驱动电路，在根据上述公式(1)设计其中第一晶体管t1_1的沟道时，由于功能信号端x_1的信号在不同的非发光阶段具有不同的电位，第三阶段t43与发光阶段t44相邻，因此，基于图13所示的像素驱动电路，在根据上述公式(1)设计其中第一晶体管t1_1的沟道时，公式(1)中第一非发光阶段中第i个功能信号端x_i的电位v
x_i
为功能信号端x_1在第三阶段t43的电位，功能信号端x_1在第三阶段t43的电位与第三节点n3在第三阶段t43的电位相同，在第一晶体管t1_1为p型晶体管时，第一晶体管t1_1的沟道宽度和长度需要满足：
[0127]
本发明实施例还提供了一种显示面板，该显示面板包括多个上述像素驱动电路100。其中，像素驱动电路100的具体结构在上述实施例中进行了详细说明，此处不再赘述。
[0128]
可选的，如图15所示，图15为本发明实施例提供的一种显示面板中的像素驱动电路的示意图，像素驱动电路100还包括发光元件复位模块33和第三晶体管t3，发光元件复位模块33用于连接第二复位信号端vref2和发光元件200；第三晶体管t3的第一极与至少一个第一晶体管t1的第二极电连接。图15以像素驱动电路100包括第一个第一晶体管t1_1和第二个第一晶体管t1_2，第三晶体管t3的第一极与第一个第一晶体管t1_1的第二极电连接作为示意，即，第三晶体管t3的第一极与第一个功能信号端x_1电连接。在本发明实施例中，第三晶体管t3的第二极与第二复位信号端vref2耦接。在对第一节点n1进行复位时，控制第三
晶体管t3和第一个第一晶体管t1_1导通，以将第二复位信号端vref2所提供的第二复位信号写入第一节点n1。如此设置，可以采用相同的复位信号对第一节点n1和发光元件200进行复位，能够简化显示面板所需的信号类型。除此之外，采用该设置方式，通过令第三晶体管t3连接第一晶体管t1和第二复位信号端vref2，还可以降低发光阶段第二复位信号端vref2对第一节点n1的漏流影响，保证第一节点n1在发光阶段具有稳定的电位。
[0129]
可选的，基于图15所示的像素驱动电路，本发明实施例还可以令控制发光元件复位模块33的第四扫描信号s4与控制第二个第一晶体管t1_2的第二扫描信号s2相同，以及令控制数据写入模块31的第三扫描信号s3与控制第二个第一晶体管t1_2的第二扫描信号s2相同，以进一步简化显示面板所需的信号类型。
[0130]
可选的，本发明实施例可以令像素驱动电路中的发光元件复位模块33包括发光元件复位晶体管。如图16所示，图16为本发明实施例提供的一种显示面板中多个像素驱动电路的连接关系示意图，在设置显示面板中的多个像素驱动电路100时，本发明实施例可以令其中一个像素驱动电路100的第三晶体管t3复用为另一个像素驱动电路的发光元件复位模块33。也就是说，对于显示面板中至少一个像素驱动电路100来说，其中的发光元件复位晶体管不仅与该像素驱动电路100所连接的发光元件200连接，还与另一个像素驱动电路100中的至少一个第一晶体管t1的第二极电连接。如此设置，可以在对某一像素驱动电路100中的第一节点n1进行复位的同时，利用同样的复位信号对另一像素驱动电路100中的发光元件200进行复位，在降低发光阶段第二复位信号端vref2对第一节点n1的漏流影响的同时，还有利于简化显示面板工作所需的信号类型，以及减少像素驱动电路中的晶体管的数量。
[0131]
示例性的，在图16所示的多个像素驱动电路中，同一个像素驱动电路中的发光元件复位模块33的控制信号、第二个第一晶体管t1_2的控制信号和数据写入模块31的控制信号相同，该信号在图16中的三个像素驱动电路中分别表示为s22、s32和s42。图16中的三个像素驱动电路中用于控制第一个第一晶体管t1_1的控制信号分别表示为s21、s22和s32。
[0132]
本发明实施例还提供了一种显示装置，如图17所示，图17为本发明实施例提供的一种显示装置的示意图，该显示装置包括上述的显示面板1000。其中，显示面板1000的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图17所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
[0133]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。