沟槽功率半导体器件的制作方法

技术特征：
1.一种沟槽功率半导体器件，其特征在于，包括：元胞区及环绕所述元胞区设置的终端区，所述元胞区和所述终端区位于基于第一导电类型衬底生长的第一导电类型外延层内，所述第一导电类型衬底异于所述第一导电类型外延层一面连接漏极金属， 所述第一导电类型外延层上依次形成有层间介质层及源极金属，所述层间介质层中设置有与所述源极金属连接的第一导电类型多晶硅层，所述终端区靠近所述层间介质层的一侧设置有第二导电类型阱区，所述第一导电类型多晶硅层和所述第二导电类型阱区通过一第二导电类型多晶硅层连接；所述源极金属连接所述第一导电类型多晶硅层，所述第一导电类型多晶硅层与第二导电类型多晶硅层形成第一二极管dn，所述第二导电类型多晶硅层连接所述第二导电类型阱区，所述第二导电类型阱区与所述第一导电类型外延层形成第二二极管di，所述第一导电类型外延层通过所述第一导电类型衬底连接所述漏极金属，以在所述源极金属与所述漏极金属之间增加由所述第一二极管dn和所述第二二极管di反向串联的支路。2.根据权利要求1所述的沟槽功率半导体器件，其特征在于，所述层间介质层中设置至少两个沿所述第一导电类型衬底的表面方向延伸的第一导电类型多晶硅层，所述终端区靠近所述层间介质层的一侧相应设置至少两个沿所述第一导电类型衬底的表面方向延伸的第二导电类型阱区，所述第二导电类型多晶硅层包括相互连接的水平连接部和竖直连接部，所述水平连接部位于相邻所述第一导电类型多晶硅层之间，所述竖直连接部从所述层间介质层伸入所述终端区连接相邻所述第二导电类型阱区。3.根据权利要求2所述的沟槽功率半导体器件，其特征在于，相邻所述第二导电类型阱区之间设置有浅沟槽隔离结构，所述竖直连接部至少部分伸入所述浅沟槽隔离结构，以连接相邻所述第二导电类型阱区。4.根据权利要求1所述的沟槽功率半导体器件，其特征在于，所述元胞区内设置有第一沟槽，所述第一沟槽内设置有与所述源极金属连接的源极多晶硅，所述第一沟槽的顶部两侧设置有第二类型体区及位于所述第二类型体区内的第一类型掺杂区，所述第二类型体区与所述源极金属连接。5.根据权利要求4所述的沟槽功率半导体器件，其特征在于，所述第一沟槽内还设置有栅极多晶硅，所述栅极多晶硅和所述源极多晶硅之间通过栅介质层绝缘。6.根据权利要求5所述的沟槽功率半导体器件，其特征在于，所述栅极多晶硅和所述源极多晶硅之间为上下结构，或者所述栅极多晶硅和所述源极多晶硅之间为左右结构。7.根据权利要求6所述的沟槽功率半导体器件，其特征在于，所述终端区设置有第二沟槽，所述第二沟槽内设置有浮动多晶硅。8.根据权利要求7所述的沟槽功率半导体器件，其特征在于，所述第一二极管dn和所述第二二极管di对应设置在所述终端区的终端结位置，和/或所述第一二极管dn和所述第二二极管di对应设置在所述终端区台面位置。9.根据权利要求8所述的沟槽功率半导体器件，其特征在于，所述第一二极管dn和所述第二二极管di对应设置在相邻所述第二沟槽之间的台面位置。10.根据权利要求8所述的沟槽功率半导体器件，其特征在于，所述第二二极管所在终端区的静态耐压大于所述元胞区的静态耐压，所述第二二极管所在终端区的静态耐压小于所述第二沟槽所在终端区的静态耐压。
11.根据权利要求1所述的沟槽功率半导体器件，其特征在于，对于n型沟槽功率半导体器件，第一导电类型为n型导电，第二导电类型为p型导电；对于p型沟槽功率半导体器件，第一导电类型为p型导电，第二导电类型为n型导电。

技术总结
本发明提供一种沟槽功率半导体器件，在器件终端区深沟槽的终端结位置和/或台面（mesa）位置对应形成第一二极管和第二二极管，以在源极金属与漏极金属之间增加由所述第一二极管和所述第二二极管反向串联的支路。在器件寄生二极管正向导通时，第一二极管不导通；寄生二极管反向恢复期间过剩空穴累积量超过一定程度，反向串联的支路中第二二极管耗尽穿通，第一二极管导通，即在终端区增加了若干个高效且几乎无不利影响的空穴抽取路径，大幅度减少了元胞区和终端区之间的过渡区附近过剩空穴累积量，降低了电场峰值，使动态雪崩薄弱点得以加固而可靠，大幅度提高了器件在大电感条件下和快速开关情况下的应用能力。和快速开关情况下的应用能力。和快速开关情况下的应用能力。


技术研发人员：周振强
受保护的技术使用者：绍兴中芯集成电路制造股份有限公司
技术研发日：2022.02.08
技术公布日：2022/3/8