反冲噪声的补偿的制作方法

反冲噪声的补偿
1.交叉引用
2.本专利申请要求楚(chu)等人于2020年8月26日申请的标题为“反冲噪声的补偿(compensating for kickback noise)”的第17/003,163号美国专利申请的优先权，所述美国专利申请已让渡给本受让人，且所述美国专利申请明确地以全文引用的方式并入本文中。
技术领域
3.本技术领域涉及反冲噪声的补偿。


背景技术：

4.下文大体上涉及用于存储器的一或多种系统，且更具体地说，涉及反冲噪声的补偿。
5.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到各种状态来存储信息。举例来说，二进制存储器单元可被编程为两个支持状态中的一者，通常由逻辑1或逻辑0来标示。在一些实例中，单个存储器单元可支持多于两个状态，可存储其中的任一者。为了存取所存储的信息，组件可读取或感测存储器装置中的至少一个所存储的状态。为了存储信息，组件可写入或编程存储器装置中的状态。
6.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术，等。存储器单元可以是易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。


技术实现要素：

7.描述了一种设备。所述设备可包含：存储器阵列，其包含一或多个组件；调节器，其与所述存储器阵列耦合且经配置以至少部分地基于参考信号来生成用于所述存储器阵列的信号。所述调节器可包含：输入电路，其经配置以在输入节点处接收所述参考信号；偏置电路，其与所述输入节点耦合且经配置以至少部分地基于所述参考信号对所述调节器进行偏置；以及启用电路，其通过第一节点与所述输入电路耦合且通过第二节点与所述偏置电路耦合，所述启用电路经配置以启用所述调节器的操作，且经配置以减小所述输入节点处至少部分地基于所述调节器的所述操作被启用的噪声。
8.描述了另一种设备。所述设备可包含：存储器阵列，其包含多个存储器区段；多个调节器，其与所述多个存储器区段耦合。所述多个调节器中的调节器包含：第一晶体管，其与输入节点耦合且经配置以接收参考信号；以及第二晶体管，其与所述输入节点耦合且经
配置以至少部分地基于所述参考信号来对所述调节器进行偏置。所述设备可进一步包含第三晶体管，所述第三晶体管通过第一节点与所述第一晶体管耦合且通过第二节点与所述第二晶体管耦合，所述第三晶体管经配置以至少部分地基于在所述第三晶体管的栅极处接收到启用信号而启用所述调节器的操作。
9.描述了一种方法。所述方法可包含：向包含存储器阵列和调节器的存储器装置供电，所述调节器具有用于接收参考信号的第一晶体管、用于对所述调节器进行偏置的第二晶体管和用于启用所述调节器的操作的第三晶体管，其中至少部分地基于所述存储器装置被供电以及所述第三晶体管被解除激活，与所述第一晶体管和所述第三晶体管耦合的第一节点的电压具有第一电平，且与所述第二晶体管和所述第三晶体管耦合的第二节点的电压具有第二电平；至少部分地基于所述存储器装置被供电而接收命令以激活所述存储器阵列中与所述调节器耦合的区段；以及至少部分地基于所述命令来激活所述第二晶体管，其中至少部分地基于激活所述第二晶体管，所述第一节点的所述电压和所述第二节点的所述电压具有在所述第一电平与所述第二电平之间的第三电平，且所述调节器生成用于所述存储器阵列中的所述区段中的一或多个感测组件的电力信号。
10.描述了另一种设备。所述设备可包含：存储器阵列，其包含一或多个感测组件；以及调节器，其与所述存储器阵列耦合且经配置以至少部分地基于与所述一或多个感测组件相关联的参考信号而生成用于所述一或多个感测组件的电力信号。所述调节器包含：差分输入电路，其经配置以接收所述参考信号和所述调节器的输出；偏置电路，其经配置以在操作状态下对所述调节器进行偏置；以及启用电路，其与所述差分输入电路和所述偏置电路耦合且经配置以至少部分地基于用于所述调节器的启用信号而将所述差分输入电路与所述偏置电路耦合，其中所述调节器的第一节点与所述差分输入电路和所述启用电路耦合，且所述调节器的第二节点与所述偏置电路和所述启用电路耦合。所述设备可进一步包含控制器，所述控制器与所述调节器耦合且经配置以使所述设备进行以下操作：为所述调节器供电，从而使所述第一节点的电压具有第一电平且所述第二节点的电压具有第二电平；以及至少部分地基于所述调节器被供电而激活所述启用电路，从而使所述第一节点的所述电压和所述第二节点的所述电压具有处于所述第一电平与所述第二电平之间的第三电平。
11.描述了另一种设备。所述设备可包含：存储器装置，其包含具有多个区段的存储器阵列和调节器，所述调节器与包含在所述多个区段中的区段中的一或多个感测组件耦合且包含用于接收参考信号的第一晶体管、用于对所述调节器进行偏置的第二晶体管、用于启用所述调节器的操作的第三晶体管、与所述第一晶体管和所述第三晶体管耦合的第一节点以及与所述第二晶体管和所述第三晶体管耦合的第二节点；以及控制器，其与所述存储器装置耦合。所述控制器可经配置以使所述设备进行以下操作：为所述存储器装置供电，其中所述第一节点的电压转变成第一电平，且所述第二节点的电压转变成第二电平；接收命令以激活所述存储器阵列中与所述调节器耦合的所述区段；以及至少部分地基于所述命令激活所述调节器的所述第二晶体管，其中至少部分地基于激活所述第二晶体管，所述第一节点的所述电压和所述第二节点的所述电压转变成处于所述第一电平与所述第二电平之间的第三电平，且所述调节器生成用于所述一或多个感测组件的电力信号。
附图说明
12.图1说明根据本文所公开的实例的支持对反冲噪声的补偿的系统的实例。
13.图2说明根据本文所公开的实例的支持对反冲噪声的补偿的存储器裸片的实例。
14.图3说明根据本文所公开的实例的支持对反冲噪声的补偿的电路的实例。
15.图4说明根据本文所公开的实例的支持对反冲噪声的补偿的定时图的实例。
16.图5展示根据本文所公开的实例的支持对反冲噪声的补偿的控制器的框图。
17.图6展示说明根据本文所公开的实例的支持对反冲噪声的补偿的一或多个方法的流程图。
18.图7展示说明根据本文所公开的实例的支持对反冲噪声的补偿的一或多个方法的流程图。
具体实施方式
19.存储器装置可包含用于以经配置输出电压供应能量给存储器装置内的组件的一或多个调节器。调节器的输出处的电压可基于(例如，等同于或近似等同于)施加于调节器的输入的参考信号的电压。电压调节器可包含输入电路、偏置电路和启用电路，其中所述启用电路可用于停用或启用输入电路的操作(例如，在电压调节器接收功率且以其它方式适当偏置时)。启用调节器的操作(例如使用启用电路)可能会将噪声(例如瞬态电压下降或上升)引入提供到调节器的输入的参考信号中。引入的噪声可能由输入和/或偏置电路中的晶体管的寄生电容的充电引起，且可称作“反冲噪声(kickback noise)”。
20.在一些实例中，调节器的配置可影响在调节器的操作启用时产生的反冲噪声的量。举例来说，当输入电路、偏置电路和启用电路以此次序串联连接时(即，当偏置电路连接在输入电路与启用电路之间时)，反冲噪声的量可能会很大——例如，可造成参考信号电压下降约8mv。除了施加在耦合输入和偏置电路中包含的晶体管的栅极、源极和漏极的寄生电容上的电压的单向变化之外，参考信号电压的这种下降可由这些寄生电容引起。即，当启用调节器时，输入电路和偏置电路的寄生电容可从参考信号进行充电。因此，可基于用于给寄生电容充电的能量的量(例如，其可对应于参考信号电压的下降)来对参考信号的电压进行放电。此类电压降可能会降低与调节器耦合的存储器组件的性能(例如，通过减小组件输出的电压、通过减小组件的操作速度等)。
21.为了减小引入到参考信号中的反冲噪声量，可将增强的配置用于存储器装置中包含的调节器。在一些实例中，调节器可经配置以使得启用电路(例如，以电气方式以及有时以物理方式)定位于输入电路与偏置电路之间。通过将启用电路定位在输入电路与偏置电路之间，可将输入电路的晶体管(其可称作“输入晶体管”)的源极和/或漏极处的电压与偏置电路的晶体管(其可称作“偏置晶体管”)的源极和/或漏极处的电压解耦，且跨输入晶体管和偏置晶体管的寄生电容施加的电压可发生双向变化。因此，晶体管中的一者(例如，输入或偏置晶体管)的寄生电容从参考信号汲取的能量的量可通过晶体管中的另一者的寄生电容供应给参考信号的能量的量来消除，从而减小参考信号的电压在启用电路激活时的变化。
22.在一些实例中，为了改善所描述的消除效果，电阻(其可称作“平衡电阻”)可(例如，以电气方式以及有时以物理方式)定位在承载参考信号的导电迹线与偏置晶体管的栅
极之间。通过引入平衡电阻，由偏置晶体管的寄生电容汲取或供应的能量的量可减小，以更好地匹配(更接近)由输入晶体管的寄生电容供应或汲取的相反的能量的量。另外或替代地，为了改善消除效果，偏置晶体管的尺寸可经修改(例如，增大或减小)以使得由偏置晶体管的寄生电容汲取或供应的能量的量更好地匹配(更接近)由输入晶体管的寄生电容供应或汲取的相反的能量的量。此外，通过减轻输入晶体管和偏置晶体管对参考信号的电压的影响，可减小或省去在用于保护所述参考信号免受全局参考信号(且反之亦然)变化影响的低通滤波器中包含的电阻器的电阻。
23.首先在参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在参考图3和4描述的电路和定时图的上下文中描述本公开的特征。本公开的这些和其它特征进一步通过参考设备图和流程图来描述和说明，所述参考设备图和流程图涉及参考图5到7所描述的对反冲噪声的补偿。
24.图1说明根据本文所公开的实例的支持对反冲噪声的补偿的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。
25.系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统等电子装置的部分。举例来说，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是系统的可操作以存储用于系统100的一或多个其它组件的数据的组件。
26.系统100的至少部分可以是主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置内)的处理器或其它电路系统的实例，以及其它实例。在一些实例中，主机装置105可指实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称作主机或主机装置105。
27.存储器装置110可以是独立装置或可操作以提供可供系统100使用或参考的物理存储器地址/空间的组件。在一些实例中，存储器装置110可配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可操作以支持以下各项中的一或多者：用以调制信号的调制方案，用于传达信号的各种引脚配置，用于主机装置105和存储器装置110的物理封装的各种外观尺寸，主机装置105与存储器装置110之间的时钟信令和同步，定时约定，或其它因素。
28.存储器装置110可操作以存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从机型装置(例如，响应且执行主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
29.主机装置105可包含外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130或例如一或多个外围组件或一或多个输入/输出控制器等其它组件中的一或多者。主机装置的组件可使用总线135彼此耦合。
30.处理器125可操作以针对系统100的至少部分或主机装置105的至少部分提供控制
或其它功能。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或是其一部分。
31.bios组件130可以是包含操作为固件的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储在只读存储器(rom)、快闪存储器或任何其它非易失性存储器中的一或多者中的程序或软件。
32.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b、本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b、存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一个或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
33.装置存储器控制器155可包含可操作以控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使存储器装置110能够执行各种操作且可操作以接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息的硬件、固件或指令。装置存储器控制器155可操作以与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。
34.在一些实例中，存储器装置110可从主机装置105接收数据或命令或这两者。举例来说，存储器装置110可接收指示存储器装置110要存储用于主机装置105的数据的写入命令或指示存储器装置110要将存储于存储器裸片160中的数据提供到主机装置105的读取命令。
35.本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可操作以控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可操作以与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含装置存储器控制器155和本地存储器控制器165，或外部存储器控制器120可执行本文所描述的各种功能。由此，本地存储器控制器165可操作以与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含：用于(例如，从外部存储器控制器120)接收信号的接收器，用于传输信号(例如，到外部存储器控制器120)的传输器，用于解码或解调接收到的信号的解码器，用于编码或调制待传输信号的编码器，或可操作用于支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
36.外部存储器控制器120可操作以启用系统100或主机装置105(例如，处理器125)的
组件与存储器装置110之间信息、数据或命令中的一或多者的传达。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间交换的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文所描述的其功能，可由处理器125实施。举例来说，外部存储器控制器120可以是由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其某一组合。尽管将外部存储器控制器120描绘为处于存储器装置110外部，但在一些实例中，外部存储器控制器120或本文所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
37.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可操作以支持外部存储器控制器120与存储器装置110之间的通信。每一信道115可以是承载主机装置105与存储器装置之间的信息的传输媒体的实例。每一信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是可操作以承载信号的导电路径的实例。举例来说，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或焊盘以及在存储器装置110处的一或多个引脚或焊盘。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可操作以充当信道的部分。
38.信道115(和相关联的信号路径和端子)可专用于传达一或多个类型的信息。举例来说，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单数据速率(sdr)信令或双数据速率(ddr)信令在信道115上传达信令。在sdr信令中，信号的一个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升或下降沿上)进行登记。在ddr信令中，信号的两个调制符号(例如，信号电平)可针对每一时钟周期(例如，在时钟信号的上升沿和下降沿两者上)进行登记。
39.存储器裸片160可包含用于以指定电压供电给组件以操作存储器裸片160的一或多个调节器。所述一或多个调节器可包含输入电路、偏置电路和启用电路。为了减小反冲噪声，调节器可使用增强的配置。在一些实例中，调节器可经配置以使得启用电路(例如，以电气方式以及有时以物理方式)定位于输入电路与偏置电路之间。通过将启用电路定位在输入电路与偏置电路之间，可将输入电路的输入晶体管的源极和/或漏极处的电压与偏置电路的偏置晶体管的源极和/或漏极处的电压解耦，且跨输入晶体管和偏置晶体管的寄生电容施加的电压可发生双向变化。
40.图2说明根据本文所公开的实例的支持对反冲噪声的补偿的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，其可各自可编程以存储不同逻辑状态(例如，编程到一组两个或更多个可能的状态中的一个)。举例来说，存储器单元205可操作以每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多层级存储器单元)可操作以每次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1所描述的存储器阵列170。
41.存储器单元205可存储表示电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含存储表示可编程状态的电荷的介电材料。在其它存储器架构中，其它存
储装置和组件是可能的。举例来说，可使用非线性介电材料。存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可以是单元板参考电压，例如vpl，或可为接地，例如v
ss
。
42.存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210和一或多个数字线215)。存取线可以是与存储器单元205耦合的导电线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称作行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可在不影响理解或操作的情况下互换。存储器单元205可定位在字线210与数字线215的相交处。
43.可通过激活或选择例如字线210或数字线215中的一或多者的存取线来对存储器单元205执行例如读取和写入的操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可在其相交处存取单个存储器单元205。二维或三维配置中的字线210和数字线215的相交处可称作存储器单元205的地址。
44.可通过行解码器220或列解码器225控制存取存储器单元205。举例来说，行解码器220可从本地存储器控制器260接收行地址且基于接收到的行地址来激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来激活数字线215。
45.选择或撤销选择存储器单元205可通过使用字线210激活或解除激活切换组件235来实现。电容器230可使用切换组件235与数字线215耦合。举例来说，当解除激活切换组件235时，电容器230可与数字线215隔离，且当激活切换组件235时，电容器230可与数字线215耦合。
46.感测组件245可操作以检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储的状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器以放大或以其它方式转换因存取存储器单元205而产生的信号。感测组件245可比较从存储器单元205检测到的信号与参考250(例如，参考电压)。存储器单元205的检测到的逻辑状态可作为感测组件245的输出提供(例如，到输入/输出255)，且可向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
47.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可与本地存储器控制器260并置。本地存储器控制器260可操作以从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作而将数据从存储器裸片200传达到主机装置105。本地存储器控制器260可生成行信号和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可生成且控制在存储器裸片200的操作期间使用的各种电压或电流。总的来说，本文所论述的所施加电压或电流的幅值、形状或持续时间可改变，且对于操作存储器裸片200时论述的各种操作来说可能不同。
48.本地存储器控制器260可操作以对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)而执行或以其它方式进行协调。本地存储器控制器260可操作以执行此处未列出的其它存取操作，或与存储器裸片200的操作相关的与存取存储器单元205无直接关系的其它操作。
49.存储器裸片200可包含一或多个调节器，其经配置而以指定电压向其它组件提供能量。在一些实例中，一或多个调节器可经配置而以指定电压向存取线驱动器、解码器(例如，行解码器220)和/或感测组件245提供能量。调节器可基于提供到调节器的输入的参考信号来输出电压——即，参考信号可控制调节器的输出。在一些实例中，调节器输出的电压可等于(或在一定百分比范围内(例如，
±
1％))参考信号的电压。
50.在一些实例中，存储器裸片200可分割成包含存储器单元子集的区段，且专用调节器可用于每一区段。在一些实例中，调节器定位于每一区段内，且调节器分布在存储器裸片200上。在此类情况下，全局参考信号可用作调节器的参考信号。在一些实例中，为了保护调节器免受全局参考信号的变化影响(例如，减小其影响)，可在全局参考信号与不同调节器的输入之间的路径中包含低通滤波器——即，局部参考信号可在更接近调节器的位置处产生。低通滤波器还可用于保护全局参考信号免受局部参考信号中的一或多者的变化影响(例如，减小其影响)。
51.调节器可包含差分输入电路、偏置电路(biasing circuit或bias circuit)、加载电路和输出电路。差分输入电路可用于接收和比较提供到调节器的信号——例如参考信号和调节器输出的信号。在一些实例中，差分输入电路的一个输入(例如，负输入)可与调节器的输出耦合——即，调节器的运算放大器部分可被配置为电压跟随器。偏置和加载电路可用于使调节器能够适当地操作——例如，以确保调节器在一组操作参数内输出预期电压。偏置电路可用于为调节器提供偏置电流。且输出电路可经配置而以例如通过参考信号针对调节器编程的电压供应能量。
52.在一些实例中，调节器还可包含经配置以启用/停用(激活/解除激活)调节器的操作的启用电路。即，即使在电力和输入信号施加到调节器的情况下也可防止调节器通过启用电路操作。在一些实例中，启用电路与偏置电路耦合且防止偏置电路在操作状态下对调节器进行偏置。在此类情况下，启用电路可(以电气方式以及有时以物理方式)定位于偏置电路与电压源之间——即，偏置电路、启用电路和电压源可串联连接。另外，偏置电路可(以电气方式以及有时以物理方式)定位于差分输入电路与启用电路之间——即，输入电路、偏置电路、启用电路和电压源可(以此次序)串联连接。
53.启用经供电调节器的操作(例如，通过配置启用电路以激活调节器)可能会将噪声(或反冲噪声)引入到提供给调节器的参考信号中。在一些实例中，反冲噪声表现为参考信号的电压的瞬态变化(例如，下降或上升)。这种反冲噪声可由输入电路和偏置电路中包含的晶体管所产生。更具体地说，反冲噪声可由寄生电容引起，所述寄生电容耦合晶体管的栅极和源极(其可称作栅极到源极电容(c
gs
))以及晶体管的栅极和漏极(其可称作栅极到漏极电容(c
gd
))，因为参考信号可用于给寄生电容充电(或可由寄生电容充电)。
54.在一些实例中，调节器的配置可影响在启用调节器的操作时产生的反冲噪声的
量。举例来说，当输入电路、偏置电路和启用电路以此次序串联连接时(即，当偏置电路连接在输入电路与启用电路之间时)，反冲噪声的量可能会很大——例如，可造成参考信号电压～8mv的变化。除了施加在耦合输入和偏置电路中包含的晶体管的栅极、源极和漏极的寄生电容上的电压的单向变化之外，参考信号电压的这种变化可由这些寄生电容引起。即，当启用调节器时，输入电路和偏置电路的寄生电容可从承载参考信号的导电线充电(或放电到导电线)。因此，在一些实例中，可基于用于给寄生电容充电的能量的量(例如，其可对应于参考信号电压的～8mv的下降)来对参考信号的电压进行放电。此类电压降可能会降低与调节器耦合的存储器组件的性能(例如，通过减小组件输出的电压、通过减小组件的操作速度等)。
55.为了减小引入到参考信号中的反冲噪声量，可将增强的配置用于存储器装置中包含的调节器。在一些实例中，调节器可经配置以使得启用电路(例如，以电气方式以及有时以物理方式)定位于输入电路与偏置电路之间。通过将启用电路定位在输入电路与偏置电路之间，可将输入电路的晶体管(其可称作输入晶体管)的源极和/或漏极处的电压与偏置电路的晶体管(其可称作偏置晶体管)的源极和/或漏极处的电压解耦，且跨输入晶体管和偏置晶体管的寄生电容施加的电压可发生双向变化。因此，晶体管中的一者(例如，输入或偏置晶体管)的寄生电容从参考信号汲取的能量的量可通过晶体管中的另一者的寄生电容供应给参考信号的能量的量来消除，从而减小参考信号的电压在启用电路激活时的变化。
56.在一些实例中，为了改善所描述的消除效果，电阻(其可称作平衡电阻)可(例如，以电气方式以及有时以物理方式)定位在承载参考信号的导电迹线与偏置晶体管的栅极之间。通过引入平衡电阻，由偏置晶体管的寄生电容汲取或供应的能量的量可减小，以更好地匹配(更接近)由输入晶体管的寄生电容供应或汲取的相反的能量的量。另外或替代地，为了改善消除效果，偏置晶体管的尺寸可经修改(例如，增大或减小)以使得由偏置晶体管的寄生电容汲取或供应的能量的量更好地匹配(更接近)由输入晶体管的寄生电容供应或汲取的相反的能量的量。此外，通过减轻输入晶体管和偏置晶体管对参考信号的电压的影响，可减小或省去在用于保护所述参考信号免受全局参考信号(且反之亦然)变化影响的信号滤波器中包含的电阻器的电阻。
57.图3说明根据本文所公开的实例的支持对反冲噪声的补偿的电路的实例。
58.电路300可以是作为参考图1和2所描述的存储器装置110或存储器裸片200的部分的电路的实例。电路300可包含全局参考输入335、滤波器340和调节器305。在一些实例中，电路300包含多个存储器区段，其中在每一区段中可包含滤波器和调节器。滤波器340和调节器305可与多个存储器区段中的一者耦合(和/或包含在其中)。
59.全局参考输入335可经配置以接收用于一或多个调节器(包含调节器305)的参考信号。所述参考信号可称作全局参考信号。在全局参考输入335处接收到的信号的电压可用于控制一或多个调节器的电压——例如，由一或多个调节器输出的电压可等于全局参考信号的电压(或在一定百分比范围内，例如在其
±
1％内)。
60.滤波器340可经配置以保护调节器305的输入免受滤波器340处接收到的输入信号(例如，全局参考信号)的瞬变的影响。类似地，滤波器340可经配置以保护滤波器340的输入处接收到的全局参考信号免受调节器305的输入处接收到的参考信号(例如，局部参考信号)的瞬变的影响。滤波器340可以是低通滤波器。滤波器340可包含滤波电阻器355(其也可
称为rf)和滤波电容器(其也可称为cf)。在一些实例中，滤波电阻器355和滤波电容器的值确定哪些频率将被滤波器340滤波。即，滤波电阻器355和滤波电容器可用于将滤波器340的输入处接收到的信号中的瞬变滤除。举例来说，滤波电阻器和滤波电容器可用于滤除高频率——例如滤波器340的输入处接收到的信号中大于150千赫兹(khz)瞬变的频率。在一些实例中，滤波电容器的电容在6与12皮法(pf)之间，且滤波电阻器的电阻在80与120千欧(kω)之间。如本文所描述，在一些实例中，滤波电阻器的电阻可小于10kω。
61.调节器305可经配置而以指定电压向存储器装置中的一或多个组件(例如，感测组件，如存取线驱动器和感测组件)供应能量。在一些实例中，所述指定电压可以是在调节器305的信号输入345处接收到的参考信号的电压的函数——例如，所述指定电压可等于信号输入345处接收到的参考信号(或在一定百分比范围内，例如在其
±
1％内)。调节器305可包含信号输入345、加载电路315、输入电路330、启用输入360、启用电路370、偏置电路375、输出电路320、信号输出325、高电压轨310和低电压轨390。在一些实例中，调节器305还可包含平衡电阻器385(其也可称为r
bal
)。
62.信号输入345可经配置以接收输入信号(例如，全局或局部参考信号)。信号输入345可以是导电引脚或焊盘，其为调节器305的一部分或与所述调节器耦合。
63.加载电路315可经配置以为输入电路330提供负载以及改善调节器305的性能。加载电路315可包含配置成二极管连接配置的两个晶体管(其可称作t5和t6)，其中流过晶体管的电流量随着两个晶体管的相应漏极的电压减小而增大。
64.输入电路330可经配置以接收参考信号且比较参考信号与另一信号之间的差。输入电路330可包含具有公共节点(其可称作cn)且被配置为差分对的输入晶体管350和第二晶体管(其可称作t2)。输入晶体管350可经配置以接收参考信号(例如，全局或局部参考信号)。输入晶体管350可包含输入晶体管350的栅极、漏极和源极之间的寄生电容。输入晶体管350的栅极与漏极之间的寄生电容可称作c
gd_in
，且输入晶体管350的栅极与源极之间的寄生电容可称作c
gs_in
。寄生电容中的一者或两者可在输入晶体管350被激活时充电，但在后续(例如，正常)操作期间可能不会以其它方式影响调节器305的操作。第二晶体管可经配置以接收由调节器305生成的输出信号。调节器305可经配置以使施加于第二晶体管的输出信号的电压与施加于第一晶体管的参考信号的电压匹配。
65.启用输入360可经配置以接收用于调节器305的启用信号。启用输入360可以是导电引脚或焊盘，其为调节器305的一部分或与所述调节器耦合。
66.启用电路370可经配置以基于启用信号的电压来停用或启用调节器305的操作——例如在调节器305接收电力时。启用电路370可通过准许电流流动通过偏置电路375来启用调节器305的操作。启用电路370可包含启用晶体管365。启用晶体管365可经配置以接收启用信号且在启用信号的电压高于阈值时被激活(即，可提供从输入电路330到偏置电路375的导电路径)。
67.偏置电路375可经配置以对调节器305进行偏置，以确保调节器305的适当操作。偏置电路375可为调节器305提供偏置电流。调节器305对参考信号的变化做出反应的速度可基于偏置电流的幅值——例如，如果偏置电流更大，则调节器305可更快地做出反应。偏置电路375可包含偏置晶体管380和偏置电阻器(其可称作r
bi
)。偏置晶体管380可经配置以接收在信号输入345处接收到的信号(例如，全局或局部参考信号)。偏置晶体管380可包含偏
置晶体管380的栅极、漏极和源极之间的寄生电容。偏置晶体管380的栅极与漏极之间的寄生电容可称作c
gd_bi
，且偏置晶体管380的栅极与源极之间的寄生电容可称作c
gs_bi
。寄生电容可在偏置晶体管380被激活时充电，但在后续操作期间可能不会以其它方式影响调节器305的操作。由偏置电路375生成的偏置电流可基于参考信号的电压、偏置晶体管380的阈值电压和偏置电阻器的大小。
68.输出电路320可经配置以基于由输入电路330执行的比较来向一或多个耦合的组件(例如，存取线驱动器、感测组件等)供应能量或从中吸收能量。举例来说，如果在输入晶体管350处接收到的参考信号的电压大于在第二晶体管(t2)处接收到的信号的电压，则输出电路320可输出高电压。如果在输入晶体管350处接收到的参考信号的电压小于在第二晶体管(t2)处接收到的信号的电压，则输出电路320可输出低电压。此外，当调节器305被配置为电压跟随器时(即，当调节器305的输出与第二晶体管(t2)的栅极耦合时)，输出电路320可输出具有与输入晶体管350处接收到的参考信号的电压匹配(或紧密匹配，例如在1％内)的电压的输出信号。
69.信号输出325可经配置以输出用于向存储器装置中与信号输出325耦合的其它组件提供能量(或充电)的输出信号。信号输出325可以是导电引脚或焊盘，其为调节器305的一部分或与所述调节器耦合。
70.高电压轨310可经配置以承载具有比低电压轨390所承载的电力信号高的电压的电力信号。高电压轨310可具有正电压。在一些实例中，高电压轨310可具有幅值小于低电压轨390的负电压的负电压。在一些实例中，高电压轨310的电压可称作v
dd
。
71.低电压轨390可经配置以承载具有比高电压轨310所承载的电力信号低的电压的电力信号。低电压轨390可具有负电压或参考电压(其可称作接地电压、虚拟接地电压或0v)。在一些实例中，低电压轨390的电压可称作v
ss
。
72.如图3中所描绘，启用电路370可(以电气方式以及有时以物理方式)定位在输入电路330与偏置电路375之间。即，输入电路330、启用电路370和偏置电路375可串联连接。如本文所描述，相对于将偏置电路375定位在输入电路330与启用电路370之间，将启用电路370定位在输入电路330与偏置电路375之间可减小在启用电路370激活时(即，在启用电路370建立输入电路330与偏置电路375之间的导电路径时)引入到信号输入345处接收到的参考信号中的反冲噪声量。即，通过调换启用电路370和偏置电路375的位置(相比于其它实施方案)，参考信号中的反冲噪声量可减小。参考信号中的噪声可能会影响调节器305输出的输出信号的电压，这可能会降低由调节器305供电的组件的性能。
73.启用电路370的位置可通过消除由输入晶体管350产生的反冲噪声的量和由偏置晶体管380产生的反冲噪声的量来使反冲噪声的量减小。即，将启用电路370定位在输入电路330与偏置电路375之间可使输入晶体管350的源极的电压(v
src_in
)和偏置晶体管380的漏极的电压(v
drn_bi
)解耦。因此，当启用电路370被停用时，v
src_in
可等于v
dd
，且v
drn_bi
可等于v
ss
。接着，当启用电路370随后被启用时，v
src_in
可下降到比v
dd
低的电压，且v
drn_bi
可上升到比v
ss
高的电压。在一些实例中，在启用电路370被启用之后，v
src_in
可等于(或接近)v
drn_bi
。在其它实例中，v
src_in
可不同于v
drn_bi
。
74.因此，跨输入晶体管350的栅极和源极的电压(其可称作v
gs_in
)，且在一些实例中，跨输入晶体管350的栅极和漏极的电压(其可称作v
gd_in
)可在第一(例如正)方向上改变。而
且第一电荷量可被汲入c
gs_in
中，且在一些实例中，汲入c
gd_in
中。同时，跨偏置晶体管380的栅极和源极的电压(其可称作v
gs_bi
)以及跨偏置晶体管380的栅极和漏极的电压(其可称作v
gd_bi
)可在第二(例如，负)方向上改变。而且第一电荷量可从c
gd_bi
和c
gs_bi
释放。因此，在信号输入345处接收到的参考信号的电压可基于汲入c
gd_in
和c
gs_in
中的电荷量而减小，且同时增大了从c
gd_bi
和c
gs_bi
释放的电荷量。
75.相比之下，如果调换启用电路370和偏置电路375的位置(与图3中展示的情况相比)，则v
src_in
将等于v
drn_bi
，且v
gd_in
、v
gd_bi
和v
gs_bi
(以及在一些实例中，v
gd_in
)在启用电路370被激活时可全都在第一方向(例如负方向)上改变。因此，第一电荷量将被汲入c
gs_in
中，以及在一些实例中被汲入c
gd_in
中，且第二电荷量将被汲入c
gs_bi
和c
gd_bi
中，且在信号输入345处接收到的参考信号的电压将基于汲入c
gs_in
、c
gs_bi
和c
gd_bi
(以及在一些实例中，c
gd_in
)中的总电荷量而减小。
76.在一些实例中，当启用电路370定位在输入电路330与偏置电路375之间时，偏置晶体管380的尺寸可经配置以改善输入晶体管350和偏置晶体管380的消除效果。即，偏置晶体管380的尺寸可经修改以增大或减小c
gs_bi
和c
gd_bi
的大小，从而在启用电路370被激活时增大或减小从c
gs_bi
和c
gd_bi
释放的电流量——例如，使得从c
gs_bi
和c
gd_bi
释放的电流量更紧密匹配由c
gd_in
(如果存在)和c
gs_in
同时汲入的电流量。在一些实例中，偏置晶体管380的尺寸(例如，宽度和/或长度)可经修改以使得从c
gs_bi
和c
gd_bi
释放的电流量在由c
gs_in
以及在一些实例中c
gd_in
同时汲入的电流量的一定百分比范围(例如，
±
1％)内。在一些实例中，在维持(或大致维持)偏置晶体管380的宽度与长度之间的比例的同时，修改偏置晶体管380的尺寸——例如，以确保由偏置电路375供应等同或类似的偏置电流。
77.另外或替代地，为了在启用电路370定位于输入电路330与偏置电路375之间时改善输入晶体管350和偏置晶体管380的消除效果，可在调节器305中包含平衡电阻器385。平衡电阻器385可用于减小从c
gs_bi
和c
gd_bi
释放的电荷量，使得从c
gs_bi
和c
gd_bi
释放的电荷量更好地匹配汲入c
gd_in
(如果存在)和c
gs_in
中的电荷量。
78.此外，由于使用本文描述的一或多个技术减小反冲噪声，因此可减小滤波电阻器355的大小，或可完全省略滤波电阻器355。即，由于减小了局部参考信号中的反冲噪声，因此由滤波电阻器355提供给在全局参考输入335处接收到的全局参考信号免受在信号输入345处接收到的局部参考信号中的噪声的保护可能失去重要性。因此，滤波电阻器355的大小可减小或省去。在一些实例中，滤波电阻器355可具有小于10kω的电阻。通过减小滤波电阻器355的大小，局部参考信号的电压可更紧密地追随(track)全局参考信号的电压。
79.尽管在将p-fet晶体管用于加载电路315且将n-fet晶体管用于输入电路330、启用电路370和偏置电路375的调节器的上下文中进行了描述，但以上论述同样适用于将n-fet晶体管用于类似加载电路且将p-fet晶体管用于类似输入电路、启用电路和偏置电路的调节器。在此类情况下，调节器可经配置以使得高电压轨、偏置电路、启用电路和输入电路(以此次序)串联连接——即，启用电路可类似地定位在偏置电路与输入电路之间。
80.图4说明根据本文所公开的实例的支持对反冲噪声的补偿的定时图的实例。
81.信号图400描绘了一定时间段内调节器(例如，图3的调节器305)内的多个信号的电压。信号图400包含启用信号图401、参考信号图402、输出信号图403、栅极到源极(g/s)信号图404和栅极到漏极(g/d)信号图405。
82.启用信号图401可描绘在启用电路处(例如，在图3的启用电路370的启用输入360处)接收到的启用信号420的电压。参考信号图402可描绘在输入电路和偏置电路处(例如，在图3的输入电路330和偏置电路375的信号输入345处)接收到的局部参考信号425的电压。输出信号图403可描绘由调节器(例如，图3的调节器305)输出的输出信号430的电压。
83.g/s信号图404可描绘跨输入电路的晶体管的栅极和源极施加的g/s信号435的电压和/或跨输入晶体管(例如图3的输入电路330的输入晶体管350)的g/s电容(其可称作c
gs_in
)施加的电压。g/d信号图405可描绘跨偏置电路的晶体管的栅极和漏极施加的g/d信号440的电压和/或跨偏置晶体管(例如图3的偏置电路375的偏置晶体管380)的g/d电容(其可称作c
gd_bi
)施加的电压。
84.在初始时间410(其也可称为t0)，启用信号420可从低电压转变为高电压，从而使启用晶体管(例如，图3的启用晶体管365)进入饱和区。随着启用晶体管进入饱和区，输入晶体管的源极处的电压可转变到更低电压，从而使g/s信号435增大。而且偏置晶体管的源极和漏极处的电压可转变到更高电压，从而使g/d信号440减小。跨偏置晶体管的栅极和漏极以及栅极和源极的电压(且因此，跨偏置晶体管的g/d电容和g/s电容)的负变化可使大量电荷从这些电容释放到局部参考信号425。因此，局部参考信号425的电压可被上推。同时，跨输入晶体管的栅极和源极的电压(且因此，跨输入晶体管的g/s电容)的正变化可使一定量的电荷从局部参考电压425汲入g/s电容中。因此，局部参考信号425的电压可被下拉。从电容释放以及汲入电容中的电荷可表现为局部参考信号425上的反冲噪声。
85.在一些实例中，首先，释放到局部参考信号425的电荷量超过从局部参考信号425汲取的电荷量，且局部参考信号425的电压上升。但随后，释放到局部参考信号425的电荷量被从局部参考信号425汲取的电荷量超过，且局部参考信号425的电压下降。在一些实例中，局部参考信号425的单独上升和下降可能不超过1毫伏(mv)。如先前论述，如果调换启用电路和偏置电路的位置，则反冲噪声可导致局部参考信号在一个方向上超过8mv的变化。一旦电容被充电，局部参考信号425的电压就可通过滤波器组件(例如，图3的滤波器340)充电到全局参考信号的电压。在一些实例中，在局部参考信号425与偏置晶体管的栅极之间的路径中包含平衡电阻器(例如，图3的平衡电阻器385)会减小局部参考信号425上升和/或下降的量(如在参考信号图402中由虚线描绘)。
86.由调节器输出的输出信号430可在局部参考信号425的上升和下降期间展现瞬态行为。在一些实例中，输出信号430的电压的上升可能不超过25mv。另外，由于局部参考信号425的瞬态行为，全局参考信号的电压变化可能小于.3mv。
87.在加载时段415期间，存储器装置中的一或多个组件可从调节器汲取电力。在加载时段415期间，输出信号430的电压可能减小，然而，所述减小可能主要归因于加载且在很大程度上与局部参考信号425所经历的反冲噪声无关。一旦加载时段结束，输出信号430的电压就可返回到初始电压。
88.图5展示根据本文所公开的实例的支持对反冲噪声的补偿的控制器505的框图500。控制器505可以是参考图1到4所描述的存储器阵列的各方面的实例。控制器505可包含电力组件510、命令组件515、激活组件520、感测组件525和参考组件530。这些模块中的每一者可直接或间接地彼此通信(例如，通过一或多个总线)。
89.电力组件510可向包含存储器阵列和调节器的存储器装置供电，所述调节器具有
用于接收参考信号的第一晶体管、用于对调节器进行偏置的第二晶体管和用于启用调节器的操作的第三晶体管，其中基于存储器装置被供电以及第三晶体管被解除激活，与第一晶体管和第三晶体管耦合的第一节点的电压具有第一电平，且与第二晶体管和第三晶体管耦合的第二节点的电压具有第二电平。
90.命令组件515可基于存储器装置被供电而接收命令以激活与调节器耦合的存储器阵列的区段。
91.激活组件520可基于命令来激活第二晶体管，其中，基于激活第二晶体管，第一节点的电压和第二节点的电压具有处于第一电平与第二电平之间的第三电平，且调节器为存储器阵列区段中的一或多个感测组件生成电力信号。
92.感测组件525可基于第二晶体管被激活来感测由与一或多个感测组件耦合的存储器单元所存储的逻辑状态。
93.参考组件530可基于存储器装置被供电而将参考信号施加到调节器的输入。在一些实例中，参考组件530可基于存储器装置被供电而将参考信号施加到与调节器耦合的低通滤波器，其中低通滤波器将参考信号的经滤波版本输出到调节器的输入。
94.在一些实例中，基于第一节点的电压从第一电平转变到第三电平，第一电荷量穿过第一晶体管的栅极。在一些情况下，基于第二节点的电压从第二电平转变到第三电平，第二电荷量在与第一电荷量相反的方向穿过第二晶体管的栅极。
95.图6展示说明根据本文所公开的实例的支持对反冲噪声的补偿的一或多个方法600的流程图。方法600的操作可由本文描述的存储器装置或其组件来实施。举例来说，方法600的操作可由参考图5所描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器阵列的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
96.在605处，存储器装置可向包含存储器阵列和调节器的存储器装置供电，所述调节器具有用于接收参考信号的第一晶体管、用于对调节器进行偏置的第二晶体管和用于启用调节器的操作的第三晶体管，其中基于存储器装置被供电以及第三晶体管被解除激活，与第一晶体管和第三晶体管耦合的第一节点的电压具有第一电平，且与第二晶体管和第三晶体管耦合的第二节点的电压具有第二电平。可根据本文所描述的方法来执行605的操作。在一些实例中，605的操作的各方面可由参考图5所描述的电力组件执行。
97.在610处，存储器装置可基于存储器装置被供电而接收命令以激活与调节器耦合的存储器阵列的区段。可根据本文所描述的方法来执行610的操作。在一些实例中，610的操作的各方面可由参考图5所描述的命令组件执行。
98.在615处，存储器装置可基于命令来激活第二晶体管，其中，基于激活第二晶体管，第一节点的电压和第二节点的电压具有处于第一电平与第二电平之间的第三电平，且调节器为存储器阵列区段中的一或多个感测组件生成电力信号。可根据本文所描述的方法来执行615的操作。在一些实例中，615的操作的各方面可由参考图5所描述的激活组件执行。
99.在一些实例中，如本文所描述的设备可执行例如方法600等一或多个方法。在一些实例中，所述设备可包含：存储器装置，其包含具有一组区段的存储器阵列、调节器，所述调节器与所述组区段中的区段中所包含的一或多个感测组件耦合且包含用于接收参考信号的第一晶体管、用于对调节器进行偏置的第二晶体管、用于启用调节器的操作的第三晶体
管、与第一晶体管和第三晶体管耦合的第一节点以及与第二晶体管和第三晶体管耦合的第二节点；控制器，其与所述存储器装置耦合。
100.所述设备可包含特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)以用于：为存储器装置供电，其中第一节点的电压转变成第一电平且第二节点的电压转变成第二电平；接收命令以激活存储器阵列中与调节器耦合的区段；以及基于所述命令激活调节器的第二晶体管，其中第一节点的电压和第二节点的电压转变成处于第一电平与第二电平之间的第三电平，且调节器基于激活第二晶体管而生成用于一或多个感测组件的电力信号。
101.本文所描述的方法600和设备的一些实例可进一步包含操作、特征、构件或指令以用于：基于第二晶体管被激活而感测由可与所述一或多个感测组件耦合的存储器单元所存储的逻辑状态。
102.本文所描述的方法600和设备的一些实例可进一步包含操作、特征、构件或指令以用于：基于存储器装置被供电而将参考信号施加于调节器的输入。
103.本文所描述的方法600和设备的一些实例可进一步包含操作、特征、构件或指令以用于：基于存储器装置被供电而将参考信号施加于可与调节器耦合的低通滤波器，其中所述低通滤波器将参考信号的经滤波版本输出到调节器的输入。
104.在本文所描述的方法600和设备的一些实例中，第一电荷量基于第一节点的电压从第一电平转变为第三电平而穿过第一晶体管的栅极，且第二电荷量基于第二节点的电压从第二电平转变到第三电平而在与第一电荷量相反的方向上穿过第二晶体管的栅极。
105.应注意，本文所描述的方法是可能的实施方案，且操作和步骤可重新布置或者被修改，且其它实施方案是可能的。此外，可组合来自两个或更多个方法的部分。
106.图7展示说明根据本文所公开的实例的支持对反冲噪声的补偿的一或多个方法700的流程图。方法700的操作可由本文中所描述的装置阵列或其组件来实施。举例来说，方法700的操作可由参考图5所描述的存储器阵列执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件来执行所描述的功能的各方面。
107.在705处，存储器装置可为调节器供电，从而使第一节点的电压具有第一电平且第二节点的电压具有第二电平。可根据本文所描述的方法来执行705的操作。在一些实例中，705的操作的各方面可由参考图5所描述的电力组件执行。
108.在710处，存储器装置可至少部分地基于调节器被供电而激活启用电路，从而使第一节点的电压和第二节点的电压具有处于第一电平与第二电平之间的第三电平。710的操作可根据本文所描述的方法来执行。在一些实例中，710的操作的各方面可由参考图5所描述的激活组件执行。
109.描述了一种设备。所述设备可包含：存储器阵列，其包含一或多个组件；以及调节器，其与所述存储器阵列耦合且经配置以基于参考信号来生成用于所述存储器阵列的信号，所述调节器包含经配置以在输入节点处接收参考信号的输入电路、与输入节点耦合且经配置以基于参考信号对调节器进行偏置的偏置电路以及通过第一节点与输入电路耦合且通过第二节点与偏置电路耦合的启用电路，所述启用电路经配置以启用调节器的操作，且经配置以减小输入节点处基于启用调节器操作的噪声。
110.设备的一些实例可包含与调节器耦合且经配置以生成全局参考信号的信号生成器，以及与调节器的输入节点和信号生成器耦合且经配置以滤除全局参考信号中的瞬变以获得参考信号的低通滤波器。
111.在一些实例中，低通滤波器包含基于与输入电路和偏置电路耦合的启用电路的电容器和电阻器。
112.在一些实例中，电容器可具有7pf、8pf、9pf、10pf、11pf或在7pf与11pf之间的电容，且电阻器可具有在1ω与15kω之间的电阻。
113.在一些实例中，输入电路包含具有与调节器的输入节点耦合的栅极的第一晶体管，偏置电路包含具有与调节器的输入节点耦合的栅极的第二晶体管，且启用电路包含第三晶体管，所述第三晶体管具有可与调节器的启用节点耦合的栅极、可与第三晶体管的漏极耦合的源极以及可与第一晶体管的源极和第二晶体管的源极耦合的漏极。
114.在一些实例中，第三晶体管在第一晶体管与第二晶体管之间的位置可经配置以在可解除激活第三晶体管且可在输入节点处接收到参考信号时将第一节点偏置到第一电压且将第二节点偏置到第二电压。
115.在一些实例中，启用电路可进一步经配置以接收激活第三晶体管的启用信号以及将第一节点和第二节点偏置到可在第一电压与第二电压之间的第三电压。
116.在一些实例中，启用电路可进一步经配置以接收启用信号，所述启用信号使第一电荷量穿过第一晶体管的栅极且使第二电荷量在与第一电荷量相反的方向穿过第二晶体管的栅极。
117.在一些实例中，调节器可进一步包含与输入节点和第二晶体管的栅极耦合的电阻器，其中所述电阻器的电阻可经配置以使第三电荷量而非第二电荷量穿过第二晶体管的栅极，第一电荷量与第三电荷量之间的差与因调节器被启用而引起的噪声量相关联，所述噪声量可低于阈值。
118.在一些实例中，第二晶体管包含可经配置以使第三电荷量而非第二电荷量穿过第二晶体管的栅极的尺寸，第一电荷量与第三电荷量之间的差与因调节器被启用而引起的噪声量相关联，所述噪声量可低于阈值。
119.在一些实例中，输入电路可包含：第一晶体管，其具有与调节器的输入节点耦合的栅极，以及源极；和第二晶体管，其具有与调节器的输出节点耦合的栅极，以及与第一晶体管的源极耦合的源极。
120.在一些实例中，偏置电路可包含：第三晶体管，其具有与调节器的输入节点耦合的栅极，以及源极；和电阻器，其可耦合于第三晶体管的源极与电压源之间，其中电阻器的电阻可经配置以基于参考信号的电压来对调节器进行偏置。
121.在一些实例中，启用电路可包含第四晶体管，所述第四晶体管具有可与调节器的启用节点耦合的栅极、可与第三晶体管的漏极耦合的源极以及可与第一晶体管的源极和第二晶体管的源极耦合的漏极。
122.描述了一种设备。所述设备可包含存储器阵列，所述存储器阵列包含一组存储器区段和与所述组存储器区段耦合的一组调节器，其中所述组调节器中的调节器包含：第一晶体管，其与输入节点耦合且经配置以接收参考信号；第二晶体管，其与输入节点耦合且经配置以基于参考信号来对调节器进行偏置；以及第三晶体管，其通过第一节点与第一晶体
管耦合且通过第二节点与第二晶体管耦合，所述第三晶体管经配置以基于在第三晶体管的栅极处接收到启用信号而启用调节器的操作。
123.在一些实例中，所述组存储器区段中的存储器区段包含与一或多个存储器单元耦合的一或多个感测组件，且所述组调节器中的调节器可与所述存储器区段耦合且经配置以生成用于所述一或多个感测组件的电力信号。
124.所述设备的一些实例可包含：信号生成器，其经配置以生成用于所述组调节器的全局参考信号；以及一组低通滤波器，其与所述组调节器和信号生成器耦合，其中所述组低通滤波器可经配置以接收全局参考信号。
125.在一些实例中，所述组低通滤波器可进一步经配置以生成用于所述组调节器的一组局部参考信号，所述组低通滤波器中的每一低通滤波器经配置以生成用于所述组调节器中的相应调节器的局部参考信号。
126.在一些实例中，所述组低通滤波器可进一步经配置以保护全局参考信号免受一组局部参考信号中的瞬变影响以及保护所述组局部参考信号免受全局参考信号中的瞬变影响。
127.描述了一种设备。所述设备可包含：存储器阵列，其包含一或多个感测组件；以及调节器，其与所述存储器阵列耦合且经配置以基于与所述一或多个感测组件相关联的参考信号来生成用于所述一或多个感测组件的电力信号，所述调节器包含经配置以接收参考信号和调节器的输出的差分输入电路、经配置以在操作状态下对所述调节器进行偏置的偏置电路、与所述差分输入电路和偏置电路耦合且经配置以基于用于所述调节器的启用信号而将所述差分输入电路与偏置电路耦合的启用电路，其中所述调节器的第一节点与所述差分输入电路和启用电路耦合，且所述调节器的第二节点与所述偏置电路和启用电路耦合；控制器，其与所述调节器耦合且经配置以使所述设备为调节器供电而使第一节点的电压具有第一电平且第二节点的电压具有第二电平，以及基于调节器被供电而激活启用电路，从而使第一节点的电压和第二节点的电压具有处于第一电平与第二电平之间的第三电平。
128.在一些实例中，所述差分输入电路可包含用于基于调节器被供电而将参考信号施加到调节器的第一输入节点的操作、特征、构件或指令。
129.在一些实例中，所述差分输入电路可包含操作、特征、构件或指令以用于：具有栅极和源极的第一晶体管，所述第一晶体管的栅极经配置以接收参考信号；以及具有栅极和源极的第二晶体管，所述第二晶体管的栅极经配置以接收由调节器输出的信号，且所述第二晶体管的源极与所述第一晶体管的源极和所述调节器的第一节点耦合，其中所述调节器可经配置以使施加在所述第二晶体管的栅极处的输出信号的电压与施加在所述第一晶体管的栅极处的参考信号的电压匹配。
130.在一些实例中，所述偏置电路可包含：第三晶体管，其具有可经配置以接收参考信号的栅极；以及电阻器，其与第三晶体管的源极和电压轨耦合，其中基于启用电路被激活，第一电荷量穿过第一晶体管的栅极且第二电荷量在与第一电荷量相反的方向穿过第三晶体管的栅极。
131.在一些实例中，所述偏置电路可进一步包含第二电阻器，所述第二电阻器定位在第一晶体管的栅极与第三晶体管的栅极之间且经配置以减小所述第二电荷量。
132.在一些实例中，第二晶体管的宽度和长度可经配置以使得第一电荷量与第二电荷
量之间的差可与因调节器被启用而引起的噪声量相关联，所述噪声量可低于阈值。
133.所述设备的一些实例可包含低通滤波器，所述低通滤波器可与调节器耦合且包含可与差分输入电路和电压轨耦合的电容器，所述低通滤波器经配置以滤除参考信号中的瞬变。
134.所述设备的一些实例可包含电压源以及具有漏极和源极的晶体管，所述晶体管的漏极与差分输入电路耦合，且所述源极与可与所述电压源耦合的电压轨耦合，其中为了使所述设备为调节器供电，控制器可经配置以使所述设备激活电压源。
135.可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应了解，所述信号可表示信号总线，其中总线可具有多种位宽度。
136.术语“电子连通”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件等中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
137.术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
138.术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则它们彼此隔离。举例来说，由定位在两个组件之间的开关分隔开的所述组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现阻止信号使用先前准许信号流动的导电路径在组件之间流动的改变。
139.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可以是绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sos)，或在另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂手段来进行掺杂。
140.本文所论述的切换组件或晶体管可表示场效应晶体管(fet)，且包括包含源极、漏极和栅极的三端子装置。端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可导电，且可包括经重掺杂半导体区，例如简并半导体区。源极与漏极可由轻掺杂半导体区或沟道分离。如果沟道是n型(即，多数载流子为电子)，则fet可称为n型fet。如果沟道是p型(即，多数载流子为空穴)，则fet可称作p型fet。沟道可由绝缘栅极氧化物封端。可通过将
电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使得沟道变为导电的。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
141.本文中结合附图阐述的描述内容描述了实例配置，且并不表示可实施的或在权利要求书的范围内的所有实例。本文所用的术语“示范性”意指“充当实例、例子或说明”，且不比其它实例“优选”或“有利”。具体实施方式包含提供对所描述的技术的理解的特定细节。然而，可在没有这些特定细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置，以免混淆所描述实例的概念。
142.在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后跟着短划线和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，则描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
143.可使用多种不同技术和技艺中的任一者来表示本文所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。
144.结合本文中的公开内容所描述的各种说明性块和模块可通过经设计以执行本文中所描述的功能的通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，dsp与微处理器的组合、多个微处理器、一或多个微处理器结合dsp核心，或任何其它此类配置)。
145.本文中所描述的功能可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，则可将功能作为一或多个指令或代码存储在计算机可读媒体上或通过计算机可读媒体传输。其它实例及实施方案在本公开和所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各种位置处，包含经分布以使得功能的各部分在不同物理位置处实施。另外，如本文(包含在权利要求书中)所使用，如在项列表(例如，以例如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所使用，短语“基于”不应理解为参考封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。
146.计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两种，所述通信媒体包含促进将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于承载或存储呈指令或数据结构形式的所期望程序
代码构件且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。另外，将任何连接适当地称为计算机可读媒体。举例来说，如果使用同轴线缆、光纤线缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴线缆、光纤线缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘使用激光以光学方式再现数据。以上各项的组合也包含在计算机可读媒体的范围内。
147.提供本文中的描述以使得所属领域的技术人员能够制造或使用本公开。对本公开的各种修改对于所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。