存储器装置的制作方法

存储器装置
1.本技术基于并要求于2020年8月27日在韩国知识产权局提交的第10-2020-0108539号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
2.发明构思涉及存储器装置，更具体地，涉及用于执行温度补偿的存储器装置及其操作方法。


背景技术：

3.近来，根据信息通信装置的多功能化，存储器装置的更大容量和/或更高集成可以是有利的。存储器装置可包括连接到存储器单元的线(例如，88条位线)的页缓冲器以将数据存储在存储器单元中或者从存储器单元输出数据，页缓冲器可包括半导体装置(例如，晶体管)。页缓冲器的操作特性可根据存储器装置的温度改变而变化，这可能导致在写入数据和/或读取数据的处理期间发生操作错误或数据的可靠性的劣化。


技术实现要素：

4.发明构思提供了能够通过对温度改变施加补偿以驱动页缓冲器来减少操作错误并提高数据读取速度的存储器装置及其操作方法。
5.根据发明构思的一方面，提供了一种存储器装置，所述存储器装置包括：存储器单元阵列，包括多个存储器单元；页缓冲器电路，通过多条位线连接到存储器单元阵列，包括连接到所述多条位线中的每条位线的页缓冲器，并被配置为在用于数据读取的预充电时段期间对所述多条位线执行预充电操作；和控制逻辑，被配置为根据检测到的温度来不同地控制页缓冲器电路的预充电操作，其中，预充电时段包括第一时段和第二时段，在第一时段中，所述多条位线被过驱动，在第二时段中，所述多条位线以比第一时段的电压低的电压被驱动，并且在检测到的温度是第一温度的情况下的第一时段被设置为比在检测到的温度是高于第一温度的第二温度的情况下的第一时段短。
6.根据发明构思的另一方面，提供了一种存储器装置，所述存储器装置包括：存储器单元阵列，包括多个存储器单元；页缓冲器电路，通过多条位线连接到存储器单元阵列，包括分别连接到所述多条位线的页缓冲器，并被配置为在用于数据读取的预充电时段期间对所述多条位线执行预充电操作；并且其中，每个页缓冲器包括截止晶体管，截止晶体管被配置为控制感测节点与每条位线之间的电连接，其中，位线截止信号被提供给截止晶体管的栅极，其中，预充电时段包括执行过驱动的初始的第一时段和此后的第二时段，并且其中，当所述存储器装置的温度较低时与第一时段和第二时段之间的位线截止信号的电压变化对应的第一偏移比当温度较高时与第一时段和第二时段之间的位线截止信号的电压变化对应的第二偏移小。
7.根据发明构思的另一方面，提供了一种存储器装置，所述存储器装置包括：存储器单元区域，包括多个存储器单元和第一金属垫；和外围电路区域，包括第二金属垫，并且通
过第一金属垫和第二金属垫垂直连接到存储器单元区域，其中，外围电路区域包括：页缓冲器电路，通过多条位线连接到存储器单元，包括连接到所述多条位线中的每条位线的页缓冲器，并被配置为在用于数据读取的预充电时段期间对所述多条位线执行预充电操作；和控制逻辑，被配置为根据温度不同地控制页缓冲器电路的预充电操作，并且其中，预充电时段包括执行过驱动的初始的第一时段和此后的第二时段，并且当所述存储器装置的温度是较低温度时与第一时段和第二时段之间的位线截止信号的电压变化对应的第一偏移比当温度是较高温度时与第一时段和第二时段之间的位线截止信号的电压变化对应的第二偏移小。
附图说明
8.从下面的结合附图的详细描述，将更清楚地理解发明构思的示例实施例，其中：
9.图1是示出根据发明构思的示例实施例的存储器装置的框图；
10.图2是示意性地示出根据发明构思的示例实施例的图1的存储器装置的结构的示图；
11.图3是示出根据发明构思的示例实施例的图1的存储器单元阵列的示图；
12.图4是示出根据发明构思的示例实施例的图3的存储器块的透视图；
13.图5是示出根据发明构思的示例实施例的页缓冲器的示例实施方式的电路图；
14.图6a和图6b是分别示出根据温度的单元电流的改变和感测参考电流的改变的曲线图；
15.图7是示出普通的截止晶体管的特性的曲线图；
16.图8是示出根据发明构思的示例实施例的预充电时段中的位线控制的示例的曲线图；
17.图9a和图9b是示出对不应用发明构思的示例实施例时的读取性能与应用发明构思的示例实施例时的读取性能进行比较的示例的示图；
18.图10是示出根据发明构思的示例实施例的存储器装置的操作方法的流程图；
19.图11是示出根据发明构思的示例实施例的用于驱动页缓冲器的存储器装置的实施方式示例的框图；
20.图12是示出在预充电时段中调整第一时段和第二时段的示例的波形图；
21.图13是示出根据发明构思的示例实施例的页缓冲器的特定的实施方式示例的电路图；
22.图14是示出提供给图13中示出的页缓冲器的各种控制信号的波形的示例的示图；
23.图15是示出根据发明构思的示例实施例的存储器装置和存储器装置的操作的示例的示图；
24.图16和图17是示出根据发明构思的示例实施例的存储器装置和存储器装置的操作的示例的示图；
25.图18是示出将根据发明构思的示例实施例的存储器装置应用于ssd系统的示例的框图；以及
26.图19是示出根据发明构思的示例实施例的存储器装置的剖视图。
具体实施方式
27.在下文中，将参照附图详细描述发明构思的示例实施例。
28.图1是示出根据发明构思的示例实施例的存储器装置10的框图。
29.参照图1，存储器装置10可包括存储器单元阵列100和/或外围电路200，外围电路200可包括页缓冲器块(或页缓冲器电路)210、控制逻辑220、电压生成器230和/或行解码器240。尽管在图1中未示出，但是外围电路200还可包括数据输入/输出电路或输入/输出接口。此外，外围电路200还可包括列逻辑、预解码器、温度传感器、命令解码器和/或地址解码器等。
30.存储器单元阵列100可通过位线bl连接到页缓冲器电路210，并且可通过字线wl、串选择线ssl和地选择线gsl连接到行解码器240。存储器单元阵列100可包括多个存储器单元，例如，存储器单元可以是闪存单元。在下文中，将详细描述发明构思的多个存储器单元是nand闪存单元的示例实施例作为示例。然而，发明构思不限于此，在一些示例实施例中，多个存储器单元可以是电阻式存储器单元(诸如，电阻式ram(reram)、相变ram(pram)、铁电ram(fram)或磁ram(mram))。
31.在示例实施例中，存储器单元阵列100可包括3d存储器单元阵列，3d存储器单元阵列可包括多个nand串，每个nand串可包括分别连接到垂直堆叠在基底上的字线的存储器单元，这将参照图3和图4详细描述。第7,679,133号、第8,553,466号、第8,654,587号和第8,559,235号美国专利公开以及第2011/0233648号美国专利申请公开公开了3d存储器阵列的示例架构，3d存储器阵列包括多个层级并在层级之间共享字线和/或位线，这些美国公开通过引用包含于此。然而，发明构思不限于此，在一些示例实施例中，存储器单元阵列100可包括二维(2d)存储器单元阵列，2d存储器单元阵列可包括在行方向和列方向上布置的多个nand串。
32.控制逻辑220可基于命令cmd、地址addr和控制信号ctrl输出各种控制信号(例如，电压控制信号ctrl_vol、行地址x-addr和列地址y-addr)，以将数据写入或编程到存储器单元阵列100、从存储器单元阵列100读取数据以及擦除存储在存储器单元阵列100中的数据。因此，控制逻辑220可通常控制存储器装置10内的各种操作。
33.电压生成器230可基于电压控制信号ctrl_vol生成用于对存储器单元阵列100执行编程操作、读取操作和擦除操作的各种类型的电压。例如，电压生成器230可生成字线电压(vwl)(例如，编程电压、读取电压、通过电压、擦除验证电压或编程验证电压)。此外，电压生成器230还可基于电压控制信号ctrl_vol生成串选择线电压和地选择线电压。此外，根据发明构思的示例实施例，电压生成器230可生成用于驱动或控制页缓冲器电路210的一个或多个电压。
34.行解码器240可响应于行地址x-addr而选择多个存储器块中的一个，选择所选择的存储器块的字线wl中的一条，并且选择多条串选择线ssl中的一条。页缓冲器电路210可响应于列地址y-addr而选择位线bl中的一些。例如，页缓冲器电路210可根据操作模式而作为写入驱动器或感测放大器进行操作。
35.页缓冲器电路210可包括连接到多条位线bl的多个页缓冲器pb。每个页缓冲器pb可连接到多条位线bl之中的对应位线bl。页缓冲器电路210可临时存储从存储器单元阵列100读取的数据或者可临时存储将被写入在存储器单元阵列100中的数据。例如，每个页缓
冲器pb可包括一个或多个锁存器。锁存器可临时存储数据。
36.作为实施方式示例，每个页缓冲器pb可包括与临时存储数据的操作有关的一个或多个晶体管和一个或多个锁存器。例如，每个页缓冲器pb可基于一个或多个晶体管的切换操作对位线bl执行预充电操作，并且可在感测节点(未示出)和位线bl彼此电连接时通过感测节点感测数据。此外，基于晶体管的切换操作，存储在一个锁存器中的数据可被移动到另一锁存器，将被写入的数据可通过位线bl被提供给存储器单元阵列100，或者读取数据可通过位线bl被提供给存储器装置10的外部或外面。
37.作为实施方式示例，每个页缓冲器pb可包括用于控制预充电操作的一个或多个晶体管，晶体管的特性可根据采用存储器装置10的系统或存储器装置10的温度而改变。作为示例，每个页缓冲器pb可包括将位线bl电连接到感测节点的截止晶体管，截止晶体管可由施加到栅极的位线截止信号blshf控制。流过截止晶体管的电流的电平可根据采用存储器装置10的系统或存储器装置10的温度的改变而变化。例如，截止晶体管可在饱和区域中进行操作，在一些示例实施例中，随着温度降低，流过截止晶体管的电流的电平可增大。在包括在存储器单元阵列100中的基于电荷捕获闪存(ctf)的垂直结构nand(vnand)单元中，单元电流可随着温度降低而减小。
38.为了减少预充电操作所需的时间，可施加相对于位线bl的过驱动。作为示例，预充电时段可包括第一时段和第二时段，其中，在第一时段中以较高电平施加位线截止信号blshf以执行过驱动，在第二时段中以较低电平施加并保持位线截止信号blshf以将位线bl偏置到目标电平。此时，为了补偿单元电流在较低温度下减小的特性，在第一时段中执行过驱动时，可将较低温度下的位线截止信号blshf的电平设置为高于较高温度下的位线截止信号blshf的电平。
39.根据发明构思的示例实施例，存储器装置10可包括用于感测温度的温度传感器(未示出)，控制逻辑220可生成用于控制外围电路200的至少一个组件的内部控制信号(未示出)，使得根据发明构思的示例实施例的数据读取操作可基于温度信息temp来执行。作为示例，温度补偿控制器221可包括用于根据温度或以上描述的第一时段和第二时段的不同地设置的时间来不同地控制页缓冲器电路210中的各种电路的控制信息，控制逻辑220可基于温度补偿控制器221的控制信息来控制位线bl上的预充电操作和/或数据感测操作。
40.根据实施方式示例，位线截止信号blshf的电平可在预充电操作的第一时段和第二时段中被设置，位线截止信号blshf的电平差(或blshf电平vblshf偏移)可根据温度改变在第一时段和第二时段中被不同地设置。作为示例，随着温度降低，可将vblshf偏移设置得较小。例如，当温度较低时，可将第一时段中的位线截止信号blshf的电平与第二时段中的位线截止信号blshf的电平之间的差设置得较小，使得位线bl被过度预充电的程度可在第一时段中减小。当温度较高时，过驱动对位线bl的影响较小，因此，随着温度升高，与较低温度相比，vblshf偏移可被设置得较大。
41.另外，可根据温度在预充电时段内不同地设置第一时段的时间。例如，温度越低，预充电时段内的第一时段越短，而温度越高，预充电时段内的第一时段越长。可选地，根据示例实施例，第二时段可被设置为响应于温度改变而具有相同的时间，在一些示例实施例中，预充电时段的总时间可随着温度降低而减少。可选地，根据各种示例实施例，数据感测时段的时间可根据温度改变而被不同地设置，作为示例，温度越低，越长的数据感测时间的
时间可被设置。因此，当温度较高和较低时，数据读取的整个时段可具有相同或基本相同或相似的时间。
42.根据如上所述的发明构思的示例实施例，与位线截止信号blshf的电平以及第一时段和第二时段的时间有关的温度补偿被区别地应用于第一时段和第二时段中的每个，因此，页缓冲器电路210响应于温度改变而被更好地或最佳地驱动，因此，错误率可保持较低。例如，如上所述，截止晶体管的电流电平可随着温度降低而增大。在一些示例实施例中，可能存在以下问题：当位线bl在第一时段中被过度预充电时，位线bl被偏置到目标电平的第二时段增大。根据发明构思的示例实施例，可通过根据温度不同地调整vblshf偏移或者不同地调整第一时段的时间来改善以上问题。也就是说，通过在第一时段中考虑包括在页缓冲器pb中的晶体管(例如，截止晶体管)的特性执行温度补偿，位线bl被偏置到目标电平的第二时段可被减小或被防止不必要地增大，因此，读取数据所需的总时间可被减少，从而提高读取性能。
43.图1中示出的示例实施例中的存储器装置10可被称为存储装置。例如，存储装置是在主机装置(诸如，计算机、智能电话或智能平板)的控制下存储数据的装置。存储装置可以是将数据存储在半导体存储器(特别是非易失性存储器装置(诸如，固态驱动器(ssd)或存储卡))中的装置。尽管图1中未示出，但是存储装置还可包括控制存储器装置10的控制器，控制器可根据来自主机装置的请求控制对存储器装置10的数据存储和读取操作。作为示例，控制器可将以上描述的命令cmd、地址addr和控制信号ctrl提供给存储器装置10。
44.图2是示意性地示出根据发明构思的示例实施例的图1的存储器装置10的结构的示图。在图2中，外围上单元(cell over periphery，cop)结构被示例为存储器装置10的实施方式示例，但是发明构思的示例实施例不限于此，并且存储器装置10可通过各种结构实施。
45.参照图2，存储器装置10可包括第一半导体层l1和第二半导体层l2，第一半导体层l1可相对于第二半导体层l2在垂直方向vd上堆叠。例如，第二半导体层l2可在垂直方向vd上设置在第一半导体层l1的下部之上，因此，第二半导体层l2可靠近基底设置。
46.在示例实施例中，图1的存储器单元阵列100可形成在第一半导体层l1上，图1的外围电路200可形成在第二半导体层l2上。因此，存储器装置10可具有存储器单元阵列100设置在外围电路200上的结构(即，cop结构)。cop结构可有效地减小水平方向上的面积并且提高存储器装置10的集成。
47.在示例实施例中，第二半导体层l2可包括基底，晶体管和用于对晶体管进行布线的金属图案(例如，图9的第一下部金属层lm0和第三下部金属层lm2)形成在基底上，因此，外围电路200可形成在第二半导体层l2上。在外围电路200形成在第二半导体层l2上之后，包括存储器单元阵列100的第一半导体层l1可被形成，并且形成在第二半导体层l2中的外围电路200和用于将存储器单元阵列100的字线wl电连接到位线bl的金属图案可被形成。例如，位线bl可在第一水平方向hd1上延伸，字线wl可在第二水平方向hd2上延伸。
48.图3是示出根据发明构思的示例实施例的图1的存储器单元阵列100的示图。
49.参照图3，存储器单元阵列100可包括多个存储器块blk0至blki，i可以是正整数。多个存储器块blk0至blki中的每个可具有3d结构(或垂直结构)。例如，多个存储器块blk0至blki中的每个可包括在垂直方向vd上延长的多个nand串。在一些示例实施例中，多个
nand串可在第一水平方向hd1和第二水平方向hd2上间隔开特定距离。多个存储器块blk0至blki可由行解码器(图1中的240)选择。例如，行解码器240可从多个存储器块blk0至blki之中选择与块地址对应的存储器块。
50.图4是示出根据发明构思的示例实施例的图3的存储器块blka的立体图。
51.参照图4，存储器块blka在垂直于基底sub的方向上形成。基底sub包括共源极线csl，共源极线csl具有第一导电类型(例如，p型)，在基底sub上在第二水平方向hd2上延长，并且掺杂有第二导电类型(例如，n型)的杂质。在两条相邻的共源极线csl之间的基底sub的区域上，在垂直方向vd上顺序地设置有在第二水平方向hd2上延长的多个绝缘层il。多个绝缘层il在垂直方向vd上间隔开特定距离。例如，多个绝缘层il可包括绝缘材料(诸如，氧化硅)。
52.在两条相邻的共源极线csl之间的基底sub的区域上，设置有在第一水平方向hd1上顺序布置并在垂直方向vd上穿透多个绝缘层il的多个柱(pillar)p。例如，多个柱p可穿过多个绝缘层il以与基底sub接触。例如，每个柱p的表面层s可包括具有第一类型的硅材料，并且可用作沟道区域。每个柱p的内层i可包括绝缘材料(诸如，氧化硅)或气隙。
53.在两条相邻的共源极线csl之间的区域中，沿着绝缘层il、柱p和基底sub的暴露表面设置电荷存储层cs。电荷存储层cs可包括栅极绝缘层(或被称为“隧穿绝缘层”)、电荷捕获层和阻挡绝缘层。例如，电荷存储层cs可具有氧化物-氮化物-氧化物(ono)结构。另外，在两条相邻的共源极线csl之间的区域中，在电荷存储层cs的暴露表面上，设置有栅电极ge(诸如，选择线gsl和ssl以及字线wl0至wl7)。
54.漏极或漏极接触件dr分别设置在多个柱p上。例如，漏极或漏极接触件dr可包括掺杂有具有第二导电类型的杂质的硅材料。在漏极dr上设置在第一水平方向hd1上延长并且在第二水平方向hd2上间隔开特定距离的位线bl1至bl3。在示例实施例中，地选择晶体管gst可连接到地选择线gsl，串选择晶体管sst可连接到串选择线ssl。
55.图5是示出根据发明构思的示例实施例的页缓冲器pb的示例实施方式的电路图。
56.参照图5，页缓冲器pb可包括高速缓存锁存单元clu和数据锁存单元dlu。高速缓存锁存单元clu可包括高速缓存锁存器cl。例如，高速缓存锁存器cl可存储将被写入到存储器单元的数据。此外，高速缓存锁存器cl可存储从数据锁存器dl发送的数据data。高速缓存锁存器cl可连接到高速缓存锁存器节点soc。高速缓存锁存器cl可通过高速缓存锁存器节点soc发送和接收数据data。在图5中，在高速缓存锁存单元clu中示出一个高速缓存锁存器cl，但是高速缓存锁存单元clu可包括两个或更多个高速缓存锁存器cl。高速缓存锁存器节点soc可通过传输晶体管(pass transistor)t_p连接到感测节点so。
57.传输晶体管t_p可根据传输信号so_pass导通或截止。当传输晶体管t_p导通时，可在高速缓存锁存器cl与数据锁存器dl之间传送数据data。例如，数据锁存器dl可连接到感测节点so，并且可存储从高速缓存锁存器cl发送的数据data。另外，数据锁存器dl可存储从存储器单元读取的数据data并且将数据data发送到高速缓存锁存器cl。在图5中，在数据锁存单元dlu中示出一个数据锁存器dl，但是数据锁存单元dlu可包括两个或更多个数据锁存器dl。
58.感测节点so可在存储器装置10的读取操作、写入操作或擦除操作期间被预充电。例如，感测节点so可通过设置晶体管(setup transistor)t_stp根据内部电源电压ivc被预
充电。设置晶体管t_stp可根据位线设置信号blsetup导通或截止。设置晶体管t_stp可以是p型晶体管。然而，设置晶体管t_stp的类型不限于此。例如，感测节点so可通过截止晶体管t_shf连接到位线bl。截止晶体管t_shf可根据位线截止信号blshf导通或截止。截止晶体管t_shf可以是n型晶体管。然而，截止晶体管t_shf的类型不限于此。
59.根据以上描述的示例实施例，页缓冲器pb可响应于温度改变而被不同地控制，作为操作的示例，截止晶体管t_shf可在预充电操作的第一时段和第二时段中被不同地控制。例如，位线截止信号blshf的偏移(vblshf偏移)可根据温度改变而被不同地控制，温度越低，与越高的温度相比，blshf偏移可被设置得越低。另外，第一时段和第二时段中的至少一个可根据温度被不同地调整，作为示例，温度越低，执行过驱动的第一时段可被设置得越短。
60.图6a和图6b是分别示出根据温度的单元电流id的改变和感测参考电流icell的改变的曲线图。
61.参照图5和图6a，在基于ctf的垂直结构nand(vnand)单元中，单元电流id随着温度降低而减小。存储器单元可具有如图6a中所示的电压vg-单元电流id特性，如虚线所示，根据邻近单元的编程状态，单元电流id的变化(倾斜)可增大或可相对平缓。也就是说，当基于特定感测参考电流icell确定数据时，单元电流id的电平可根据邻近单元的编程状态而变化，引起阈值电压的散布宽度(dispersion width)的增大。
62.如图6a中所示，当在较高温度下读取单元时，在相对于特定感测参考电流icell确定数据时，散布宽度较小。如虚线所示，当在较低温度下读取单元而不增大位线截止信号vblshf的电平时，单元电流id的电平根据邻近单元的编程状态而大幅变化，引起阈值电压的散布宽度的相对增大，这降低了数据感测的准确度。因此，为了改善由于单元电流id根据温度的改变而引起的散布宽度的增大，随着温度降低而增大位线截止信号vblshf的电平可以是有利的。图6a示出在截止信号vblshf的电平增大时阈值电压的散布宽度减小的示例。
63.图6b示出这样的示例：在该示例中，当位线截止信号blshf的电平在较低温度下增大时，感测参考电流icell通过增加数据感测时段的时间tsodev而减小的示例。如上所述，由于邻近单元的阈值电压分布，编程单元具有单元电流id的不同特性。如图6b中所示，当在较低温度下读取数据时，与较高温度相比，在相对于较小的感测参考电流icell确定数据时，阈值电压的散布宽度可减小。当将特定电容值和电压vg施加到单元时，就单元的特性而言，单元电流id可随时间减小，因此，用于确定数据的感测参考电流icell的电平可通过增大数据感测时段的时间tsodev而被减小。也就是说，为了改善由于温度改变而由散布宽度的增大引起的问题，随着温度降低而增大数据感测时段的时间tsodev并且改变和设置感测参考电流icell可能是有利的。
64.图7是示出普通的截止晶体管的特性的曲线图，图8是示出根据发明构思的示例实施例的预充电时段中的位线控制的示例的曲线图。
65.图7示出在ct条件和ht条件下相同的栅极电压vg被施加时的漏极电压(vd)与漏极电流(id)之间的关系。参照图5至图7，与单元不同，截止晶体管t_shf可具有电流电平随着温度降低而增大的特性。位线bl被预充电的时段可包括第一时段和第二时段，在第一时段和第二时段中，截止晶体管t_shf可被不同地控制，在与初始时段对应的第一时段中，位线bl以与目标电平相比更高的偏置被过驱动特定时间，因此预充电时段的总时间可被减少。
在一些示例实施例中，截止晶体管t_shf在电流id-电压vg曲线上的饱和区域中进行操作，并且在这个时段中，单元电流id的电平随着温度降低而增大。
66.根据以上特性，当通过在较高温度和较低温度下相等地设置vblshf偏移来对位线bl进行预充电时(或者当blshf电压电平在较低温度下在第一时段中大幅升高时)，由于位线bl被过度预充电，因此散布向右偏移，这由于散布宽度的增大而导致特性劣化。在发明构思的示例实施例中，温度补偿可在执行过驱动的第一时段中基于页缓冲器中的晶体管的特性而被执行，而不管位线bl的目标电平，因此，减少或防止由于散布偏移引起的劣化的方法被实现。
67.参照图5至图8，在图8中，示出了在预充电时段以及第一时段和第二时段的时间中的位线截止信号blshf的电平。另外，图8示出位线截止信号blshf在较低温度和较高温度下的电平的变化的示例。
68.在下面的示例实施例中，可不同地设置用于对较高温度和较低温度进行分类的标准。作为示例，发明构思中描述的各种参数值(例如，电压电平、时间间隔等)可根据温度改变而类似地变化，参数值可根据温度改变而相应地改变。可选地，根据各种示例实施例，与温度有关的特定参考值被设置，当检测到的温度大于参考值时，可将检测到的温度确定为较高的温度，当检测到的温度小于参考值时，可将检测到的温度确定为较低的温度，参数值可与参考值相比而变化。作为示例，假设存储器装置的正常温度范围是-40℃至105℃，则存储器单元的特性(或读取操作的特性)在-40℃与105℃之间变化较大的任意温度和任意温度范围可被设置为参考值，较高温度和较低温度可根据参考值而被确定。
69.可选地，当两个或更多个参考值被设置时，温度可在至少三个范围内被确定，因此，在发明构思的示例实施例中，与电压电平和/或时间段有关的调整操作可在多个步骤中被调整。另外，可根据各种其它标准确定存储器装置是在较低温度下还是在较高温度下进行操作，并且发明构思的示例实施例不限于与温度确定有关的特定方法。
70.在较低温度ct的情况下，在预充电时段的第一时段tpre_1中，位线截止信号blshf可增大到第一电平vl_1，然后保持第一电平vl_1。此后，当位线截止信号blshf进入预充电时段的第二时段tpre_2时，位线截止信号blshf的电平可减小到第二电平vl_2，并且第二电平vl_2可在第二时段tpre_2期间保持。在较低温度ct的情况下，vblshf偏移vl_1-vl_2，δv1可具有第一值。
71.在较高温度ht的情况下，位线截止信号blshf可在预充电时段的第一时段tpre_1中增大到第三电平vh_1，然后保持第三电平vh_1。在示例实施例中，第一电平vl_1可高于第三电平vh_1。此后，随着位线截止信号blshf进入预充电时段的第二时段tpre_2，位线截止信号blshf的电平减小到第四电平vh_2，并且第四电平vh_2可在第二时段tpre_2期间保持。在较高温度ht的情况下，vblshf偏移vh_1-vh_2，δv2可具有第二值，并且第二值可大于第一值。
72.如图8中所示，当存储器装置处于较低温度ct时，第一时段tpre_1可比当存储器装置处于较高温度ht时的第一时段tpre_1短。另外，根据示例实施例，在存储器装置处于较低温度ct时的第二时段tpre_2与在存储器装置处于较高温度ht时的第二时段tpre_2可相同或基本相同或相似。因此，预充电时段的总时间在存储器装置处于较低温度ct时可比在存储器装置处于较高温度ht时短。另外，如上所述，数据感测时段tsodev在较低温度ct的情况
下可被设置为比在较高温度ht的情况下长。在示例实施例中，在较低温度ct的情况下，数据感测时段tsodev可被设置为较长，因此，读取数据所需的总时间可与较低温度ct和较高温度ht的情况相同或基本相同或相似。
73.根据如上所述的发明构思的示例实施例，位线bl在较低温度ct下被过度预充电的程度可被减小，因此，在较低温度ct下的第二时段tpre_2的时间可被减少或被防止过度增加。另外，在示例实施例中，在较低温度ct和较高温度ht的情况下，第二时段tpre_2的时间可被设置为相同。因为在较低温度ct下增大第二时段tpre_2的必要性可被减小，所以即使在较高温度ht下，第二时段tpre_2可也被减少或被防止不必要地增大。
74.在图8中，示出一起应用vblshf偏移和第一时段tpre_1的时间的示例，但是发明构思的示例实施例不限于此。例如，在示例实施例中，存储器装置可被实现，使得仅vblshf偏移可根据温度改变被调整，或者仅第一时段tpre_1的时间可根据温度改变被调整。
75.图9a和图9b是示出对不应用发明构思的示例实施例时的读取性能与应用发明构思的示例实施例时的读取性能进行比较的示例的示图。
76.在图9a中，vblshf偏移在较高温度ht的情况下和在较低温度ct的情况下被示出，并且与不应用发明构思的示例实施例的情况(由虚线所示)相比，位线截止信号blshf的电平在较低温度ct的第一时段tpre_1中减小，因此，在较低温度ct下的vblshf偏移δv1可被设置为比在较高温度ht下的vblshf偏移δv2小。
77.另外，图9b示出在较高温度ht的情况下和在较低温度ct的情况下的第一时段tpre_1、第二时段tpre_2和数据感测时段tsodev。如虚线所示，当不应用发明构思的示例实施例时，较低温度ct下的第一时段tpre_1和较高温度ht下的第一时段tpre_1可具有相同的时间。根据发明构思的示例实施例，在较低温度ct下的第一时段tpre_1可被设置为比在较高温度ht下的第一时段tpre_1短。另外，与不应用发明构思的示例实施例的情况相比，根据发明构思的示例实施例，在较低温度ct和较高温度ht两者的情况下，第二时段tpre_2可被设置为更短。另外，在示例性实施例中，数据感测时段tsodev可被设置为在较低温度ct下比在较高温度ht下长。
78.图10是示出根据发明构思的示例实施例的存储器装置的操作方法的流程图。
79.参照图10，存储器装置可响应于从主机(或存储器控制器)接收的读取请求来执行数据读取操作(s11)，并且根据以上描述的示例实施例，预充电时段可包括初始位线被过驱动的第一时段和此后的第二时段。
80.存储器装置可根据先前设置的状态执行数据读取操作，并且可根据内部温度传感器或在外部提供的温度信息来确定温度是否已经上升或下降(s12)。在示例实施例中，来自外部控制器的温度信息和读取命令一起可被接收。作为确定的结果，当确定温度已经下降时，施加到页缓冲器中的晶体管(例如，截止晶体管)的栅极的位线截止信号blshf的电平可在预充电时段的第一时段中增大到第一电平lev 1并保持第一电平lev 1(s13)。否则，当确定温度已经上升时，位线截止信号blshf的电平可在预充电时段的第一时段中增大到第二电平lev 2并保持第二电平lev 2(s16)。当先前设置的第一时段中的位线截止信号blshf的电平被定义为参考电平lev 0时，第一电平lev 1可大于参考电平lev 0，第二电平lev 2可小于参考电平lev 0。
81.可根据温度改变不同地设置第一时段的时间，并且当温度已经下降时，可确定第
一时段的经过时间是否等于或大于设置的第一时间t1(s14)。当经过时间小于第一时间t1时，可保持第一时段，而当第一时段的经过时间等于或大于设置的第一时间t1时，可通过应用第一偏移δv1来降低位线截止信号blshf的电平(s15)。例如，当先前设置的第一时段的时间被定义为参考时间t0时，第一时间t1可短于参考时间t0。另外，当先前设置的vblshf偏移被定义为参考偏移δv0时，第一偏移δv1可小于参考偏移δv0。
82.当温度已经上升时，可确定第一时段的经过时间是否等于或大于设置的第二时间t2(s17)。第二时间t2可被设置为长于参考时间t0，并且当经过时间小于第二时间t2时，可保持第一时段，而当第一时段的经过时间等于或大于设置的第二时间t2时，可通过应用第二偏移δv2来降低位线截止信号blshf的电平(s18)。另外，第二偏移δv2可大于参考偏移δv0。
83.如上所述，位线截止信号blshf的电平可被降低，存储器装置可进入预充电时段的第二时段(s19)。根据示例实施例，无论温度改变如何，都可将第二时段的时间设置为相同，因此，可确定第二时段的经过时间是否等于或大于设置的第三时间t3(s20)。当经过时间小于第三时间t3时，可保持第二时段，而当第二时段的经过时间等于或大于设置的第三时间t3时，预充电操作结束并且数据感测时段被进入(s21)，数据可通过感测连接到位线的节点(例如，感测节点)的电平而被感测(s22)。
84.在以上示例实施例中，示出了无论温度改变如何都将第二时段的时间设置为相同的示例，但是发明构思的示例实施例不限于此，并且温度越低，第一时段的时间越短，因此，当温度较低时，第二时段被设置为比在较高温度下稍长。
85.图11是示出根据发明构思的示例实施例的存储器装置300的实施方式示例的框图。图11中示出的各种控制信息和设置信息仅是实施方式的示例，并且存储器装置30可在实现以上描述的示例实施例中根据各种其它方法进行操作。
86.参照图11，存储器装置300可包括连接到多条位线bl0至bl[n-1]的页缓冲器310、调度器320、时钟发生器osc 330、温度传感器340和/或电压生成器350。根据示例实施例，简要示出用于从页缓冲器310接收位线选择信号blslt和位线截止信号blshf的晶体管。此外，调度器320可执行调度用于数据读取的各种操作的功能，作为示例，调度器320可以是包括在以上描述的示例实施例中的控制逻辑中的组件。此外，电压生成器350可生成位线截止信号blshf，尽管未在图11中指定，但是位线选择信号blslt也可由电压生成器350生成。
[0087]
温度传感器340可根据检测温度的结果生成温度信息ztc和ntc，温度信息ztc可不管温度如何而具有恒定电平，温度信息ntc可以是其电平根据温度线性变化的信号。调度器320可将指示第一时段tpre1和数据感测时段tsodev的信息提供给时钟发生器osc 330，时钟发生器osc 330可在第一时段tpre1中改变时钟信号clk的时段，并且还可在数据感测时段tsodev中改变时钟信号clk的时段。例如，时钟发生器osc 330可基于温度信息ztc和ntc以及时段信息info_t(tpre1)和info_t(tsodev)来改变时钟信号clk的时段。作为实施方式示例，时段信息info_t(tpre1)和info_t(tsodev)可包括指示根据温度改变的时段的调整量的系数信息。
[0088]
调度器320可设置第一时段tpre1和第二时段tpre2，作为示例，调度器320可基于设置信息set_t(tpre1)和set_t(tpre2)以及时钟信号clk来设置第一时段tpre1和第二时段tpre2。例如，设置信息set_t(tpre1)和set_t(tpre2)可分别包括第一时段tpre1和第二
时段tpre2中的计数信息，并且可将通过将时钟信号clk计数特定次数而获得的时段设置为第一时段tpre1和第二时段tpre2。如上所述，时钟信号clk的周期可根据温度改变在第一时段tpre1中变化，第一时段tpre1的时间可根据时钟信号clk的周期根据温度改变而变化。尽管图11中未示出，但是调度器320还可接收与数据感测时段tsodev有关的设置信息，并且可基于时钟信号clk和设置信息来设置数据感测时段的时间。
[0089]
电压生成器350可基于各种控制信息生成位线截止信号blshf，并且可根据温度和时段来改变位线截止信号blshf的电平。作为示例，电压设置信息set_v(tpre1)和set_v(tpre2)可分别包括用于在第一时段tpre1和第二时段tpre2中设置位线截止信号blshf的电平的信息，电压调整信息info_v(tpre1)和info_v(tpre2)可分别包括指示电压电平根据温度改变在第一时段tpre1和第二时段tpre2中将变化多少的系数信息。电压生成器350可相对于基于电压设置信息set_v(tpre1)和set_v(tpre2)生成的位线截止信号blshf，基于温度信息ztc和ntc以及电压调整信息info_v(tpre1)和info_v(tpre2)根据以上描述的示例实施例调整每个时段中的电压电平。
[0090]
图12是示出在预充电时段中调整第一时段tpre1和第二时段的示例的波形图。
[0091]
参照图12，示出了在较高温度ht和较低温度ct下不同地设置时钟信号clk的时段的示例，并且示出了在较低温度ct下将时钟信号clk的时段设置得较短的示例。调度器320可根据特定计数值设置第一时段tpre1，并且因为时钟信号clk的时段在较低温度ct下较短所以第一时段tpre1在较低温度ct下较短的示例被示出。在示例实施例中，当对时钟信号clk进行n次计数所需的时间被设置为第一时段tpre1的时间时，在较低温度ct下的第一时段tpre1可被设置为比在较高温度ht下的第一时段tpre1短(n是大于或等于1的整数)。另外，根据电压生成器350的操作，可生成位线截止信号blshf，使得在较低温度ct下的vblshf偏移δv1小于在较高温度ht下的vblshf偏移δv2。
[0092]
图13是示出根据发明构思的示例实施例的页缓冲器pb的特定的实施方式示例的电路图，图14是示出提供给图13中示出的页缓冲器pb的各种控制信号的波形的示例的示图。
[0093]
在图13中，示出了页缓冲器pb的数据锁存单元。作为示例，页缓冲器pb可包括连接到位线bl并由位线选择信号blslt驱动的位线选择晶体管t_slt。位线选择晶体管t_slt可被实施为高电压晶体管。
[0094]
页缓冲器pb还可包括一个或多个锁存器，一个或多个锁存器是连接到感测节点so的感测锁存器sl(s-latch)、强制锁存器(force latch)fl(f-latch)、上位锁存器ml(m-latch)和/或下位锁存器ll(l-latch)，并且还可包括设置在感测节点so与锁存器之间以响应于各种控制信号sognd、mon_f、mon_m和mon_l进行操作的晶体管。另外，页缓冲器pb还可包括能够基于位线箝位控制信号blclamp来控制对位线bl或感测节点so的预充电操作的预充电电路pc，并且还可包括由位线设置信号blsetup驱动的设置晶体管t_stp。锁存器可存储各种类型的信息。作为示例，感测锁存器sl可在读取或编程验证操作期间存储在存储器单元中的数据或存储器单元的阈值电压的感测结果。另外，强制锁存器fl可用于提高编程操作期间的阈值电压散布。另外，上位锁存器ml、下位锁存器ll和高速缓存锁存器(未示出)可用于存储在编程操作期间外面输入或从外部输入的数据。
[0095]
页缓冲器pb还可包括一个或多个其它晶体管。作为示例，页缓冲器pb还可包括串
联连接在位线选择晶体管t_slt与感测节点so之间的位线截止晶体管t_shf和位线连接控制晶体管t_blk。此外，页缓冲器pb还可包括由负载信号load驱动的预充电晶体管pm。此外，在示例实施例中，页缓冲器pb还可包括响应于路径控制信号so_pass而控制到高速缓存锁存单元的高速缓存锁存节点soc的连接的晶体管。
[0096]
如下将参照图14描述图13中示出的页缓冲器pb的操作的示例。
[0097]
通过应用发明构思的示例实施例，可根据温度改变来调整用于控制设置在页缓冲器pb中的一个或多个晶体管的信号的电平。例如，如图13中所示，位线截止信号blshf在第一时段tpre1和第二时段tpre2中具有特定偏移，并且可具有变化的电平。温度越低，可将位线截止信号blshf的偏移设置得越小。
[0098]
在预充电时段tpre1和tpre2以及数据感测时段tsodev中，位线设置信号blsetup和位线连接控制信号clblk可具有图14中示出的波形，设置晶体管t_stp可在紧接在数据感测时段tsodev开始之前的一些时段内导通，位线连接控制晶体管t_blk可导通。此外，当设置晶体管t_stp再次截止时，数据感测时段tsodev可开始。
[0099]
在图14中示出的示例中，除了以上描述的位线截止信号blshf之外，根据发明构思的示例实施例的温度补偿也可被应用于作为至少一个其它信号的位线钳位控制信号blclamp和位线连接控制信号clblk。例如，如图14中所示，信号的电平可具有vblshf≤vblclamp≤vclblk的关系，当应用温度补偿时，位线钳位控制信号blclamp和位线连接控制信号clblk可根据温度具有不同的电平。另外，补偿量可根据温度改变被不同地调整，作为示例，第一时段tpre1和第二时段tpre2的偏移和时间可根据温度改变针对位线箝位控制信号blclamp和位线连接控制信号clblk中的每个被不同地调整。
[0100]
在预充电操作中，位线箝位控制信号blclamp的电平可保持恒定。可选地，如图14中所示，位线箝位控制信号blclamp的电平也可在第一时段tpre1和第二时段tpre2中具有特定的偏移，当应用发明构思的示例实施例时，温度越低，可将位线箝位控制信号blclamp的偏移设置得越小。在示例实施例中，在预充电时段中，位线箝位控制信号blclamp可具有比位线截止信号blshf的电平高的电平。
[0101]
图15是示出根据发明构思的示例实施例的存储器装置420和存储器装置420的操作的示例的示图。图15示出在存储器装置420的外面或外部执行温度检测的示例。
[0102]
参照图15，存储器系统400可包括存储器控制器410和存储器装置420，存储器装置420可以是在以上描述的示例实施例中描述的存储器装置。存储器控制器410可包括温度传感器411和/或温度码生成器412，存储器装置420可包括存储器单元阵列421、页缓冲器电路422和/或控制逻辑423。另外，控制逻辑423可包括温度补偿控制器423_1，命令cmd、地址addr和数据data可在存储器控制器410与存储器装置420之间被发送和接收。另外，存储器控制器410可将作为命令cmd的示例的读取命令rd提供给存储器装置420，存储器装置420可根据以上描述的示例实施例基于预充电操作和数据感测操作来读取数据data。
[0103]
存储器控制器410中的温度传感器411可检测温度，并且将温度转换成数字码以将温度码信息code_t提供给存储器装置420。根据示例实施例，当温度变化超过特定标准时，温度码生成器412可生成并提供温度码信息code_t，并且在这方面可包括参考信息ref_t。例如，当与先前提供的温度码信息code_t对应的温度与当前检测到的温度的差大于或等于参考信息ref_t时，温度码信息code_t可被提供给存储器装置420。控制逻辑423可基于在温
度补偿控制器423_1中设置的各种类型的信息和温度码信息code_t来生成内部控制信号ctrl_i，并且将内部控制信号ctrl_i提供给页缓冲器电路422。
[0104]
根据示例实施例，因为预充电操作和数据感测操作在数据读取处理中被执行，所以当提供读取命令rd时，存储器控制器410还可将温度码信息code_t提供给存储器装置420。
[0105]
根据如上所述的示例实施例，温度传感器和与温度传感器对应的偏置可变电路可从存储器装置420去除，因此，减小存储器装置420的外围电路的面积的效果可被预期。
[0106]
图16和图17是示出根据发明构思的示例实施例的存储器装置500和存储器装置500的操作的示例的示图。在图16和图17中，描述了根据数据读取模式的温度补偿的示例。
[0107]
存储器装置500可包括存储器单元阵列510、页缓冲器电路520和/或控制逻辑530，控制逻辑530可包括温度补偿控制器531。根据实施方式示例，存储器单元阵列510可包括与16kb的页大小对应的存储器单元，并且根据读取模式在各种模式(诸如，16kb读取模式、8kb读取模式和4kb读取模式)下执行。当存储器装置500载4kb读取模式下操作时，四个邻近位线bl之一可被选择并且数据可被读取。控制逻辑530可根据选择的读取模式读取数据，并且可将用于以上描述的示例实施例中描述的读取操作的内部控制信号ctrl_i提供给页缓冲器电路520。
[0108]
在4kb读取模式或8kb读取模式的情况下，一个或多个邻近位线bl处于接地状态，而在16kb读取模式下，邻近位线bl同时被预充电，因此位线bl结合的量根据邻近位线bl的偏置电平而变化，预充电所需的时间可变化。因此，位线截止信号blshf的电平可基于读取模式在第一时段和第二时段中被不同地控制，并且根据发明构思的示例实施例，对位线截止信号blshf的温度补偿可被应用于每个读取模式。另外，根据发明构思的示例实施例，控制操作可被执行，使得温度补偿针对每个读取模式被不同地应用。作为示例，16kb读取模式和4kb读取模式下的温度补偿以及8kb读取模式下的温度补偿可被不同地应用。
[0109]
图17示出图16中示出的存储装置500的操作的示例。在图17中，为了便于描述，仅示出4kb读取模式和16kb读取模式，并且应用于8kb读取模式的补偿量可具有4kb读取模式下的补偿量与16kb读取模式下的补偿量之间的值。
[0110]
参照图17，在4kb读取模式下，由于处于接地状态的邻近位线bl而导致的电容值增大，过驱动量可被设置为比在其它读取模式下大。因此，在相同温度的情况下(例如，假设温度是较高温度ht)，在第一时段中的4kb读取模式的情况下，位线截止信号vblshf的电平显著增大，而在16kb读取模式的情况下，位线截止信号vblshf的电平可较少增大。另外，当温度相同时，第二时段中的位线截止信号vblshf的电平可在4kb读取模式下和16kb读取模式下减小到相同值。因此，4kb读取模式下的vblshf偏移可被设置为大于16kb读取模式下的vblshf偏移。另外，在示例实施例中，示出4kb读取模式下的第一时段被设置为短于16kb读取模式下的第一时段的示例，但是发明构思的示例实施例不需要限于此，并且第一时段可被设置为相对于读取模式具有相同的时间。
[0111]
根据发明构思的示例实施例，可针对各种读取模式应用温度补偿。作为示例，在16kb读取模式的情况下，随着温度降低，与较高温度相比，第一时段中的位线截止信号vblshf的电平显著增大，第二时段中的位线截止信号vblshf的电平可根据特定的vblshf偏移而减小。在一些示例实施例中，在较低温度的情况下的vblshf偏移可小于在较高温度的
情况下的vblshf偏移，在较低温度的情况下的第一时段可被设置为短于在较高温度的情况下的第一时段。
[0112]
此外，在4kb读取模式的情况下，与以上类似，在较低温度的情况下的vblshf偏移可被设置为小于在较高温度的情况下的vblshf偏移，在较低温度的情况下的第一时段可被设置为短于在较高温度的情况下的第一时段。
[0113]
由于发明构思的示例实施例可被应用于4kb读取模式、8kb读取模式和16kb读取模式的每个，因此温度补偿可被执行，使得：在每个模式下，较低温度下的vblshf偏移小于较高温度下的vblshf偏移。另外，在任意温度下具有较小尺寸的读取模式下的vblshf偏移可被设置为大于具有较大尺寸的读取模式下的vblshf偏移。作为示例，如图17中所示，在相同温度下，4kb读取模式下的vblshf偏移可被设置为大于16kb读取模式下的vblshf偏移。
[0114]
16kb读取模式下的位线偏置电平可根据选择的字线偏置与连接到位线bl的单元的阈值电压之间的大小关系而变化。根据示例实施例，可根据选择的字线偏置来不同地设置第一时段tpre1的时间和对vblshf偏移的温度补偿量。
[0115]
图18是示出将根据发明构思的示例实施例的存储器装置应用于ssd系统600的示例的框图。
[0116]
参照图18，ssd系统600可包括主机610和/或ssd 620。ssd 620通过信号连接器与主机610交换信号(sig)，并且通过电源连接器接收电力(pwr)。ssd 620可包括ssd控制器621、辅助电源622和/或存储器装置(mem)623_1至623_n。存储器装置623_1至623_n可以是垂直堆叠的nand闪存装置。在示例实施例中，存储器装置623_1至623_n可分别通过通道ch1至chn连接到ssd控制器621。在一些示例实施例中，可使用以上参照图1至图17描述的示例实施例来实现ssd 620。也就是说，在ssd 620中设置的存储器装置623_1至623_n中的每个可设置预充电时段中的第一时段和第二时段，并且对各种因素(诸如，vblshf偏移)应用温度补偿。
[0117]
图19是示出根据发明构思的示例实施例的存储器装置900的剖视图。
[0118]
参照图19，存储器装置900可具有芯片对芯片(chip to chip，c2c)结构。c2c结构可表示在第一晶片(或晶圆)上制造包括单元区域cell的上部芯片，在不同于第一晶片的第二晶片上制造包括外围电路区域peri的下部芯片，然后通过接合(bonding)方法将上部芯片和下部芯片彼此连接。例如，接合方法可表示将形成在上部芯片的最下金属层上的接合金属与形成在下部芯片的最上金属层上的接合金属电连接的方法。例如，当接合金属包括铜(cu)时，接合方法可以是cu-cu接合方法，接合金属还可包括铝或钨。图1至图18中示出的示例实施例可被实施在存储器装置900中。例如，以上参照图1至图18描述的页缓冲器电路可设置在外围电路区域peri中。
[0119]
存储装置900的外围电路区域peri和单元区域cell中的每个可包括外部垫(pad)接合区域pa、字线接合区域wlba和位线接合区域blba。外围电路区域peri可包括第一基底710、层间绝缘层715、形成在第一基底710上的多个电路元件720a、720b和720c、分别连接到多个电路元件720a、720b和720c的第一金属层730a、730b和730c、以及分别形成在第一金属层730a、730b和730c之上的第二金属层740a、740b和740c。在示例实施例中，第一金属层730a、730b和730c可包括具有较高电阻的钨，第二金属层740a、740b和740c可包括具有较低电阻的铜。
[0120]
在本说明书中，尽管示出并描述了第一金属层730a、730b和730c以及第二金属层740a、740b和740c，但是它们不限于此，并且可在第二金属层740a、740b和740c之上进一步形成一个或多个金属层。形成在第二金属层740a、740b和740c之上的一个或多个金属层中的至少一些可包括具有比形成第二金属层740a、740b和740c的铜的电阻更低的电阻的铝等。
[0121]
层间绝缘层715可设置在第一基底710上并且覆盖多个电路元件720a、720b和720c、第一金属层730a、730b和730c以及第二金属层740a、740b和740c。层间绝缘层715可包括绝缘材料(诸如，氧化硅、氮化硅等)。
[0122]
下部接合金属771b和772b可形成在字线接合区域wlba的第二金属层740b之上。在字线接合区域wlba中，外围电路区域peri的下部接合金属771b和772b可通过接合方法被电连接到单元区域cell的上部接合金属871b和872b，下部接合金属771b和772b以及上部接合金属871b和872b可包括铝、铜或钨。单元区域cell中的上部接合金属871b和872b可被称为第一金属垫，外围电路区域peri中的下部接合金属771b和772b可被称为第二金属垫。
[0123]
单元区域cell可包括至少一个存储器块。单元区域cell可包括第二基底810和共源极线820。在第二基底810上，多条字线831至838(例如，830)可在垂直于第二基底810的上表面的方向(z轴方向)上堆叠。串选择线和地选择线可分别布置在多条字线830的上部和下部上，多条字线830可设置在串选择线与地选择线之间。
[0124]
在位线接合区域blba中，沟道结构ch可在垂直于第二基底810的上表面的方向上延伸，并且穿过多条字线830、串选择线和地选择线。沟道结构ch可包括数据存储层、沟道层和/或掩埋绝缘层等，沟道层可电连接到第一金属层850c和第二金属层860c。例如，第一金属层850c可以是位线接触件，第二金属层860c可以是位线。在示例实施例中，位线可在平行于第二基底810的上表面的第一水平方向hd1上延伸。
[0125]
在图19中示出的示例实施例中，设置有沟道结构ch和/或位线等的区域可被定义为位线接合区域blba。在位线接合区域blba中，位线可电连接到在外围电路区域peri中提供页缓冲器893的电路元件720c。例如，在外围电路区域peri中，位线可连接到上部接合金属871c和872c，上部接合金属871c和872c可连接到下部接合金属771c和772c，下部接合金属771c和772c连接到页缓冲器893的电路元件720c。在发明构思的示例实施例中，提供页缓冲器893的电路元件720c可包括与预充电操作和数据感测有关的至少一个晶体管，至少一个晶体管可包括截止晶体管，提供给截止晶体管的位线截止信号blshf可具有根据以上描述的示例性实施例的vblshf偏移。此外，基于包括在页缓冲器893中的电路元件720c的控制，可通过上部接合金属871c和872c和/或下部接合金属771c和772c对位线执行预充电操作，并且在较低温度的情况下，与第一时段中的位线截止信号blshf的电平和第二时段中的位线截止信号blshf的电平之间的差对应的vblshf偏移可被设置为比在较高温度的情况下小，使得位线在以上描述的第一时段中被过度预充电的程度可被减小。
[0126]
在字线接合区域wlba中，字线830可在平行于第二基底810的上表面的第二水平方向hd2上延伸，并且可连接到多个单元接触插塞841至847(840)。字线830和单元接触插塞840可在由在第二水平方向hd2上以不同长度延伸的字线830中的至少一些提供的垫中彼此连接。第一金属层850b和第二金属层860b可顺序地连接到与字线830连接的单元接触插塞840的上部。单元接触插塞840可通过单元区域cell的上部接合金属871b和872b以及字线接
合区域wlba中的外围电路区域peri的下部接合金属771b和772b连接到电路区域peri。
[0127]
单元接触插塞840可电连接到在外围电路区域peri中提供行解码器894的电路元件720b。在示例实施例中，提供行解码器894的电路元件720b的操作电压可不同于提供页缓冲器893的电路元件720c的操作电压。例如，提供页缓冲器893的电路元件720c的操作电压可大于提供行解码器894的电路元件720b的操作电压。
[0128]
共源极线接触插塞880可设置在外部垫接合区域pa中。共源极线接触插塞880可包括导电材料(诸如，金属、金属化合物、多晶硅等)，并且可电连接到共源极线820。第一金属层850a和第二金属层860a可顺序堆叠在共源极线接触插塞880的上部上。例如，设置有共源极线接触插塞880、第一金属层850a和第二金属层860a的区域可被定义为外部垫接合区域pa。
[0129]
输入-输出垫705和805可设置在外部垫接合区域pa中。参照图19，覆盖第一基底710的下表面的下部绝缘膜701可形成在第一基底710的下部上，第一输入-输出垫705可形成在下部绝缘膜701上。第一输入-输出垫705可通过第一输入-输出接触插塞703连接到设置在外围电路区域peri中的多个电路元件720a、720b和720c中的至少一个，并且可通过下部绝缘膜701与第一基底710分离。另外，侧绝缘膜可设置在第一输入-输出接触插塞703与第一基底710之间，以将第一输入-输出接触插塞703和第一基底710电分离。
[0130]
参照图19，覆盖第二基底810的上表面的上部绝缘膜801可形成在第二基底810上，第二输入-输出垫805可设置在上绝缘层801上。第二输入-输出垫805可通过第二输入-输出接触插塞803连接到设置在外围电路区域peri中的多个电路元件720a、720b和720c中的至少一个。
[0131]
根据示例实施例，第二基底810和共源极线820可不设置在设置有第二输入-输出接触插塞803的区域中。此外，第二输入-输出垫805可在第三方向(z轴方向)上不与字线830重叠。参照图19，第二输入-输出接触插塞803可在平行于第二基底810的上表面的方向上与第二基底810分离，并且可穿过单元区域cell的层间绝缘层815以连接到第二输入-输出垫805。
[0132]
根据示例实施例，可选择性地形成第一输入-输出垫705和第二输入-输出垫805。例如，存储器装置900可仅包括设置在第一基底710上的第一输入-输出垫705或设置在第二基底810上的第二输入-输出垫805。可选地，存储器装置900可包括第一输入-输出垫705和第二输入-输出垫805两者。
[0133]
在分别包括在单元区域cell和外围电路区域peri中的外部垫接合区域pa和位线接合区域blba中的每个中，最上金属层中的金属图案可作为虚设图案被提供，或者最上金属层可不存在。
[0134]
在外部垫接合区域pa中，存储器装置900可在外围电路区域peri的最上金属层中包括下部金属图案773a，下部金属图案773a与形成在单元区域cell的最上金属层中的上部金属图案872a对应，并且与单元区域cell的上部金属图案872a具有相同的形状。在外围电路区域peri中，形成在外围电路区域peri的最上金属层中的下部金属图案773a可不连接到接触件。类似地，在外部垫接合区域pa中，可在单元区域cell的最上金属层中形成上部金属图案，上部金属图案与形成在外围电路区域peri的最上金属层中的下部金属图案对应，并且与外围电路区域peri的下部金属图案具有相同的形状。
[0135]
下部接合金属771b和772b可形成在字线接合区域wlba中的第二金属层740b之上。在字线接合区域wlba中，外围电路区域peri的下部接合金属771b和772b可通过接合方法电连接到单元区域cell的上部接合金属871b和872b。
[0136]
此外，位线接合区域blba(与形成在外围电路区域peri的最上金属层中的下金属图案752对应并且与外围电路区域peri的下金属图案752具有相同的形状的上金属图案892)可形成在单元区域cell的最上金属层中。可不在形成于单元区域cell的最上金属层中的上部金属图案892上形成接触件。
[0137]
以上公开的元件中的一个或多个元件可包括一个或多个处理电路系统(诸如，包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合、或它们的组合)或者在一个或多个处理电路系统中实现。例如，处理电路系统更具体地可包括但不限于中央处理器(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
[0138]
虽然已经参照发明构思的示例实施例具体地示出并描述了发明构思，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。