存储装置及其操作方法与流程

1.本公开涉及电子装置，更具体地，涉及一种存储装置和包括该存储装置的存储系统以及操作该存储装置和包括该存储装置的存储系统的方法。


背景技术：

2.存储装置是在主机装置的控制下存储数据的装置。存储装置可包括存储数据的存储器装置以及控制存储器装置的存储控制器。存储器装置可被分类为易失性存储器装置和非易失性存储器装置。
3.易失性存储器装置仅在从电源接收电力时才可存储数据。当电源被切断时，存储在易失性存储器装置中的数据可能丢失。易失性存储器装置可包括静态随机存取存储器(sram)、动态随机存取存储器(dram)等。
4.非易失性存储器装置可以是即使电源的电力被切断也不丢失数据的装置。非易失性存储器装置可包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存等。


技术实现要素：

5.根据本公开的实施方式的存储装置可包括：存储器装置，其包括多个存储块，所述存储块包括分别连接到垂直层叠的多条字线的多个存储器单元；以及存储控制器，其被配置为控制存储器装置响应于从主机提供的写请求而确定与写请求对应的多个写数据的属性，基于查找表来设定用于将所述多个写数据当中的具有写数据的相同属性的写数据存储在相同存储块中的编程操作的编程电压，并且根据所设定的编程电压来执行编程操作，其中，所述查找表包括写数据的属性和关于根据所述多条字线的位置的编程电压的编程信息。
6.根据本公开的另一实施方式的操作存储装置的方法可包括以下步骤：响应于从主机提供的写请求，确定与写请求对应的写数据的属性；基于多个查找表来确定与写数据的属性对应的编程电压，所述查找表包括写数据的属性以及关于根据垂直层叠的多条字线的位置的编程电压的编程信息；以及根据编程电压来执行将写数据存储在包括分别连接到所述多条字线的多个存储器单元的存储块中的编程操作。
附图说明
7.图1是示出根据本公开的实施方式的存储系统的图。
8.图2是示出根据本公开的实施方式的存储器装置的图。
9.图3是示出图2所示的多个存储块中的任一个的结构的图。
10.图4是示出三维结构的存储块的实施方式的图。
11.图5是示出三维结构的存储块的另一实施方式的图。
12.图6是概念上示出根据本公开的实施方式的编程操作的图。
13.图7是示出根据本公开的实施方式的写数据的结构的图。
14.图8是示出根据字线的位置的编程电压的改变的图。
15.图9是示出根据本公开的实施方式的编程信息发生器的图。
16.图10是示出图9所示的csc(电流感测电路)比较器的实施方式的图。
17.图11是示出为多个字线组中的每一个生成的多个查找表的图。
18.图12是示出根据写数据的属性对包括在存储块中的多个字线组执行编程操作的顺序的图。
19.图13是示出根据写数据的属性存储的多个存储块的图。
20.图14是示出根据本公开的实施方式的存储装置的操作方法的流程图。
21.图15是示出根据本公开的实施方式的存储控制器的图。
22.图16是示出应用了根据本公开的实施方式的存储装置的存储卡系统的图。
23.图17是示出应用了根据本公开的实施方式的存储装置的固态驱动器(ssd)系统的图。
24.图18是示出应用了根据本公开的实施方式的存储装置的用户系统的图。
具体实施方式
25.仅示出根据本说明书或申请中所公开的构思的实施方式的具体结构或功能描述，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可按照各种形式实现，这些描述不限于本说明书或申请中所描述的实施方式。
26.本公开的实施方式提供了一种通过执行较少的合并操作或垃圾收集而具有改进的性能的存储装置以及操作该存储装置的方法。
27.根据本技术，提供了一种通过执行较少的合并操作或垃圾收集而具有改进的性能的存储装置以及操作该存储装置的方法。
28.图1是示出根据本公开的实施方式的存储系统的图。
29.参照图1，存储系统可被实现为个人计算机(pc)、数据中心、企业数据存储系统、包括直接附接存储(das)的数据处理系统、包括存储区域网络(san)的数据处理系统以及包括网络附接存储(nas)的数据处理系统等。
30.存储系统可包括存储装置1000和主机400。
31.存储装置1000可以是根据主机400(例如，蜂窝电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板pc或车载信息娱乐系统)的请求存储数据的装置。
32.根据作为与主机400的通信方法的主机接口，存储装置1000可被制造成各种类型的存储装置中的一种。例如，存储装置1000可被配置成各种类型的存储装置中的任一种，例如ssd、mmc、emmc、rs-mmc和micro-mmc形式的多媒体卡、sd、mini-sd和micro-sd形式的安全数字卡、通用串行总线(usb)存储装置、通用闪存(ufs)装置、个人计算机存储卡国际协会(pcmcia)卡型存储装置、外围组件互连(pci)卡型存储装置、高速pci(pci-e)卡型存储装置、紧凑闪存(cf)卡、智能媒体卡和记忆棒。
33.存储装置1000可被制造成各种类型的封装中的任一种。例如，存储装置1000可被制造成例如堆叠式封装(pop)、系统封装(sip)、系统芯片(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和晶圆级层叠封装(wsp)的各种类型的封装类型中的任一
种。
34.存储装置1000可包括存储器装置100和存储控制器200。
35.存储器装置100可响应于存储控制器200的控制而操作。例如，存储器装置100可从存储控制器200接收命令和地址并且访问存储器单元(未示出)当中的通过地址选择的存储器单元。存储器装置100可对通过地址选择的存储器单元执行命令所指示的操作。
36.命令可以是例如编程命令、读命令或擦除命令，并且命令所指示的操作可以是例如编程操作(或写操作)、读操作或擦除操作。
37.例如，存储器装置100可接收编程命令、地址和数据并且将数据编程在通过地址选择的存储器单元中。这里，要编程在所选存储器单元中的数据可被定义为写数据。
38.写数据的属性可以是热数据、暖数据和冷数据中的任一个。
39.热数据可以是主机400访问写操作和读操作的次数相对频繁的数据。另选地，热数据可以是写数据的大小或作为多个写数据的集合的数据区块的大小相对小的数据。热数据可以是例如随机数据。
40.冷数据可以是主机400的访问次数相对少见的数据。另选地，冷数据可以是写数据的大小或作为多个写数据的集合的数据区块的大小相对大于与热数据对应的写数据的大小的数据。冷数据可以是例如顺序数据，顺序数据是与多个逻辑地址当中的连续逻辑地址对应的数据。
41.暖数据可以是写数据的大小被包括在与热数据对应的写数据的大小和与冷数据对应的写数据的大小之间的范围内的数据。另选地，暖数据可以是访问次数被包括在与热数据对应的访问次数和与冷数据对应的访问次数之间的范围内的数据。
42.例如，存储器装置100可接收读命令和地址，并且从存储器单元阵列(未示出)中的通过地址选择的区域读取数据。存储在存储器装置100中的数据当中的要从所选区域读取的数据可被定义为读数据。
43.例如，存储器装置100可接收擦除命令和地址，并且擦除存储在通过地址选择的区域中的数据。
44.例如，存储器装置100可利用易失性存储器装置或非易失性存储器装置来实现。
45.易失性存储器装置可包括双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、电阻随机存取存储器(rram)、磁阻随机存取存储器(mram)、铁电随机存取存储器、自旋转移矩随机存取存储器(stt-ram)等。
46.非易失性存储器装置可包括nand闪存、垂直nand闪存、nor闪存等。
47.在本说明书中，为了描述方便，假设存储器装置100是nand闪存。
48.存储器装置100可在存储控制器200的控制下存储写数据，或者读取所存储的读数据并且将读数据提供给存储控制器200。
49.存储器装置100可包括至少一个平面。一个平面可包括存储器单元阵列(未示出)，存储器单元阵列包括存储数据的存储器单元。
50.存储器单元阵列可包括多个存储块(未示出)。存储块可以是执行擦除数据的擦除操作的单元。
51.存储块可包括多个页(未示出)。页可以是执行存储写数据的编程操作或读取所存
储的读数据的读操作的单元。
52.存储块可包括多个存储器单元。多个存储器单元可根据是否执行编程操作而具有擦除状态或多个编程状态中的任一个作为相应目标状态。即，一个存储器单元可处于擦除状态或多个编程状态中的任一个。
53.编程操作可以是增加所选存储器单元的阈值电压以使得多个存储器单元当中的所选存储器单元的相应阈值电压被包括在相应目标状态中的操作。编程操作可以页为单位执行。页可以是连接到同一字线的多个存储器单元。
54.编程状态的数量可根据存储在存储器单元中的数据的比特数来确定。例如，存储器单元可被配置成存储1比特数据的单级单元(slc)、存储2比特数据的多级单元(mlc)、存储3比特数据的三级单元(tlc)和存储4比特数据的四级单元(qlc)中的任一个。然而，本公开不限于此，存储器单元可存储5比特或更多比特的数据。
55.当比特数为a(a是自然数)时，多个编程状态的数量可为p。这里，p可为2
a-1。例如，由于配置成slc的存储器单元可被编程为具有擦除状态和第一编程状态中的任一个，所以slc的编程状态的数量为1。由于配置成mlc的存储器单元可被编程为具有擦除状态和第一至第三编程状态中的任一个，所以mlc的编程状态的数量为3。类似地，tlc的编程状态的数量为7，并且qlc的编程状态的数量为15。
56.存储器单元可具有多个编程状态和擦除状态中的任一个作为目标状态。这里，各个存储器单元的目标状态可根据要存储在对应存储器单元中的数据来确定。当存储器单元是slc时，目标状态可以是擦除状态或第一编程状态中的任一个。当存储器单元是mlc时，目标状态可以是擦除状态或第一至第三编程状态中的任一个。当存储器单元是tlc时，目标状态可以是擦除状态或第一至第七编程状态中的任一个。当存储器单元是qlc时，目标状态可以是擦除状态或第一至第十五编程状态中的任一个。
57.编程操作可包括多个编程循环。各个编程循环可包括编程电压施加操作和验证操作。
58.编程电压施加操作可以是将编程电压施加到作为共同连接到所选存储器单元的字线的所选字线的操作。
59.验证操作可以是确定存储器单元的阈值电压是否达到与目标状态对应的阈值电压的操作。
60.在验证操作中，验证目标状态的验证电压可被施加到所选字线。当具有相同目标状态的存储器单元当中的预设数量的存储器单元的阈值电压大于验证电压时，验证操作可通过。当具有相同目标状态的存储器单元当中的预设数量的存储器单元的各个阈值电压等于或小于验证电压时，验证操作可失败。
61.当对所有目标状态的验证均通过时，可确定编程操作通过。当编程操作在预定基准时间内未通过时，可确定编程操作失败。另选地，当直至进行了与预设最大循环计数对应的编程循环，编程操作仍未通过时，可确定编程操作失败。本文中针对参数使用的词语“预定”和“预设”(预定基准时间、预定基准和预设值)意指在处理或算法中使用参数之前确定参数的值。对于一些实施方式，在处理或算法开始之前确定参数的值。在其它实施方式中，在处理或算法期间但是在处理或算法中使用参数之前确定参数的值。
62.存储器装置100可包括编程电压寄存器101。
63.在实施方式中，编程电压寄存器101可包括与用于编程操作的电压有关的信息。这里，与用于编程操作的电压有关的信息可包括关于编程起始电压的大小或阶跃电压的大小的信息，阶跃电压指示每次编程循环重复，编程电压增加的量。
64.存储控制器200可控制存储装置1000的总体操作。
65.当电力被施加到存储装置1000时，存储控制器200可执行固件。当存储器装置100是闪存装置时，固件可包括主机接口层、闪存转换层和闪存接口层。
66.主机接口层可控制主机400与存储控制器200之间的操作。
67.闪存转换层可将从主机400提供的逻辑地址转换为物理地址。为此，存储控制器200可存储作为逻辑地址与物理地址之间的对应关系的映射数据。
68.闪存接口层可控制存储器装置100与存储控制器200之间的通信。
69.响应于主机400的写请求、读请求和擦除请求，存储控制器200可分别控制存储器装置100执行编程操作、读操作和擦除操作。
70.在编程操作期间，存储控制器200可向存储器装置100提供编程命令、物理地址和写数据。
71.在读操作期间，存储控制器200可向存储器装置100提供读命令和物理地址。
72.在擦除操作中，存储控制器200可向存储器装置100提供擦除命令和物理地址。
73.存储控制器200可自主地生成命令、地址和数据，而不管从主机400提供的请求。存储控制器200可将自主地生成的命令、地址和数据发送到存储器装置100。
74.例如，存储控制器200可生成用于执行后台操作的命令、地址和数据。另外，存储控制器200可将命令、地址和数据提供给存储器装置100。
75.在实施方式中，后台操作可以是损耗均衡、读回收或垃圾收集中的至少一个。
76.损耗均衡可意指例如静态损耗均衡、动态损耗均衡等。静态损耗均衡可意指存储存储块被擦除的次数并将几乎不发生擦除操作或写操作的冷数据移动到具有最大擦除次数的存储块的操作。动态损耗均衡可意指存储存储块被擦除的次数并将数据编程在具有最小擦除次数的存储块中的操作。
77.读回收可意指在存储在存储块中的数据中发生不可纠正的错误之前将存储在存储块中的数据移动到另一存储块的操作。
78.垃圾收集可意指将存储块当中的坏块中所包括的有效数据复制到空闲块并擦除坏块中所包括的无效数据的操作。这里，将坏块中所包括的有效数据复制到空闲块可意指将坏块中所包括的有效数据移动到空闲块。
79.存储控制器200可向主机400提供对主机400所提供的请求的响应，并且可在提供响应之后等待直至接收到主机400要提供的后续请求。
80.存储控制器200可控制两个或更多个存储器装置100。在这种情况下，存储控制器200可根据交织方法来控制存储器装置100以改进操作性能。
81.交织方法可以是控制两个或更多个存储器装置100的操作交叠的方法。
82.存储控制器200可响应于从主机400提供的写请求而确定与写请求对应的多个写数据中的每一个的属性。例如，多个写数据当中的一些写数据的属性可具有热数据，并且多个写数据当中的剩余写数据的属性可以是冷数据。然而，本公开不限于此。
83.存储控制器200可基于查找表(未示出)来设定用于将写数据存储在存储块中的编
程操作的编程电压。例如，存储控制器200可基于查找表来设定用于将多个写数据当中的具有写数据的相同属性的写数据存储在相同存储块中的编程操作的编程电压。
84.这里，查找表可包括写数据的属性和关于根据多条字线的位置的编程电压的编程信息。编程电压可包括编程起始电压和阶跃电压。存储控制器200可控制存储器装置100根据设定的编程电压来执行编程操作。
85.为此，存储控制器200可包括编程信息存储部201和编程操作控制器202。
86.编程信息存储部201可存储查找表。在实施方式中，编程信息存储部201可存储为根据预定基准划分多条字线的各个字线组生成的多个查找表。
87.编程操作控制器202可控制存储器装置100使用查找表从与写数据的属性对应的编程信息设定编程电压并将该编程电压施加到多条字线当中的所选字线。
88.根据上述内容，具有写数据的相同属性的写数据可被存储在相同存储块中。即，仅具有相同属性的写数据可被存储在一个存储块中。
89.尽管未示出，存储装置1000还可包括缓冲存储器。例如，缓冲存储器可利用双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率4(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)、rambus动态随机存取存储器(rdram)、电阻随机存取存储器(rram)、磁阻随机存取存储器(mram)、铁电随机存取存储器和自旋转移矩随机存取存储器(stt-ram)中的任一个来实现。
90.主机400可通过接口(未示出)与存储装置1000通信。
91.接口可利用串行高级技术附件(sata)接口、高速sata(sata express)接口、串行附接小型计算机系统接口(sas)接口、高速外围组件互连(pcie)接口、高速非易失性存储器(nvme)接口、高级主机控制器接口(ahci)或多媒体卡接口来实现。然而，接口不限于此。
92.主机400可与存储装置1000通信以将写数据存储在存储装置1000中或获得存储在存储装置1000中的读数据。
93.在实施方式中，主机400可向存储装置1000提供写请求以用于请求将写数据存储在存储装置1000中。另外，主机400可向存储装置1000提供写请求、写数据和用于标识写数据的逻辑地址。
94.存储装置1000可响应于从主机400提供的写请求而将主机400所提供的写数据存储在存储器装置100中并且向主机400提供存储完成的响应。
95.在实施方式中，主机400可向存储装置1000提供读请求以用于请求将存储在存储装置1000中的数据提供给主机400。另外，主机400可向存储装置1000提供读请求和读地址。
96.存储装置1000可响应于从主机400提供的读请求而从存储器装置100读取与主机400所提供的读地址对应的读数据并且将读数据提供给主机400作为对读请求的响应。
97.图2是示出根据本公开的实施方式的存储器装置的图。
98.参照图1和图2，存储器装置100可包括存储器单元阵列110、外围电路120、控制逻辑130和编程信息发生器140。控制逻辑130可被实现为硬件、软件或者硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
99.存储器单元阵列110可包括多个存储块mb1至mbk(k是正整数)。这里，多个存储块mb1至mbk的数量仅是用于描述本公开的实施方式的示例，但不限于此。
100.存储块mb1至mbk中的每一个可连接到局部线ll和位线bl1至bln(n是正整数)。
101.局部线ll可连接到行解码器122。
102.局部线ll可连接到存储块mb1至mbk中的每一个。
103.尽管未示出，局部线ll可包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。
104.尽管未示出，局部线ll还可包括布置在第一选择线与多条字线之间的虚设线、布置在第二选择线与多条字线之间的虚设线以及管线。
105.位线bl1至bln可共同连接到存储块mb1至mbk。
106.存储块mb1至mbk可被实现为二维或三维结构。
107.例如，在二维结构的存储块mb1至mbk中，存储器单元可布置在平行于基板的方向上。
108.例如，在三维结构的存储块mb1至mbk中，存储器单元可在垂直方向上层叠在基板上。
109.外围电路120可包括电压发生器121、行解码器122、页缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
110.电压发生器121可响应于操作命令op_cmd而生成用于编程操作、读操作和擦除操作的各种操作电压vop。另外，电压发生器121可响应于操作命令op_cmd而对局部线ll选择性地放电。例如，电压发生器121可在控制逻辑130的控制下生成编程电压、验证电压、通过电压、导通电压、读电压、擦除电压、源极线电压等。
111.作为实施方式，电压发生器121可调节外部电源电压以生成内部电源电压。由电压发生器121生成的内部电源电压用作存储器装置100的操作电压。
112.作为实施方式，电压发生器121可使用外部电源电压或内部电源电压来生成多个电压。例如，电压发生器121可包括接收内部电源电压的多个泵浦电容器，并且可通过响应于控制逻辑130的控制而选择性地启用多个泵浦电容器来生成多个电压。多个生成的电压可通过行解码器122被供应给存储器单元阵列110。
113.行解码器122可响应于行地址radd而将操作电压vop传送至局部线ll。操作电压vop可通过局部线ll被传送至所选存储块mb1至mbk。
114.例如，在编程操作期间，行解码器122可将编程电压施加到所选字线并将电平小于编程电压的电平的编程通过电压施加到未选字线。在编程验证操作期间，行解码器122可将验证电压施加到所选字线并将电平大于验证电压的电平的验证通过电压施加到未选字线。
115.在读操作期间，行解码器122可将读电压施加到所选字线并将电平大于读电压的电平的读通过电压施加到未选字线。
116.在擦除操作期间，行解码器122可根据解码的地址选择一个存储块。在擦除操作期间，行解码器122可将接地电压施加到与所选存储块连接的字线。
117.页缓冲器组123可包括第一页缓冲器pb1至第n页缓冲器pbn。第一页缓冲器pb1至第n页缓冲器pbn可分别通过第一位线bl1至第n位线bln连接到存储器单元阵列110。第一页缓冲器pb1至第n页缓冲器pbn可响应于控制逻辑130的控制而操作。
118.例如，第一页缓冲器pb1至第n页缓冲器pbn可响应于页缓冲器控制信号pbsignals而操作。例如，第一页缓冲器pb1至第n页缓冲器pbn可暂时存储通过第一位线bl1至第n位线
bln接收的数据，或者可在读操作或验证操作期间感测位线bl1至bln的电压或电流。
119.在编程电压施加操作中，当编程电压被施加到所选字线时，第一页缓冲器pb1至第n页缓冲器pbn可将通过列解码器124和输入/输出电路125接收的数据data(例如，写数据)通过第一位线bl1至第n位线bln传送至所选存储器单元。根据传送的数据data对所选页的存储器单元进行编程。连接到被施加有编程允许电压(例如，接地电压)的位线的存储器单元可具有增大的阈值电压。可维持连接到被施加有编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压。
120.在验证操作中，第一页缓冲器pb1至第n页缓冲器pbn可从所选存储器单元感测存储在通过第一位线bl1至第n位线bln选择的存储器单元中的数据。所选存储器单元所存储的数据可按照所选存储器单元的感测电流的形式被提供给第一页缓冲器pb1至第n页缓冲器pbn。
121.在验证操作中，第一页缓冲器pb1至第n页缓冲器pbn可通过第一位线bl1至第n位线bln感测多个存储器单元中的每一个的阈值电压是否超过验证电压。
122.在读操作期间，在列解码器124的控制下，第一页缓冲器pb1至第n页缓冲器pbn可通过第一位线bl1至第n位线bln从所选页的存储器单元感测数据data，并且将读取的数据data输出到输入/输出电路125。
123.在擦除操作期间，第一页缓冲器pb1至第n页缓冲器pbn可将第一位线bl1至第n位线bln浮置。
124.列解码器124可响应于列地址cadd在输入/输出电路125与页缓冲器组123之间传送数据。例如，列解码器124可通过数据线dl与页缓冲器pb1至pbn交换数据，或者可通过列线cl与输入/输出电路125交换数据。
125.输入/输出电路125可将从存储控制器200接收的命令cmd和地址add传送至控制逻辑130，或者可与列解码器124交换数据data。
126.在读操作或验证操作期间，感测电路126可响应于允许比特信号vry_bit《#》而生成基准电流，并且将从页缓冲器组123接收的感测电压vpb与通过基准电流生成的基准电压进行比较以输出通过信号pass或失败信号fail。这里，通过信号pass可以是指示对多个编程状态中的任一个的验证通过的信号。失败信号fail可以是指示对多个编程状态中的任一个的验证失败的信号。
127.在实施方式中，在验证操作中，感测电路126可基于与从页缓冲器组123接收的感测电压vpb对应的感测电流和基准电流来确定对多个编程状态中的每一个的验证是否通过，并且可根据确定结果来输出通过信号pass或失败信号fail。
128.例如，在验证操作中，当感测电流小于基准电流时，可确定所选存储器单元被编程为与目标状态对应的特定编程状态。因此，感测电路126可确定对特定编程状态的验证通过，并且可输出与之对应的通过信号pass。在验证操作中，当感测电流等于或大于基准电流时，感测电路126可确定对特定编程状态的验证失败，并且可输出与之对应的失败信号fail。
129.控制逻辑130可响应于命令cmd和地址add而输出操作命令op_cmd、行地址radd、页缓冲器控制信号pbsignals和允许比特vry_bit《#》以控制外围电路120。
130.控制逻辑130可包括图1所示的编程电压寄存器101。稍后参照图9至图11描述其详
细描述。
131.编程信息发生器140可从页缓冲器组123接收导通单元电流icell。这里，导通单元电流icell可以是从导通单元(即，所选存储器单元当中的具有等于或小于验证电压的阈值电压的存储器单元)生成的电流。另选地，导通单元电流icell可意指在验证操作期间流过位线bl1至bln的电流。
132.编程信息发生器140可基于导通单元电流icell来生成总和计数值。这里，总和计数值可以是计数值之和(未示出)。计数值可意指与导通单元电流icell与预设基准导通单元电流(未示出)之间的差对应的数字值。
133.编程信息发生器140可将所生成的总和计数值提供给控制逻辑130。
134.稍后参照图10描述编程信息发生器140的详细描述。
135.图3是示出图2所示的多个存储块中的任一个的结构的图。
136.参照图3，图3所示的存储块mbi可以是图2的存储块mb1至mbk中的任一个。
137.存储块mbi可包括第一选择线、第二选择线、多条字线wl1至wl16、源极线sl、多条位线bl1至bln以及多个串st。
138.第一选择线可以是例如源极选择线ssl。以下，假设第一选择线是源极选择线ssl。
139.第二选择线可以是例如漏极选择线dsl。以下，假设第二选择线是漏极选择线dsl。
140.多条字线wl1至wl16可在源极选择线ssl与漏极选择线dsl之间平行布置。
141.图3所示的字线wl1至wl16的数量是示例，并不限于附图所示。
142.源极线sl可共同连接到多个串st。
143.多条位线bl1至bln可分别连接到串st。
144.多个串st可连接到位线bl1至bln和源极线sl。
145.由于串st可被配置为彼此相同，所以作为示例描述连接到第一位线bl1的串st。
146.串st可包括多个存储器单元mc1至mc16、至少一个第一选择晶体管和至少一个第二选择晶体管。
147.多个存储器单元mc1至mc16可串联连接在第一选择晶体管与第二选择晶体管之间。
148.存储器单元mc1至mc16的栅极可分别连接到多条字线wl1至wl16。因此，包括在一个串st中的存储器单元mc1至mc16的数量可与字线wl1至wl16的数量相同。
149.多个存储器单元mc1至mc16中的任一个可由slc、mlc、tlc和qlc中的任一个配置。
150.包括在不同串st中的存储器单元当中的连接到同一字线的一组存储器单元可被称为物理页pg。因此，存储块mbi可包括与字线wl1至wl16的数量对应的物理页pg。以下，假设包括在物理页pg中的存储器单元(例如，mc3)是所选存储器单元。
151.第一选择晶体管可以是例如源极选择晶体管sst。以下，假设第一选择晶体管是源极选择晶体管sst。
152.源极选择晶体管sst的第一电极可连接到源极线sl。源极选择晶体管sst的第二电极可连接到多个存储器单元mc1至mc16当中的第一存储器单元mc1。源极选择晶体管sst的栅电极可连接到源极选择线ssl。
153.第二选择晶体管可以是例如漏极选择晶体管dst。以下，假设第二选择晶体管是漏极选择晶体管dst。
154.漏极选择晶体管dst的第一电极可连接到多个存储器单元mc1至mc16当中的第十六存储器单元mc16。漏极选择晶体管dst的第二电极可连接到第一位线bl1。漏极选择晶体管dst的栅电极可连接到漏极选择线dsl。
155.图4是示出三维结构的存储块的实施方式的图。
156.参照图4，存储器单元阵列110可包括多个存储块mb1至mbk。存储块mb1至mbk中的每一个可包括多个串st11至st1m和st21至st2m。作为实施方式，多个串st11至st1m和st21至st2m中的每一个可形成为“u”形状。在第一存储块mb1中，m个串可布置在行方向(例如，x方向)上。这里，m可以是大于1的正整数。在图4中，两个串布置在列方向(例如，y方向)上，但这是为了描述方便，三个或更多个串可布置在列方向上。
157.多个串st11至st1m和st21至st2m中的每一个可包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn、管式晶体管pt以及至少一个漏极选择晶体管dst。
158.源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn可具有相似的结构。例如，源极选择晶体管sst和漏极选择晶体管dst以及存储器单元mc1至mcn中的每一个可包括沟道膜、隧道绝缘膜、电荷捕获膜和阻挡绝缘膜。例如，可在各个串中设置用于提供沟道膜的柱。例如，可在各个串中设置用于提供沟道膜、隧道绝缘膜、电荷捕获膜和阻挡绝缘膜中的至少一个的柱。
159.各个串的源极选择晶体管sst可连接在源极线sl与存储器单元mc1至mcp之间。
160.作为实施方式，布置在同一行中的串的源极选择晶体管可连接到在行方向(例如，x方向)上延伸的源极选择线，布置在不同行中的串的源极选择晶体管可连接到不同的源极选择线。在图4中，第一行的串st11至st1m的源极选择晶体管可连接到第一源极选择线ssl1。第二行的串st21至st2m的源极选择晶体管可连接到第二源极选择线ssl2。
161.作为另一实施方式，串st11至st1m和st21至st2m的源极选择晶体管可共同连接到一条源极选择线。
162.各个串的第一存储器单元mc1至第n存储器单元mcn可连接在源极选择晶体管sst和漏极选择晶体管dst之间。
163.第一存储器单元mc1至第n存储器单元mcn可被划分为第一存储器单元mc1至第p存储器单元mcp(p是大于1且小于n的正整数)和第(p 1)存储器单元mcp 1至第n存储器单元mcn。第一存储器单元mc1至第p存储器单元mcp可在垂直方向(例如，z方向)上依次布置，并且可串联连接在源极选择晶体管sst和管式晶体管pt之间。第(p 1)存储器单元mcp 1至第n存储器单元mcn可在垂直方向上依次布置，并且可串联连接在管式晶体管pt和漏极选择晶体管dst之间。第一存储器单元mc1至第p存储器单元mcp和第(p 1)存储器单元mcp 1至第n存储器单元mcn可通过管式晶体管pt彼此连接。各个串的第一存储器单元mc1至第n存储器单元mcn的栅极可分别连接到第一字线wl1至第n字线wln。
164.连接到第一存储器单元mc1至第n存储器单元mcn的第一字线wl1至第n字线wln也可在垂直方向上层叠。
165.字线wl1至wln当中的设置在最低位置的至少一条字线可被称为底部字线。例如，由于字线wl1至wln当中的第p字线wlp或第(p 1)字线wlp 1位于第一存储块mb1的最下位置，所以底部字线可以是第p字线wlp或第(p 1)字线wlp 1。
166.字线wl1至wln当中的设置在最上位置的至少一条字线可被称为顶部字线。例如，由于字线wl1至wln当中的第一字线wl1或第n字线wln位于第一存储块mb1的最上位置，所以顶部字线可以是第一字线wl1或第n字线wln。
167.字线wl1至wln当中的设置在底部字线和顶部字线之间的至少一条字线可被称为中间字线。尽管未示出，例如，在字线wl1至wln当中，存在于第p字线wlp和第一字线wl1之间的字线可以是中间字线。
168.字线wl1至wln可被划分成多个字线组。字线组可以是根据字线的位置划分的组。
169.在实施方式中，字线wl1至wln可被划分成第一至第三字线组。第一字线组可包括位于字线wl1至wln的相对下部的字线。第二字线组可包括位于字线wl1至wln的相对中间的字线。第三字线组可包括位于字线wl1至wln的相对上部的字线。例如，第一字线组可包括底部字线，第二字线组可包括中间字线，第三字线组可包括顶部字线。
170.存储器单元的特性可根据存储器单元mc1至mcn的位置而变化。这里，例如，存储器单元的特性可意指隧道绝缘层的厚度以及根据隧道绝缘层的厚度的编程操作速度。例如，在存储器单元mc1至mcn当中，存储器单元mc1至mcn当中的连接到顶部字线的存储器单元mc1和mcp的隧道绝缘层的厚度可比存储器单元mc1至mcn当中的连接到底部字线的存储器单元mcp和mcp 1的隧道绝缘层的厚度厚。即，存储器单元的隧道绝缘层的厚度可从顶部字线到底部字线变薄。例如，存储器单元的编程操作速度可从顶部字线到底部字线逐渐增加。
171.作为实施方式，第一存储器单元mc1至第n存储器单元mcn中的至少一个可用作虚设存储器单元。当提供虚设存储器单元时，可稳定地控制对应串的电压或电流。各个串的管式晶体管pt的栅极可连接到管线pl。
172.各个串的漏极选择晶体管dst可连接在位线与存储器单元mcp 1至mcn之间。布置在行方向上的串可连接到在行方向上延伸的漏极选择线。第一行的串st11至st1m的漏极选择晶体管可连接到第一漏极选择线dsl1。第二行的串st21至st2m的漏极选择晶体管可连接到第二漏极选择线dsl2。
173.布置在列方向上的串可连接到在列方向上延伸的位线。在图4中，第一列的串st11和st21可连接到第一位线bl1。第m列的串st1m和st2m可连接到第m位线blm。
174.在布置在行方向上的串当中，连接到同一字线的存储器单元可配置一个页。例如，第一行的串st11至st1m当中的连接到第一字线wl1的存储器单元可配置一个页。第二行的串st21至st2m当中的连接到第一字线wl1的存储器单元可配置另一页。将通过选择漏极选择线dsl1和dsl2中的任一条来选择布置在一行方向上的串。将通过选择字线wl1至wln中的任一条来选择所选串的一页。
175.图5是示出三维结构的存储块的另一实施方式的图。
176.参照图5，存储器单元阵列110可包括多个存储块mb1至mbk。存储块mb1至mbk中的每一个可包括多个串st11’至st1m’和st21’至st2m’。多个串st11’至st1m’和st21’至st2m’中的每一个可沿着垂直方向(例如，z方向)延伸。在块mb1至mbk中，m个串可布置在行方向(例如，x方向)上。在图5中，两个串布置在列方向(例如，y方向)上，但这是为了描述方便，三个或更多个串可布置在列方向上。
177.多个串st11’至st1m’和st21’至st2m’中的每一个可包括至少一个源极选择晶体管sst、第一存储器单元mc1至第n存储器单元mcn和至少一个漏极选择晶体管dst。
178.各个串的源极选择晶体管sst可连接在源极线sl与存储器单元mc1至mcn之间。布置在同一行中的串的源极选择晶体管可连接到同一源极选择线。布置在第一行中的串st11’至st1m’的源极选择晶体管可连接到第一源极选择线ssl1。布置在第二行中的串st21’至st2m’的源极选择晶体管可连接到第二源极选择线ssl2。作为另一实施方式，串st11’至st1m’和st21’至st2m’的源极选择晶体管可共同连接到一条源极选择线。
179.各个串的第一存储器单元mc1至第n存储器单元mcn可在源极选择晶体管sst与漏极选择晶体管dst之间彼此串联连接。第一存储器单元mc1至第n存储器单元mcn的栅极可分别连接到第一字线wl1至第n字线wln。
180.如上面参照图4描述的，连接到第一存储器单元mc1至第n存储器单元mcn的第一字线wl1至第n字线wln也可在垂直方向上层叠。在实施方式中，在字线wl1至wln当中，底部字线(即，多条字线wl1至wln当中的最下位置)可以是第一字线wl1，顶部字线(即，多条字线wl1至wln当中的最上位置)可以是第n字线wln，中间字线可以是位于第一字线wl1和第n字线wln之间的字线。在实施方式中，第一存储器单元mc1至第n存储器单元mcn可分别连接到多条字线wl1至wln，并且多条字线wl1至wln可垂直地层叠(例如，如图5中所指示在z方向上)。在实施方式中，第一存储器单元mc1至第p存储器单元mcp可分别连接到多条字线wl1至wlp，并且多条字线wl1至wlp可垂直地层叠(例如，如图4中所指示在z方向上)。在实施方式中，第n存储器单元mcn至第p 1存储器单元mcp 1可分别连接到多条字线wln至wlp 1，并且多条字线wln至wlp 1可垂直地层叠(例如，如图4中所指示在z方向上)。
181.字线wl1至wln可被划分成多个字线组。在实施方式中，字线wl1至wln可被划分成包括底部字线的第一字线组、包括中间字线的第二字线组以及包括顶部字线的第三字线组。
182.如上面参照图4描述的，存储器单元的特性(例如，隧道绝缘层的厚度以及根据隧道绝缘层的厚度的编程操作速度)可根据存储器单元mc1至mcn的位置而变化。这里，例如，存储器单元的厚度可从顶部字线到底部字线变薄。例如，存储器单元的编程操作速度可从顶部字线到底部字线逐渐增加。
183.作为实施方式，第一存储器单元mc1至第n存储器单元mcn中的至少一个可用作虚设存储器单元。当提供虚设存储器单元时，可稳定地控制对应串的电压或电流。因此，存储在存储块mb1至mbk中的数据的可靠性可改进。
184.各个串的漏极选择晶体管dst可连接在位线与存储器单元mc1至mcn之间。布置在行方向上的串的漏极选择晶体管dst可连接到在行方向上延伸的漏极选择线。第一行的串st11’至st1m’的漏极选择晶体管dst可连接到第一漏极选择线dsl1。第二行的串st21’至st2m’的漏极选择晶体管dst可连接到第二漏极选择线dsl2。
185.即，除了从各个串排除管式晶体管pt之外，图5的存储块mb1至mbk可具有与图4的存储块mb1至mbk相似的等效电路。
186.图6是概念上示出根据本公开的实施方式的编程操作的图。
187.在描述图6所示的实施方式时，假设所选存储器单元是存储三比特数据的tlc。
188.参照图6，编程操作可包括多个编程循环。各个编程循环的值可以是循环计数。例如，第一编程循环的值可为1，第二编程循环的值可为2，第三编程循环的值可为3。
189.一个编程循环可包括编程电压施加操作和验证操作。
190.例如，第一编程循环可包括施加第一编程电压vpgm1的第一编程电压施加操作以及依次施加第一验证电压vvfy1至第三验证电压vvfy3的第一验证操作。例如，第二编程循环可包括施加第二编程电压vpgm2的第二编程电压施加操作以及依次施加第一验证电压vvfy1至第三验证电压vvfy3的第二验证操作。例如，第(max-1)编程循环可包括施加第(l-1)编程电压vpgml-1的第(l-1)编程电压施加操作以及依次施加第五验证电压vvfy5至第七验证电压vvfy7的第(l-1)验证操作。这里，l可以是自然数。
191.编程电压vpgm可根据增量阶跃脉冲编程(ispp)方法来提供。每次编程循环重复，编程电压vpgm可增加预定阶跃电压δv。即，编程电压vpgm可从第一编程电压vpgm1到第l编程电压vpgml依次增加。
192.在实施方式中，编程电压vpgm可由编程起始电压和阶跃电压δv配置。
193.编程起始电压可以是在编程操作中所包括的多个编程循环当中的初始编程循环中施加到多条字线当中的所选字线的编程电压。例如，编程起始电压可以是在第一编程循环中施加到所选字线的第一编程电压vpgm1。
194.阶跃电压δv可对应于随着编程循环重复，编程电压的增加量。
195.可根据多个编程状态的数量来确定验证电压的数量。参照图6，例如，当存储器单元是tlc时，由于编程状态的数量为7，所以验证电压vvfy1至vvfy7的数量可为7。然而，本公开不限于此。
196.编程电压vpgm1至vpgml和验证电压vvfy1至vvfy7可重复，直至进行了最大编程循环max。
197.可在存储装置1000出厂之前考虑擦除和编程的次数来通过实验、设计等预先确定要验证的编程状态(即，在特定编程循环中所包括的验证操作中要施加的验证电压)。这里，随着擦除和编程的次数增加，所选存储器单元被编程的速度可增加。因此，根据擦除和编程的次数的增加考虑存储器单元的特性，可设定在特定编程循环中要施加的验证电压。
198.参照图6，例如，可从第一编程循环到第三编程循环针对各个编程循环执行对第一至第三编程状态的验证。即，可从第一编程循环至第三编程循环针对各个编程循环将第一验证电压vvfy1至第三验证电压vvfy3施加到所选字线。
199.图7是示出根据本公开的实施方式的写数据的结构的图。
200.参照图7，写数据可包括种子数据seed data和用户数据user data。
201.在实施方式中，种子数据seed data可包括页信息page、写数据的属性信息和写擦除循环信息ew cycle。这里，例如，写数据的属性信息可指示热数据hot、冷数据cold和暖数据warm中的任一个。
202.在实施方式中，用户数据user data可包括指示用户想要存储的内容的数据data、循环冗余校验信息crc和奇偶校验。这里，奇偶校验可以是例如低密度奇偶校验(ldpc)奇偶校验。
203.在实施方式中，存储控制器200可使用包括在写数据中的种子数据seed data将写数据的属性确定为热数据hot、暖数据warm和冷数据cold中的任一个。
204.图8是示出根据字线的位置的编程电压的改变的图。
205.如上面参照图4和图5描述的，存储器单元的特性可根据存储器单元mc1至mcn的位置而变化。例如，存储器单元的隧道绝缘层的厚度从顶部字线到底部字线减小，因此存储器
单元的编程操作速度可逐渐增加。因此，为了通过均匀地调节对于各个字线不同的编程操作速度来增加总体编程操作的可靠性，可为各个字线不同地施加编程电压。
206.参照图8，编程电压的电平可从顶部字线到底部字线逐渐减小。这里，编程电压可包括编程起始电压pgm start voltage和偏移offset。偏移offset可以是考虑在编程操作期间可能发生的错误的预设值。例如，假设顶部字线是第一字线wl1，中间字线是第i字线wli(i是大于1且小于j的自然数)和第j字线wlj(j是大于i且小于m的自然数)，底部字线是第m字线wlm(m是大于j的自然数)，则施加到第一字线wl1的编程电压的电平可以是v1，施加到第i字线wli的编程电压的电平可以是小于v1的v2，施加到第j字线wlj的编程电压的电平可以是小于v2的v3，施加到第m字线wlm的编程电压的电平可以是小于v3的v4。即，编程起始电压pgm start voltage和偏移offset之和可从第一字线wl1到第i字线wli、第j字线wlj和第m字线wlm逐渐减小。
207.在实施方式中，编程电压可被划分成热数据块区域hot data block region、暖数据块区域warm data block region和冷数据块区域cold data block region。例如，包括在从编程电压的电平v4到编程电压的电平v3的范围内的编程电压可被定义为热数据块区域hot data block region。包括在从编程电压的电平v3到编程电压的电平v2的范围内的编程电压可被定义暖数据块区域warm data block region。包括在从编程电压的电平v2到编程电压的电平v1的范围内的编程电压可被定义冷数据块区域cold data block region。
208.在实施方式中，多个字线组可以是第一字线组group 1至第三字线组group 3。第一字线组group 1可以是包括第j字线wlj至第m字线wlm的组。第二字线组group 2可以是包括第i字线wli之后的字线(例如，第(i 1)字线(未示出))到第j字线wlj之前的字线(例如，第(j-1)字线(未示出))的组。第三字线组group 3可以是包括第一字线wl1到第i字线wli之前的字线(例如，第(i-1)字线(未示出))的组。
209.此外，由于热数据的访问次数相对大于冷数据的访问次数和暖数据的访问次数，所以作为热数据的写数据可被存储在连接到底部字线的存储器单元中。作为冷数据的写数据可被存储在连接到顶部字线的存储器单元中。作为暖数据的写数据可被存储在连接到中间字线的存储器单元中。然而，当作为热数据的写数据、作为暖数据的写数据和作为冷数据的写数据全部被存储在一个存储块中时，读操作速度可减小。
210.为了防止读操作速度减小，存储控制器200可使用查找表来获得根据写数据的属性和所选字线的位置确定的编程信息，从所获得的编程信息设定编程电压，并且根据设定的编程电压来执行编程操作。在这种情况下，具有写数据的相同属性的写数据可被存储在相同的存储块中，因此后台操作(例如，垃圾收集)执行的次数可减少。当后台操作执行的次数减少时，可防止存储装置1000的性能降低。
211.此外，查找表可预先从包括在存储器装置100中的编程信息发生器140和控制逻辑130中的每一个的操作生成，并且可被存储在控制逻辑130中所包括的编程电压寄存器101中。
212.图9是示出根据本公开的实施方式的编程信息发生器的图，图10是示出图9所示的csc比较器的实施方式的图，图11是示出为多个字线组中的每一个生成的多个查找表的图。
213.参照图9，编程信息发生器140可基于从页缓冲器组123提供的导通单元电流icell_1、icell_2、icell_3和icell_4将总和计数值提供给控制逻辑130。
214.为此，编程信息发生器140可包括csc比较器组141、模数电路组142、验证计数器组143以及总和计算器144。
215.csc比较器组141可输出与导通单元电流icell_1、icell_2、icell_3和icell_4中的每一个与基准导通单元电流iref之间的差对应的模拟值(icell-iref)_1(analog)、(icell-iref)_2(analog)、(icell-iref)_3(analog)和(icell-iref)_4(analog)。
216.在实施方式中，csc比较器组141可包括多个csc比较器。多个csc比较器的数量可根据页缓冲器组123的大小和页单位来确定。例如，当执行写操作的页缓冲器组123是连接到一个平面的页缓冲器组，页缓冲器组123的大小为16kb，并且页单位为4kb时，多个csc比较器的数量可为4。然而，本公开不限于此。
217.在实施方式中，一个csc比较器可利用如图10所示的电路图来实现。然而，本公开不限于此。
218.模数电路组142可将模拟值(icell-iref)_1(analog)、(icell-iref)_2(analog)、(icell-iref)_3(analog)和(icell-iref)_4(analog)转换为数字值(icell-iref)_1(digital)、(icell-iref)_2(digital)、(icell-iref)_3(digital)和(icell-iref)_4(digital)。
219.在实施方式中，模数电路组142可包括多个模数电路。多个模数电路的数量可对应于多个csc比较器的数量。例如，当多个csc比较器的数量为4时，多个模数电路的数量也可为4。然而，本公开不限于此。
220.验证计数器组143可输出与数字值(icell-iref)_1(digital)、(icell-iref)_2(digital)、(icell-iref)_3(digital)和(icell-iref)_4(digital)对应的计数值count value 1、count value 2、count value 3和count value 4。在实施方式中，计数值count value 1、count value 2、count value 3和count value 4中的每一个可以是代码值。
221.总和计算器144可输出作为计数值count value 1、count value 2、count value 3和count value 4之和的总和计数值。总和计数值的大小可根据写数据的属性或字线的位置而变化。
222.在实施方式中，控制逻辑130可接收总和计数值并从查找表获得与总和计数值对应的编程信息。
223.在实施方式中，当多条字线被划分成多个字线组时，可为多个字线组中的每一个生成查找表。
224.参照图11，例如，多个查找表可包括第一查找表lut1、第二查找表lut2和第三查找表lut3。
225.第一查找表lut1可以是与包括底部字线的第一字线组对应的查找表。参照图8，例如，第一查找表lut1可以是与包括第j字线wlj至第m字线wlm的第一字线组group 1对应的查找表。
226.第二查找表lut2可以是与包括中间字线的第二字线组对应的查找表。参照图8，例如，第二查找表lut2可以是与包括第i字线wli和第j字线wlj之间的字线的第二字线组group 2对应的查找表。
227.第三查找表lut3可以是与包括顶部字线的第三字线组对应的查找表。参照图8，例如，第三查找表lut3可以是与包括第一字线wl1到第j字线wlj之前的字线(例如，第i字线
wli)的第三字线组group 3对应的查找表。
228.多个查找表lut1至lut3中的每一个可包括与写数据的属性对应的总和计数基准范围。
229.例如，包括在第一查找表lut1中的第一范围range1_1可以是与热数据对应的范围，包括在第一查找表lut1中的第二范围range1_2可以是与暖数据对应的范围，包括在第一查找表lut1中的第三范围range1_3可以是与冷数据对应的范围。
230.包括在第二查找表lut2中的第一范围range2_1至第三范围range2_3可依次分别对应于热数据、暖数据和冷数据。类似地，包括在第三查找表lut3中的第一范围range3_1至第三范围range3_3也可依次对应于热数据、暖数据和冷数据。
231.在实施方式中，在第一查找表lut1至第三查找表lut3当中，与包括在第一查找表lut1中的热数据对应的编程电压可最小，与包括在第三查找表lut3中的热数据对应的编程电压可最大。例如，在第一查找表lut1至第三查找表lut3当中，与包括在第一查找表lut1中的第一范围range1_1对应的第一编程起始电压vstart1_1和第一阶跃电压δv1_1中的每一个可最小，与包括在第三查找表lut3中的第一范围range3_1对应的第一编程起始电压vstart3_1和第一阶跃电压δv3_1中的每一个可最大。这是为了使根据字线的位置而不同的总体编程操作速度均衡。
232.在实施方式中，在第一查找表lut1至第三查找表lut3当中，与包括在第一查找表lut1中的冷数据对应的编程电压可最大，与包括在第三查找表lut3中的冷数据对应的编程电压可最小。例如，在第一查找表lut1至第三查找表lut3当中，与包括在第一查找表lut1中的第三范围range1_3对应的第三编程起始电压vstart1_3和第三阶跃电压δv1_3中的每一个可最小，与包括在第三查找表lut3中的第三范围range3_3对应的第三编程起始电压vstart3_3和第三阶跃电压δv3_3中的每一个可最大。这是为了使根据字线的位置而不同的总体编程操作速度均衡。
233.在实施方式中，在各个查找表中，与热数据对应的编程电压可最大，并且与冷数据对应的编程电压可最小。例如，在第一查找表lut1中，与包括在第一查找表lut1中的第一范围range1_1对应的第一编程起始电压vstart1_1和第一阶跃电压δv1_1中的每一个可最大，与包括在第一查找表lut1中的第三范围range1_3对应的第三编程起始电压vstart1_3和第三阶跃电压δv1_3中的每一个可最小。第二查找表lut2和第三查找表lut3也与上述示例中的那些相同。这是为了改进对作为热数据的写数据的写操作的性能。
234.图12是示出根据写数据的属性对包括在存储块中的多个字线组执行编程操作的顺序的图，图13是示出根据写数据的属性存储的多个存储块的图。
235.参照图12，存储控制器200可根据写数据的属性来确定在存储块中存储写数据的顺序。
236.例如，当写数据的属性是热数据时，编程操作控制器202可控制存储器装置100按照包括在存储块block 0中的第一字线组group 1、第二字线组group 2和第三字线组group 3的顺序存储写数据。例如，编程操作控制器202可控制存储器装置100首先将写数据存储在连接到第一字线组group 1中所包括的字线的存储器单元中，将写数据存储在连接到第二字线组group 2中所包括的字线的存储器单元中，并且将写数据存储在连接到第三字线组group 3中所包括的字线的存储器单元中。
237.例如，当写数据的属性是暖数据时，编程操作控制器202可首先将写数据存储在连接到存储块block 1中所包括的第二字线组group 2中所包括的字线的存储器单元中。当所有写数据被存储在连接到第二字线组group 2中所包括的字线的存储器单元中时，编程操作控制器202可控制存储器装置100将从主机400提供的后续写数据存储在第一字线组group 1和第三字线组group 3中。在这种情况下，后续写数据可按照第一字线组group 1和第三字线组group 3的顺序存储，并且也可按照第三字线组group 3和第一字线组group 1的顺序存储。
238.例如，当写数据的属性是冷数据时，编程操作控制器202可控制存储器装置100按照包括在存储块block 2中的第三字线组group 3、第二字线组group 2和第一字线组group 1的顺序存储写数据。例如，编程操作控制器202可控制存储器装置100首先将写数据存储在连接到第三字线组group 3中所包括的字线的存储器单元中，将写数据存储在连接到第二字线组group 2中所包括的字线的存储器单元中，并且将写数据存储在连接到第一字线组group 1中所包括的字线的存储器单元中。
239.参照图13，具有热数据的属性的所有写数据可被存储在相同的存储块block 0中，具有暖数据的属性的所有写数据可被存储在相同的存储块block 1中，并且具有冷数据的属性的所有写数据可被存储在相同的存储块block 2中。
240.根据上述内容，具有相同属性的所有写数据可被存储在相同的存储块中。因此，后台操作(例如，垃圾收集)执行的次数减少。因此，可通过减少后台操作执行的次数来改进存储装置的性能。
241.图14是示出根据本公开的实施方式的存储装置的操作方法的流程图。
242.参照图14，存储装置1000可响应于从主机400提供的写请求而确定与写请求对应的写数据的属性(s110)。
243.存储装置1000可基于多个查找表来确定与写数据的属性对应的编程电压。
244.例如，当写数据的属性是热数据时，存储装置1000使用查找表来确定与热数据对应的编程电压(s121)。
245.例如，当写数据的属性是暖数据时，存储装置1000使用查找表来确定与暖数据对应的编程电压(s131)。
246.例如，当写数据的属性是冷数据时，存储装置1000使用查找表来确定与冷数据对应的编程电压(s141)。
247.这里，多个查找表中的每一个可以是包括关于根据写数据的属性和垂直层叠的多条字线的位置的编程电压的编程信息的查找表。
248.在实施方式中，多个查找表可包括与包括底部字线的第一字线组对应的第一查找表、与包括存在于底部字线和顶部字线之间的中间字线的第二字线组对应的第二查找表以及与包括顶部字线的第三字线组对应的第三查找表。
249.这里，编程电压可包括编程起始电压和阶跃电压。
250.存储装置1000根据编程电压来执行将写数据存储在存储块中的编程操作。这里，存储块可包括分别连接到多条字线的多个存储器单元。
251.例如，当写数据的属性是热数据时，存储装置1000按照第一字线组、第二字线组和第三字线组的顺序执行存储写数据的编程操作(s122)。
252.例如，当写数据的属性是暖数据时，存储装置1000优先对与第二字线组对应的存储器单元执行编程操作(s132)，并且对第一字线组和第二字线组中的每一个执行编程操作(s133)。例如，存储装置1000可控制存储器装置100首先将写数据存储在连接到第二字线组中所包括的字线的存储器单元中，然后将从主机400提供的后续写数据存储在第一字线组和第三字线组中。
253.例如，当写数据的属性是冷数据时，存储装置1000按照第三字线组、第二字线组和第一字线组的顺序执行存储写数据的编程操作(s142)。
254.图15是示出根据本公开的实施方式的存储控制器的图。
255.参照图1和图15，存储控制器200可包括处理器210、ram 220、纠错电路230、rom 260、主机接口270和闪存接口280。
256.处理器210可控制存储控制器200的总体操作。
257.ram 220可用作存储控制器200的缓冲存储器、高速缓存存储器、操作存储器等。例如，ram 202可以是缓冲存储器，并且在实施方式中，ram 202可以是sram。
258.rom 260可按固件形式存储存储控制器200操作所需的各种信息。
259.存储控制器200可通过主机接口270与外部装置(例如，主机400、应用处理器等)通信。
260.存储控制器200可通过闪存接口280与存储器装置100通信。存储控制器200可通过闪存接口280将命令cmd、地址addr、控制信号ctrl等发送到存储器装置100并接收数据data。
261.例如，闪存接口280可包括nand接口。
262.图16是示出应用了根据本公开的实施方式的存储装置的存储卡系统的图。
263.参照图1和图16，存储卡系统2000包括存储器装置2100、存储控制器2200和连接器2300。
264.例如，存储器装置2100可由诸如电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻ram(reram)、铁电ram(fram)和自旋转移矩磁性ram(stt-mram)的各种非易失性存储器元件配置。
265.存储控制器2200连接到存储器装置2100。存储控制器2200被配置为访问存储器装置2100。例如，存储控制器2200可被配置为控制存储器装置2100的读操作、写操作、擦除操作和后台操作。存储控制器2200被配置为在存储器装置2100和主机400之间提供接口。存储控制器2200被配置为驱动用于控制存储器装置2100的固件。存储控制器2200可与参照图1描述的存储控制器200等同地实现。
266.例如，存储控制器2200可包括诸如随机存取存储器(ram)、处理器、主机接口、存储器接口和纠错电路的组件。
267.存储控制器2200可通过连接器2300与外部装置通信。存储控制器2200可根据特定通信标准来与外部装置(例如，主机400)通信。例如，存储控制器2200被配置为通过诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire、通用闪存(ufs)、wi-fi、蓝牙和nvme的各种通信标准中的至少一种来与外部装置通信。例如，连接器2300可由上述各种通信标准中的
至少一种来定义。
268.存储器装置2100和存储控制器2200可被集成到一个半导体装置中以配置存储卡。例如，存储控制器2200和存储器装置2100可被集成到一个半导体装置中以配置诸如pc卡(个人计算机存储卡国际协会(pcmcia))、紧凑闪存卡、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、mmcmicro或emmc)、sd卡(sd、minisd、microsd或sdhc)和通用闪存(ufs)的存储卡。
269.图17是示出应用了根据本公开的实施方式的存储装置的固态驱动器(ssd)系统的图。
270.参照图1和图17，ssd系统包括主机400和ssd 3000。
271.ssd 3000通过信号连接器3001来与主机400交换信号sig，并且通过电源连接器3002来接收电力pwr。ssd 3000包括ssd控制器3200、多个闪存3100_1、3100_2和3100_n、辅助电源装置3300和缓冲存储器3400。
272.根据本公开的实施方式，ssd控制器3200可执行参照图1描述的存储控制器200的功能。
273.ssd控制器3200可响应于从主机400接收的信号sig而控制多个闪存3100_1、3100_2和3100_n。例如，信号sig可以是基于主机400与ssd 3000之间的接口的信号。例如，信号sig可以是由诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强小型磁盘接口(esdi)、集成驱动电子设备(ide)、firewire、通用闪存(ufs)、wi-fi、蓝牙和nvme的接口中的至少一种限定的信号。
274.辅助电源装置3300通过电源连接器3002连接到主机400。辅助电源装置3300可从主机400接收电力pwr并且可用电力进行充电。当来自主机400的电力供应不平稳时，辅助电源装置3300可提供ssd 3000的电力。例如，辅助电源装置3300可设置在ssd 3000中或者可设置在ssd 3000外部。例如，辅助电源装置3300可设置在主板上并且可向ssd 3000提供辅助电力。
275.缓冲存储器3400可暂时存储数据。例如，缓冲存储器3400可暂时存储从主机400接收的数据或者从多个闪存3100_1、3100_2和3100_n接收的数据，或者可暂时存储闪存3100_1、3100_2和3100_n的元数据(例如，映射表)。缓冲存储器3400可包括诸如dram、sdram、ddr sdram、lpddr sdram和gram的易失性存储器或者诸如fram、reram和stt-mram的非易失性存储器。
276.图18是示出应用了根据本公开的实施方式的存储装置的用户系统的图。
277.参照图18，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
278.应用处理器4100可驱动包括在用户系统4000中的组件、操作系统(os)、用户程序等。例如，应用处理器4100可包括控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可作为系统芯片(soc)来提供。
279.存储器模块4200可作为用户系统4000的主存储器、操作存储器、缓冲存储器或高速缓存存储器操作。存储器模块4200可包括诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdarm、lpddr2 sdram和lpddr3 sdram的易失性随机存取存储器或诸如pram、
reram、mram和fram的非易失性随机存取存储器。例如，应用处理器4100和存储器模块4200可基于堆叠式封装(pop)来封装并作为一个半导体封装来提供。
280.网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进、wimax、wlan、uwb、蓝牙和wi-fi的无线通信。例如，网络模块4300可被包括在应用处理器4100中。
281.存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100接收的数据。另选地，存储模块4400可将存储在存储模块4400中的数据发送到应用处理器4100。例如，存储模块4400可利用诸如相变ram(pram)、磁性ram(mram)、电阻ram(rram)、nand闪存、nor闪存和三维nand闪存的非易失性半导体存储器元件实现。例如，存储模块4400可作为诸如存储卡的可移除存储装置(可移除驱动器)以及用户系统4000的外部驱动器来提供。
282.例如，存储模块4400可与参照图1描述的存储装置1000相同地操作。存储模块4400可包括多个非易失性存储器装置，并且这多个非易失性存储器装置可与参照图1描述的存储器装置100相同地操作。
283.用户接口4500可包括用于向应用处理器4100输入数据或指令或者用于向外部装置输出数据的接口。例如，用户接口4500可包括诸如键盘、键区、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口。用户接口4500可包括诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和监视器的用户输出接口。
284.如上所述，根据本公开的实施方式，具有相同属性的所有写数据被存储在相同的存储块中。因此，合并操作、垃圾收集等执行的次数可减少，并且存储装置的性能可改进。
285.相关申请的交叉引用
286.本技术要求2020年8月31日提交于韩国知识产权局的韩国专利申请号10-2020-0110522的优先权，其完整公开通过引用并入本文。