1.本发明涉及半导体制造
技术领域：
：，特别涉及一种半导体芯片制作方法。
背景技术：
：：2.图1示出了在半导体芯片制造工艺的一种litho(光刻)工艺的示意图。3.其中，301表征tarc(topanti-reflectioncoating，顶部抗反射涂层)，302表征pr(光刻胶)，303表征film(薄膜)，304表征substrate(衬底)。参照图2所示，在半导体芯片制造工艺中，依次进行步骤s101、涂pr；步骤s102、涂tarc；步骤s103、ebr(edgebeadremoval，晶圆片边缘珠清除) backrinse(背面清洗)。为了得到更好的prprofile(光刻胶轮廓)，曝光工艺通常会增加tarc的方式来减少pr顶部因光反射造成的prtoploss(光刻胶顶部损失)和减少defect(缺陷)。为防止tarc回流至晶背，导致wafer(晶圆)晶背脏污、污染曝光机台(wafertable)，所以往往通过超纯水(diw)的方式进行backrinse清洗(tarc难溶于纯有机溶剂)。图3示出了ebr backrinse步骤的操作方式，其中，801表征背面清洗喷头。在背面清洗步骤中，需要高转速。而且ebr和backrinse是绑定在一起作业，为保证去边profile，ebr必须高转速。由于wafer背面工艺差异(如oxide(氧化)，低导电率)与diw发生高速旋转摩擦，在曝光机台的wafertable特定位置附近产生静电富集，从而造成charging(充电)，长期使用后导致wafertabledamage(曝光机台损伤)。技术实现要素：4.本发明要解决的技术问题是为了克服现有技术的电荷俘获型闪存器件不能承受过擦除的缺陷，提供一种半导体芯片制作方法。5.本发明是通过下述技术方案来解决上述技术问题：6.本发明提供一种半导体芯片制作方法，包括以下步骤：7.在晶圆的正面涂tarc；8.对晶圆的正面进行高转速ebr，高转速为高于预设转速值的转速；9.对晶圆的背面进行低转速冲洗，低转速为低于预设转速值的转速。10.较佳地，在在晶圆的正面涂tarc的步骤之前，半导体芯片制作方法还包括以下步骤：11.在晶圆的正面涂pr；12.在晶圆的正面涂tarc包括：13.在pr的上方涂tarc。14.较佳地，在对晶圆的背面进行低转速冲洗的步骤之后，半导体芯片制作方法还包括以下步骤：15.对晶圆进行高速甩干。16.较佳地，在晶圆的正面涂pr的步骤之前，半导体芯片制作方法还包括以下步骤：17.在晶圆的正面设置薄膜；18.在晶圆的正面涂pr包括：19.在薄膜的上方涂pr。20.较佳地，在晶圆的正面涂tarc包括：21.在晶圆的正面旋涂tarc。22.较佳地，在对晶圆进行高速甩干的步骤之后，半导体芯片制作方法还包括以下步骤：23.对晶圆进行光刻。24.较佳地，高转速的转速范围为1000～1400rpm。25.较佳地，低转速的转速范围为400～800rpm。26.本发明的积极进步效果在于：本发明采用低转速的backrinse有效降低了晶背电荷聚集；晶背电荷聚集的降低，可以有效减轻曝光机台损伤，提高了ovl(overlay，测量前层与本层之间曝光的准确度)精度，延长了曝光机台的使用寿命。27.本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明28.图1为现有技术中的一种光刻工艺的示意图。29.图2为现有技术的一种半导体芯片制造工艺曝光前的流程图。30.图3为现有技术的一种半导体芯片制造工艺中进行ebr backrinse的示意图。31.图4为本发明的一较佳实施例的半导体芯片制作方法的流程图。32.图5为本发明的一较佳实施例的半导体芯片制作方法的高转速ebr的示意图。33.图6为本发明的一较佳实施例的半导体芯片制作方法的低转速backrinse的示意图。34.图7为基于现有技术进行半导体芯片制作在背面清洗步骤产生的静电的分布图。35.图8为本发明的一较佳实施例的半导体芯片制作方法在背面清洗步骤产生的静电的分布图。具体实施方式36.下面举一较佳实施例，并结合附图来更清楚完整地说明本发明。37.本实施例提供一种半导体芯片制作方法。参照图4，该半导体芯片制作方法包括以下步骤：38.步骤s201、涂pr。39.步骤s202、涂tarc。40.在一种可选的实施方式中，晶圆的正面设置薄膜，然后，在薄膜的上方涂pr。接下来，在pr的上方旋涂tarc。41.步骤s203、高转速ebr。具体实施时，参照图5实施ebr正面洗边。在一些可选的实施方式中，ebr转速的较佳范围为1000～1400rpm(roundperminute，周每分钟)。42.步骤s204、低转速backrinse。具体实施时，参照图6进行低速背面清洗。其中采用的低转速低于实施ebr的常规转速。在一些可选的实施方式中，低转速backrinse的转速的较佳范围为600 /-200rpm，也即，400～800rpm。43.步骤s205、高速甩干。44.步骤s206、对晶圆进行光刻。45.图7示出了基于现有技术进行半导体芯片制作在背面清洗步骤产生的静电的分布图，其中示出了两个样本，△charging表征静电富集。图8示出了基于根据半导体芯片制作方法在背面清洗步骤产生的静电的分布图，其中示出了两个样本，△charging表征静电富集。对比可见，静电富集情况明显改善。46.本实施例的半导体芯片制作方法主要是将ebr和backrinse分开作业，并将backrinse的转速降低。baskrinse受转速影响较大，转速越大，电荷聚集严重，采用低转速的backrinse有效降低了晶背电荷聚集。晶背电荷聚集的降低，可以有效减轻可以有效减轻曝光机台损伤，提高了ovl精度，延长了曝光机台的使用寿命。47.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。技术特征：1.一种半导体芯片制作方法，其特征在于，包括以下步骤：在晶圆的正面涂tarc；对所述晶圆的正面进行高转速ebr，所述高转速为高于预设转速值的转速；对所述晶圆的背面进行低转速冲洗，所述低转速为低于所述预设转速值的转速。2.如权利要求1所述的半导体芯片制作方法，其特征在于，在所述在晶圆的正面涂tarc的步骤之前，所述半导体芯片制作方法还包括以下步骤：在所述晶圆的正面涂pr；所述在晶圆的正面涂tarc包括：在所述pr的上方涂所述tarc。3.如权利要求1所述的半导体芯片制作方法，其特征在于，在所述对所述晶圆的背面进行低转速冲洗的步骤之后，所述半导体芯片制作方法还包括以下步骤：对所述晶圆进行高速甩干。4.如权利要求2所述的半导体芯片制作方法，其特征在于，所述在所述晶圆的正面涂pr的步骤之前，所述半导体芯片制作方法还包括以下步骤：在所述晶圆的正面设置薄膜；所述在所述晶圆的正面涂pr包括：在所述薄膜的上方涂pr。5.如权利要求1所述的半导体芯片制作方法，其特征在于，所述在晶圆的正面涂tarc包括：在所述晶圆的正面旋涂tarc。6.如权利要求3所述的半导体芯片制作方法，其特征在于，在对所述晶圆进行高速甩干的步骤之后，所述半导体芯片制作方法还包括以下步骤：对所述晶圆进行光刻。7.如权利要求1所述的半导体芯片制作方法，其特征在于，所述高转速的转速范围为1000～1400rpm。8.如权利要求1所述的半导体芯片制作方法，其特征在于，所述低转速的转速范围为400～800rpm。技术总结本发明提供一种半导体芯片制作方法，包括以下步骤：在晶圆的正面涂TARC；对晶圆的正面进行高转速EBR，高转速为高于预设转速值的转速；对晶圆的背面进行低转速冲洗，低转速为低于预设转速值的转速。本发明采用低转速的Backrinse有效降低了晶背电荷聚集；晶背电荷聚集的降低，可以有效减轻曝光机台损伤，提高了OVL精度，延长了曝光机台的使用寿命。延长了曝光机台的使用寿命。延长了曝光机台的使用寿命。技术研发人员：王德朋李玉华金乐群费志平受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：2021.11.09技术公布日：2022/2/28
技术领域：
：，特别涉及一种半导体芯片制作方法。
背景技术：
：：2.图1示出了在半导体芯片制造工艺的一种litho(光刻)工艺的示意图。3.其中，301表征tarc(topanti-reflectioncoating，顶部抗反射涂层)，302表征pr(光刻胶)，303表征film(薄膜)，304表征substrate(衬底)。参照图2所示，在半导体芯片制造工艺中，依次进行步骤s101、涂pr；步骤s102、涂tarc；步骤s103、ebr(edgebeadremoval，晶圆片边缘珠清除) backrinse(背面清洗)。为了得到更好的prprofile(光刻胶轮廓)，曝光工艺通常会增加tarc的方式来减少pr顶部因光反射造成的prtoploss(光刻胶顶部损失)和减少defect(缺陷)。为防止tarc回流至晶背，导致wafer(晶圆)晶背脏污、污染曝光机台(wafertable)，所以往往通过超纯水(diw)的方式进行backrinse清洗(tarc难溶于纯有机溶剂)。图3示出了ebr backrinse步骤的操作方式，其中，801表征背面清洗喷头。在背面清洗步骤中，需要高转速。而且ebr和backrinse是绑定在一起作业，为保证去边profile，ebr必须高转速。由于wafer背面工艺差异(如oxide(氧化)，低导电率)与diw发生高速旋转摩擦，在曝光机台的wafertable特定位置附近产生静电富集，从而造成charging(充电)，长期使用后导致wafertabledamage(曝光机台损伤)。技术实现要素：4.本发明要解决的技术问题是为了克服现有技术的电荷俘获型闪存器件不能承受过擦除的缺陷，提供一种半导体芯片制作方法。5.本发明是通过下述技术方案来解决上述技术问题：6.本发明提供一种半导体芯片制作方法，包括以下步骤：7.在晶圆的正面涂tarc；8.对晶圆的正面进行高转速ebr，高转速为高于预设转速值的转速；9.对晶圆的背面进行低转速冲洗，低转速为低于预设转速值的转速。10.较佳地，在在晶圆的正面涂tarc的步骤之前，半导体芯片制作方法还包括以下步骤：11.在晶圆的正面涂pr；12.在晶圆的正面涂tarc包括：13.在pr的上方涂tarc。14.较佳地，在对晶圆的背面进行低转速冲洗的步骤之后，半导体芯片制作方法还包括以下步骤：15.对晶圆进行高速甩干。16.较佳地，在晶圆的正面涂pr的步骤之前，半导体芯片制作方法还包括以下步骤：17.在晶圆的正面设置薄膜；18.在晶圆的正面涂pr包括：19.在薄膜的上方涂pr。20.较佳地，在晶圆的正面涂tarc包括：21.在晶圆的正面旋涂tarc。22.较佳地，在对晶圆进行高速甩干的步骤之后，半导体芯片制作方法还包括以下步骤：23.对晶圆进行光刻。24.较佳地，高转速的转速范围为1000～1400rpm。25.较佳地，低转速的转速范围为400～800rpm。26.本发明的积极进步效果在于：本发明采用低转速的backrinse有效降低了晶背电荷聚集；晶背电荷聚集的降低，可以有效减轻曝光机台损伤，提高了ovl(overlay，测量前层与本层之间曝光的准确度)精度，延长了曝光机台的使用寿命。27.本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明28.图1为现有技术中的一种光刻工艺的示意图。29.图2为现有技术的一种半导体芯片制造工艺曝光前的流程图。30.图3为现有技术的一种半导体芯片制造工艺中进行ebr backrinse的示意图。31.图4为本发明的一较佳实施例的半导体芯片制作方法的流程图。32.图5为本发明的一较佳实施例的半导体芯片制作方法的高转速ebr的示意图。33.图6为本发明的一较佳实施例的半导体芯片制作方法的低转速backrinse的示意图。34.图7为基于现有技术进行半导体芯片制作在背面清洗步骤产生的静电的分布图。35.图8为本发明的一较佳实施例的半导体芯片制作方法在背面清洗步骤产生的静电的分布图。具体实施方式36.下面举一较佳实施例，并结合附图来更清楚完整地说明本发明。37.本实施例提供一种半导体芯片制作方法。参照图4，该半导体芯片制作方法包括以下步骤：38.步骤s201、涂pr。39.步骤s202、涂tarc。40.在一种可选的实施方式中，晶圆的正面设置薄膜，然后，在薄膜的上方涂pr。接下来，在pr的上方旋涂tarc。41.步骤s203、高转速ebr。具体实施时，参照图5实施ebr正面洗边。在一些可选的实施方式中，ebr转速的较佳范围为1000～1400rpm(roundperminute，周每分钟)。42.步骤s204、低转速backrinse。具体实施时，参照图6进行低速背面清洗。其中采用的低转速低于实施ebr的常规转速。在一些可选的实施方式中，低转速backrinse的转速的较佳范围为600 /-200rpm，也即，400～800rpm。43.步骤s205、高速甩干。44.步骤s206、对晶圆进行光刻。45.图7示出了基于现有技术进行半导体芯片制作在背面清洗步骤产生的静电的分布图，其中示出了两个样本，△charging表征静电富集。图8示出了基于根据半导体芯片制作方法在背面清洗步骤产生的静电的分布图，其中示出了两个样本，△charging表征静电富集。对比可见，静电富集情况明显改善。46.本实施例的半导体芯片制作方法主要是将ebr和backrinse分开作业，并将backrinse的转速降低。baskrinse受转速影响较大，转速越大，电荷聚集严重，采用低转速的backrinse有效降低了晶背电荷聚集。晶背电荷聚集的降低，可以有效减轻可以有效减轻曝光机台损伤，提高了ovl精度，延长了曝光机台的使用寿命。47.虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。技术特征：1.一种半导体芯片制作方法，其特征在于，包括以下步骤：在晶圆的正面涂tarc；对所述晶圆的正面进行高转速ebr，所述高转速为高于预设转速值的转速；对所述晶圆的背面进行低转速冲洗，所述低转速为低于所述预设转速值的转速。2.如权利要求1所述的半导体芯片制作方法，其特征在于，在所述在晶圆的正面涂tarc的步骤之前，所述半导体芯片制作方法还包括以下步骤：在所述晶圆的正面涂pr；所述在晶圆的正面涂tarc包括：在所述pr的上方涂所述tarc。3.如权利要求1所述的半导体芯片制作方法，其特征在于，在所述对所述晶圆的背面进行低转速冲洗的步骤之后，所述半导体芯片制作方法还包括以下步骤：对所述晶圆进行高速甩干。4.如权利要求2所述的半导体芯片制作方法，其特征在于，所述在所述晶圆的正面涂pr的步骤之前，所述半导体芯片制作方法还包括以下步骤：在所述晶圆的正面设置薄膜；所述在所述晶圆的正面涂pr包括：在所述薄膜的上方涂pr。5.如权利要求1所述的半导体芯片制作方法，其特征在于，所述在晶圆的正面涂tarc包括：在所述晶圆的正面旋涂tarc。6.如权利要求3所述的半导体芯片制作方法，其特征在于，在对所述晶圆进行高速甩干的步骤之后，所述半导体芯片制作方法还包括以下步骤：对所述晶圆进行光刻。7.如权利要求1所述的半导体芯片制作方法，其特征在于，所述高转速的转速范围为1000～1400rpm。8.如权利要求1所述的半导体芯片制作方法，其特征在于，所述低转速的转速范围为400～800rpm。技术总结本发明提供一种半导体芯片制作方法，包括以下步骤：在晶圆的正面涂TARC；对晶圆的正面进行高转速EBR，高转速为高于预设转速值的转速；对晶圆的背面进行低转速冲洗，低转速为低于预设转速值的转速。本发明采用低转速的Backrinse有效降低了晶背电荷聚集；晶背电荷聚集的降低，可以有效减轻曝光机台损伤，提高了OVL精度，延长了曝光机台的使用寿命。延长了曝光机台的使用寿命。延长了曝光机台的使用寿命。技术研发人员：王德朋李玉华金乐群费志平受保护的技术使用者：华虹半导体（无锡）有限公司技术研发日：2021.11.09技术公布日：2022/2/28
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
