分栅式闪存器件及其制备方法、电子设备与流程

1.本技术涉及半导体技术领域，特别是涉及一种分栅式闪存器件结构及其制备方法，还涉及一种电子设备。


背景技术：

2.闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。
3.闪存为分栅结构、堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。浮栅尖端的高度与尖锐度会影响浮栅在编程、擦写时候耦合的电压，从而影响闪存在编程、擦写时的性能，增大场氧的厚度可以使浮栅尖端变得更尖锐，但是浮栅中心位置底部与场氧底部之间的距离很小，增大场氧的厚度可能会使浮栅氧化穿透，并且当浮栅厚度过小时，不利于分栅式闪存存储器件写入时电子的存储，导致器件的性能变差。


技术实现要素：

4.基于此，有必要针对上述问题提供一种分栅式闪存器件及其制备方法，在不改变浮栅结构底部与场氧底部之间距离的同时，改善浮栅结构的尖端。
5.一种分栅式闪存器件的制备方法，包括：
6.获取衬底，所述衬底上依次形成有栅介质层薄膜、浮栅多晶硅薄膜；
7.在所述浮栅多晶硅薄膜上形成硬掩膜层薄膜；
8.刻蚀所述硬掩膜层薄膜，在浮栅预设区域形成不少于2个开口，所述开口露出部分所述浮栅多晶硅薄膜；
9.进行热氧化工艺，在所述浮栅预设区域的浮栅多晶硅薄膜中形成场氧层，所述场氧层的底部与所述浮栅多晶硅薄膜的低部之间的距离不小于预设距离；
10.进行刻蚀工艺，去除所述衬底上的硬掩膜层薄膜，以及所述浮栅预设区域之外的栅介质层薄膜、浮栅多晶硅薄膜，获取由剩余栅介质层薄膜、剩余浮栅多晶硅薄膜构成的浮栅结构；
11.在所述衬底上形成隧穿氧化层薄膜。
12.在其中一个实施例中，所述开口在所述浮栅预设区域均匀分布。
13.在其中一个实施例中，所述开口在浮栅预设区域关于所述浮栅预设区域的中心线对称分布。
14.在其中一个实施例中，所述方法还包括：
15.形成选择栅结构，所述选择栅结构位于所述浮栅结构一侧的隧穿氧化层表面，并沿所述隧穿氧化层延伸到部分所述浮栅结构上。
16.在其中一个实施例中，所述刻蚀所述硬掩膜层薄膜，在浮栅预设区域形成不少于2个开口的步骤包括：
17.在所述硬掩膜层薄膜上形成第一光刻胶图形，所述第一光刻胶图形露出浮栅预设区域中预设开口区域的硬掩膜层薄膜；
18.刻蚀去除所述预设开口区域的硬掩膜层薄膜，在所述预设开口区域形成所述开口；
19.去除所述第一光刻胶图形。
20.在其中一个实施例中，所述栅介质层薄膜包括氧化层薄膜、高k栅介质层薄膜。
21.在其中一个实施例中，所述在所述浮栅多晶硅薄膜上形成硬掩膜层薄膜之前还包括形成浅槽隔离结构的步骤。
22.在其中一个实施例中，所述硬掩膜层薄膜至少包括氮化硅薄膜、氮氧化硅薄膜、碳氧化硅薄膜、碳氮化硅薄膜、碳氮氧化硅薄膜种的一种。
23.上述分栅式闪存器件的制备方法，通过在浮栅预设区域形成不少于2个露出部分浮栅多晶硅薄膜的开口，通过上述开口将浮栅预设区域的浮栅多晶硅薄膜分成不少于2个区域，然后通过热氧化工艺在浮栅预设区域的浮栅多晶硅薄膜中形成场氧层，所述场氧层底部与浮栅多晶硅薄膜的底部之间的距离不小于预设距离，在通过刻蚀工艺获取位于场氧层下方的浮栅结构。与浮栅预设区域形成1个露出部分浮栅多晶硅薄膜的开口之后，通过热氧化工艺在浮栅预设区域的浮栅多晶硅薄膜中形成场氧层相比，在场氧层底部与浮栅多晶硅薄膜的底部之间的距离不变的情况下，本技术中得到的浮栅结构的浮栅尖端的高度与尖锐度更好，进行分栅式闪存器件的擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。
24.一种分栅式闪存器件，包括：
25.衬底；
26.栅介质层，位于所述衬底上；
27.浮栅多晶硅层，位于所述栅介质层上；
28.场氧层，位于所述浮栅多晶硅层上，所述场氧层是通过热氧化工艺形成的；
29.隧穿氧化层，位于所述场氧层上，且沿所述场氧层延伸至所述浮栅多晶硅层两侧的衬底上；
30.其中，所述场氧层的底部与浮栅多晶硅的底部之间的距离不小于预设距离；所述场氧层与所述浮栅多晶硅层接触面的纵截面为至少具有两个波谷的波浪形。
31.在其中一个实施例中，所述波浪形与所述隧穿氧化层交接处的切线斜率大于预设值；所述预设值是指所述场氧层与所述浮栅多晶硅层接触面的纵截面为具有一个波谷的抛物线形时，所述抛物线形与所述隧穿氧化层交接处的切线斜率。
32.在其中一个实施例中，所述波浪形关于所述场氧层的中心线对称。
33.在其中一个实施例中，所述波浪形具有两个波谷，且所述波谷与所述浮栅多晶硅层底部之间的距离相等。
34.在其中一个实施例中，还包括选择栅结构，选择栅结构位于所述浮栅多晶硅层一侧的隧穿氧化层表面，并沿所述隧穿氧化层延伸到部分所述浮栅多晶硅层上。
35.一种电子设备，所述电子设备包括上述任一项所述的分栅式闪存器件。
36.上述分栅式闪存器件及电子设备，包括衬底；栅介质层，位于所述衬底上；浮栅多晶硅层，位于所述栅介质层上；场氧层，位于所述浮栅多晶硅层上，所述场氧层是通过热氧化工艺形成的；隧穿氧化层，位于所述场氧层上，且沿所述场氧层延伸至所述浮栅多晶硅层两侧的衬底上；其中，所述场氧层的底部与浮栅多晶硅的底部之间的距离不小于预设距离；所述场氧层与所述浮栅多晶硅层接触面的纵截面为至少具有两个波谷的波浪形，且所述波浪形与所述隧穿氧化层交接处的切线斜率大于预设值；所述预设值是指所述场氧层与所述浮栅多晶硅层接触面的纵截面为具有一个波谷的抛物线形时，所述抛物线形与所述隧穿氧化层交接处的切线斜率。本技术中场氧层与浮栅多晶硅层接触面的纵截面为至少具有两个波谷的波浪形，且波浪形与隧穿氧化层交接处的切线斜率大于预设值，使得由栅介质层和浮栅多晶硅层构成的浮栅结构的浮栅尖端的高度与尖锐度更好，进行分栅式闪存器件的擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。
附图说明
37.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
38.图1为一实施例中提供的分栅式闪存器件的制备方法的流程图；
39.图2为一实施例中步骤s104之后分栅式闪存器件的剖面示意图；
40.图3为一实施例中步骤s106之后分栅式闪存器件的剖面示意图；
41.图4为一实施例中步骤s108之后分栅式闪存器件的剖面示意图；
42.图5为一实施例中步骤s110之后分栅式闪存器件的剖面示意图；
43.图6为一实施例中步骤s112之后分栅式闪存器件的剖面示意图。
具体实施方式
44.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本技术的公开内容更加透彻全面。
45.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
46.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、
部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
47.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
48.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
49.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
50.分栅式闪存存储器擦除机理是通过在选择栅上加高压，以fowler-nordheim(fn)隧穿方式将电子从浮栅尖端经过隧穿氧化层向选择栅隧穿，当浮栅尖端越尖，电场越大，势垒宽度越小，电子越容易隧穿，闪存存储器的擦除性能越好。当前结构浮栅尖端比较钝，增大场氧可以使浮栅尖端变得更尖锐，但是浮栅中心位置非常薄，继续增加场氧可能会氧化穿透浮栅多晶硅，场氧太薄不利于分栅式闪存存储器写入时电子的存储，导致分栅式闪存存储器的性能变差，严重时可能导致器件失效。
51.如图1所示，在其中一个实施例中，提供一种分栅式闪存器件的制备方法，包括：
52.s102，获取衬底，所述衬底上依次形成有栅介质层薄膜、浮栅多晶硅薄膜。
53.如图2所示，获取衬底102，所述衬底102上依次形成有栅介质层薄膜104和浮栅多晶硅薄膜106。
54.所述衬底102可以是单晶硅，多晶硅或非晶硅；所述衬底102也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述衬底102可以是体材料，也可以是复合结构，如绝缘体上硅；所述102还可以是其它半导体材料，这里不再一一举例。
55.s104，在所述浮栅多晶硅薄膜上形成硬掩膜层薄膜。
56.在浮栅多晶硅薄膜106上形成硬掩膜层薄膜108。
57.s106，刻蚀所述硬掩膜层薄膜，在浮栅预设区域形成不少于2个开口。
58.如图3所示，刻蚀所述硬掩膜层薄膜108，得到由剩余硬掩膜层薄膜108构成的硬掩膜层202，在浮栅预设区域形成不少于2个开口112，所述开口112露出部分所述浮栅多晶硅薄膜106。
59.s108，进行热氧化工艺，在所述浮栅预设区域的浮栅多晶硅薄膜中形成场氧层。
60.如图4所示，进行热氧化工艺，在所述浮栅预设区域109的浮栅多晶硅薄膜106中形成场氧层204，所述场氧层204的底部与所述浮栅多晶硅薄膜106的底部之间的距离不小于预设距离。
61.s110，获取浮栅结构。
62.如图5所示，进行刻蚀工艺，去除所述衬底102上的硬掩膜层薄膜，即去除所述衬底102上的硬掩膜层202，以及所述浮栅预设区域之外的栅介质层薄104、浮栅多晶硅薄膜106，获取由剩余栅介质层薄膜104即栅介质层206、剩余浮栅多晶硅薄膜106即浮栅多晶硅层208构成的浮栅结构114。
63.s112，在所述衬底上形成隧穿氧化层。
64.如图6所示，在衬底102上形成隧穿氧化层116，隧穿氧化层116覆盖在场氧层204的表面，并沿浮栅结构114的侧壁向下延伸至衬底102的表面。
65.如图4所示，相邻开口112之间的距离需满足形成场氧层204之后，相邻开口下的场氧层连成一个整体，图4中虚线椭圆为现有技术中在浮栅预设区域109中形成的场氧层的示例性位置，与现有技术相比，本技术通过在硬掩膜层202中的浮栅预设区域109形成不少于2个开口112，使得场氧层204的底部与所述浮栅多晶硅薄膜106的底部之间的最小距离不变的情况下，即不改变分栅式闪存器件写入性能和可靠性，使得浮栅多晶硅薄膜106与场氧层204在浮栅预设区域109边缘区域的切线夹角更小，在后续获取更尖锐的浮栅结构114，当器件进行擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。
66.在其中一个实施例中，所述栅介质层薄膜104包括氧化层薄膜、高k栅介质层薄膜。
67.在其中一个实施例中，所述在所述浮栅多晶硅薄膜106上形成硬掩膜层薄膜108之前还包括形成浅槽隔离结构的步骤。
68.在其中一个实施例中，所述硬掩膜层薄膜108至少包括氮化硅薄膜、氮氧化硅薄膜、碳氧化硅薄膜、碳氮化硅薄膜、碳氮氧化硅薄膜种的一种。
69.如图2，图3所示，在其中一个实施例中，所述刻蚀所述硬掩膜层薄膜108，在浮栅预设区域形成不少于2个开口112的步骤包括：
70.首先，在所述硬掩膜层薄膜108上形成第一光刻胶图形110，所述第一光刻胶图形110露出浮栅预设区域109中预设开口区域111的硬掩膜层薄膜108；
71.其次，刻蚀去除所述预设开口区域111的硬掩膜层薄膜108，在所述预设开口区域111形成所述开口112；
72.再次，去除所述第一光刻胶图形110，此时，分栅式闪存器件的剖面示意图如图3所示。
73.在其中一个实施例中，所述开口112在所述浮栅预设区域109均匀分布。
74.在其中一个实施例中，所述开口112在浮栅预设区域109关于所述浮栅预设区域109的中心线对称分布。
75.如图6所示，在其中一个实施例中，所述方法还包括：
76.形成选择栅结构118，所述选择栅结构118位于所述浮栅结构114一侧的隧穿氧化层116表面，并沿所述隧穿氧化层116延伸到部分所述浮栅结构114上。
77.上述分栅式闪存器件的制备方法，通过在浮栅预设区域形成不少于2个露出部分浮栅多晶硅薄膜的开口，通过上述开口将浮栅预设区域的浮栅多晶硅薄膜分成不少于2个区域，然后通过热氧化工艺在浮栅预设区域的浮栅多晶硅薄膜中形成场氧层，所述场氧层底部与浮栅多晶硅薄膜的底部之间的距离不小于预设距离，在通过刻蚀工艺获取位于场氧层下方的浮栅结构。与浮栅预设区域形成不少于露出部分浮栅多晶硅薄膜的开口之后，通过热氧化工艺在浮栅预设区域的浮栅多晶硅薄膜中形成场氧层相比，在场氧层底部与浮栅多晶硅薄膜的底部之间的距离不变的情况下，本技术中得到的浮栅结构的浮栅尖端的高度与尖锐度更好，进行分栅式闪存器件的擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。
78.如图6所示，在其中一个实施例中，提供一种分栅式闪存器件，包括：
79.衬底102；
80.栅介质层206，位于所述衬底102上；
81.浮栅多晶硅层208，位于所述栅介质层206上；
82.场氧层204，位于所述浮栅多晶硅层208上，所述场氧层204是通过热氧化工艺形成的；
83.隧穿氧化层116，位于所述场氧层204上，且沿所述场氧层204延伸至所述浮栅多晶硅层208两侧的衬底上；
84.其中，所述场氧层204的底部与浮栅多晶硅208的底部之间的距离不小于预设距离；所述场氧层204与所述浮栅多晶硅层208接触面的纵截面为至少具有两个波谷的波浪形，且所述波浪形与所述隧穿氧化层116交接处的切线斜率大于预设值；所述预设值是指所述场氧层204与所述浮栅多晶硅层208接触面的纵截面为具有一个波谷的抛物线形时，所述抛物线形与所述隧穿氧化层交接处的切线斜率。
85.在其中一个实施例中，所述波浪形关于所述场氧层204的中心线对称。
86.在其中一个实施例中，所述波浪形具有两个波谷，且所述波谷与所述浮栅多晶硅层208底部之间的距离相等。
87.在其中一个实施例中，还包括选择栅结构118，选择栅结构118位于所述浮栅多晶硅层208一侧的隧穿氧化层116表面，并沿所述隧穿氧化层116延伸到部分所述浮栅多晶硅层208上。
88.在其中一个实施例中，提供一种电子设备，所述电子设备包括上述任一项所述的分栅式闪存器件。
89.上述分栅式闪存器件及电子设备，包括衬底；栅介质层，位于所述衬底上；浮栅多晶硅层，位于所述栅介质层上；场氧层，位于所述浮栅多晶硅层上，所述场氧层是通过热氧化工艺形成的；隧穿氧化层，位于所述场氧层上，且沿所述场氧层延伸至所述浮栅多晶硅层两侧的衬底上；其中，所述场氧层的底部与浮栅多晶硅的底部之间的距离不小于预设距离；所述场氧层与所述浮栅多晶硅层接触面的纵截面为至少具有两个波谷的波浪形，且所述波浪形与所述隧穿氧化层交接处的切线斜率大于预设值；所述预设值是指所述场氧层与所述
浮栅多晶硅层接触面的纵截面为具有一个波谷的抛物线形时，所述抛物线形与所述隧穿氧化层交接处的切线斜率。本技术中场氧层与浮栅多晶硅层接触面的纵截面为至少具有两个波谷的波浪形，且波浪形与隧穿氧化层交接处的切线斜率大于预设值，使得由栅介质层和浮栅多晶硅层构成的浮栅结构的浮栅尖端的高度与尖锐度更好，进行分栅式闪存器件的擦除操作时，会形成更大的电场，电子更有利于进行隧穿，从而获得一个更好的擦除性能。
90.应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
91.在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
92.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
93.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。