一种低压差线性稳压电路的制作方法

1.本发明实施例涉及稳压器技术领域，尤其涉及一种低压差线性稳压电路。


背景技术：

2.低压差线性稳压电路因具有面积小，自身功耗低，方案简单等优势被广泛应用到电子系统中。在低压差线性稳压电路设计时，为了进一步减小电流，将分压反馈去除，直接采用负载当反馈支路，为实现此做法，需要使电路的参考电压达到输出值。
3.现有技术是将参考电流加载到两个二极管接法的nmos管上，产生的参考电压为2vthn，缺点是两个阈值叠加使得参考电压受工艺角及温度影响极大；第二种方法是将参考电流加载到电阻上，缺点是在10na小电流情况下，实现0.72v需要72m电阻，电路结构复杂，消耗面积非常大。


技术实现要素：

4.本发明提供一种低压差线性稳压电路，以实现参考电压达到要求且其温度特性可根据需求调整为正温、负温或零温。
5.本发明实施例提供了一种低压差线性稳压电路，所述低压差线性稳压电路包括放大单元、输出单元、反馈单元和参考电压产生单元；
6.所述放大单元包括第一输入端、第二输入端和输出端；所述放大单元的第一输入端与所述参考电压产生单元的输出端连接，所述放大单元的第二输入端与所述反馈单元的输出端连接，所述反馈单元输入端与所述输出单元的输出端连接，所述输出单元的输入端与所述放大单元的输出端连接；
7.所述参考电压产生单元包括第一电流源、第二电流源、第一晶体管和至少两个第二晶体管和第三晶体管；所述第一电流源连接于第一电源和所述第一晶体管的第一极之间，至少两个所述第二晶体管依次串联，并连接于所述第一晶体管的第二极和第二电源之间；其中，第一个所述第二晶体管的第一极连接所述第一晶体管的第二极，最后一个所述第二晶体管的第二极连接所述第二电源，所述第一晶体管的栅极以及各所述第二晶体管栅极连接所述第一晶体管的第一极；所述第一晶体管的衬底以及各所述第二晶体管衬底连接最后一个所述第二晶体管的第二极；
8.所述第二电流源连接于所述第三晶体管的第一极和所述第一电源之间，所述第三晶体管的栅极和第二极均连接所述第一晶体管的第二极，所述第三晶体管的第一极作为所述参考电压产生单元的输出端。
9.可选地，所述参考电压产生单元包括三个所述第二晶体管；
10.所述第一晶体管的第一极和栅极连接所述第一电流源的第一端，所述第一电流源的第二端连接所述第一电源；
11.第一个所述第二晶体管的第一极连接所述第一晶体管的第二极，后一个所述第二晶体管的第二极连接前一个所述第二晶体管的第一极，最后一个所述第二晶体管的第二极
连接所述第二电源。
12.可选地，所述第一晶体管、所述第二晶体管为n型管，所述第三晶体管为p型管。
13.可选地，各所述第二晶体管的尺寸相同或者不同。
14.可选地，所述第一晶体管的第二极的电压与工艺角无关，且为正温度系数的电压。
15.可选地，所述放大单元包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第三电流源；
16.所述第四晶体管与所述第五晶体管的栅极连接，并作为所述放大单元的第一输入端；所述第四晶体管的第一极与所述第五晶体管的第二极连接，所述第四晶体管的第二极与所述第八晶体管的第二极连接，并作为所述放大单元的输出端；所述第五晶体管的第一极与所述第三电流源的第一端连接；
17.所述第六晶体管与所述第七晶体管的栅极连接，并作为所述放大单元的第二输入端；所述第六晶体管的第一极与所述第七晶体管的第二极连接，所述第六晶体管的第二极与所述第九晶体管的第二极连接，所述第七晶体管的第一极与所述第三电流源的第一端连接；
18.所述第八晶体管的栅极与所述第九晶体管的栅极以及所述第九晶体管的第二极连接，所述第八晶体管的第一极以及所述第九晶体管的第一极与所述第一电源连接；所述第三电流源的第二端与所述第二电源连接。
19.可选地，所述第三电流源的电流大于所述第一电流源的电流和所述第二电流源的电流的3倍。
20.可选地，所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管为n型管；
21.所述第八晶体管和所述第九晶体管为p型管。
22.可选地，所述反馈单元包括电容，所述电容的第一极连接所述第四晶体管的第二极，所述电容的第二极连接所述低压差线性稳压电路的输出端和所述第六晶体管的栅极。
23.可选地，所述输出单元包括第十晶体管；所述第十晶体管的第一极连接所述第一电源，所述第十晶体管的栅极连接所述放大单元的输出端，所述第十晶体管的第二极连接所述低压差线性稳压电路的输出端。
24.现有技术是将参考电流加载到两个二极管接法的nmos管上，产生参考电压，两个阈值叠加使得参考电压受工艺角及温度影响极大；将参考电流加载到电阻上，在10na小电流情况下，实现0.72v需要72m得电阻，电路面积非常大。本实施例的技术方案，将参考电压产生单元的整体电压与第一晶体管的电压进行做差即可得到阈值消除的电压，该电压与工艺角无关且为正温，然后将其与第三晶体管的阈值电压进行叠加得到低压差线性稳压电路输出的参考电压。本实施例的技术方案解决了两个阈值电压叠加使得参考电压受工艺角及温度影响的问题，本实施例的电路无需使用电阻，解决了实现低电压需要大电阻导致电路面积大的问题，本实施例的电路结构简单，消耗面积小，参考电压受温度及工艺角影响甚微，其温度特性可以根据需求调整。
附图说明
25.图1是本发明实施例提供的一种低压差线性稳压电路的结构框图；
26.图2是本发明实施例提供的一种低压差线性稳压电路的结构示意图；
27.图3是本发明实施例提供的又一种低压差线性稳压电路的结构示意图；
28.图4是本发明实施例提供的又一种低压差线性稳压电路的结构示意图。
具体实施方式
29.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
30.实施例一
31.图1是本发明实施例提供的一种低压差线性稳压电路的结构框图，图2是本发明实施例提供的一种低压差线性稳压电路的结构示意图。参考图1-2，低压差线性稳压电路包括放大单元103、输出单元104、反馈单元102和参考电压产生单元101；
32.放大单元103包括第一输入端fa、第二输入端fb和输出端vout；放大单元103的第一输入端fa与参考电压产生单元101的输出端连接，放大单元103的第二输入端fb与反馈单元102的输出端fb连接，反馈单元102输入端fc与输出单元104的输出端连接，输出单元104的输入端与放大单元103的输出端连接vout；
33.参考电压产生单元101包括第一电流源iref3、第二电流源iref2、第一晶体管nm1和至少两个第二晶体管和第三晶体管pm1；第一电流源iref3连接于第一电源vdd和第一晶体管nm1的第一极之间，至少两个第二晶体管依次串联，并连接于第一晶体管nm1的第二极和第二电源vss之间；其中，第一个第二晶体管nm2的第一极连接第一晶体管nm1的第二极，最后一个第二晶体管nm4的第二极连接第二电源vss，第一晶体管nm1的栅极以及各第二晶体管栅极连接第一晶体管nm1的第一极；第一晶体管nm1的衬底以及各第二晶体管衬底连接最后一个第二晶体管nm4的第二极；
34.第二电流源iref2连接于第三晶体管pm1的第一极和第一电源vdd之间，第三晶体管pm1的栅极和第二极均连接第一晶体管nm1的第二极，第三晶体管pm1的第一极作为参考电压产生单元101的输出端。
35.具体的，低压差线性稳压电路工作时，第一晶体管nm1第一极的电压为vg，最后一个第二晶体管nm4第二极的电压为vss，vg减去vss即为参考电压产生单元101的整体电压vgs0，即vgs0＝vg-vss。由于第一个第二晶体管nm2的第一极连接第一晶体管nm1的第二极，两者等电位，所以第一晶体管nm1的第二极的电压为vb，vg减去vb即可得到第一晶体管nm1的电压vgs1，即vgs1＝vg-vb。将电压vgs0与电压vgs1做差后得到阈值消除后的第一晶体管nm1的第二极的电压vb，即vb＝(vgs0-vgs1) vss。
36.继续参考图2，可选地，第一晶体管nm1的第二极的电压vb与工艺角无关，且为正温度系数的电压。
37.其中，工艺角是指由于制作工艺偏差，不同的晶体管表现出来的特性除了阈值电压不一样以外，还有其他一些参数会有所不同，第一晶体管nm1的第二极的电压vb与工艺角无关，电压vb为正温度系数的电压，温度越高电压越大，温度越低电压越低。电压vb的电平值不变是为了用于控制第三晶体管pm1的导通电流不变，从而为放大单元103提供恒定的电流。
38.由于第三晶体管pm1的栅极和第二极均连接第一晶体管nm1的第二极，第三晶体管pm1的栅极和第二极电连接，等效为二极管连接方式，第三晶体管pm1的栅极电压等于上述阈值消除后的电压vb，第三晶体管pm1的栅极电压vb减去其第一极电压vd得到负温电压vthp，vb-vd＝vthp；最后vb电压叠加负温电压vthp得到低压差线性稳压电路输出的参考电压vref，vref＝vd＝vb-vthp。负温电压vthp即第三晶体管pm1的阈值电压，负温电压即温度越高电压越小。通过调节第三晶体管pm1的尺寸可以得到正温、负温或零温电压。
39.需要说明的是第一电源vdd输入的电压可以为电源正电压，第二电源vss输入的电压可以为电源的负电压。
40.现有技术是将参考电流加载到两个二极管接法的nmos管上，产生的参考电压，两个阈值叠加使得参考电压受工艺角及温度影响极大；将参考电流加载到电阻上，在10na小电流情况下，实现0.72v需要72m得电阻，电路面积非常大。本实施例的技术方案，将参考电压产生单元的整体电压与第一晶体管的电压进行做差即可得到阈值消除的电压，该电压与工艺角无关且为正温，然后将其与第三晶体管的阈值电压进行叠加得到低压差线性稳压电路输出的参考电压。本实施例的技术方案解决了两个阈值电压叠加使得参考电压受工艺角及温度影响的问题，本实施例的电路无需使用电阻，解决了实现低电压需要大电阻导致电路面积大的问题，本实施例的电路结构简单，消耗面积小，参考电压受温度及工艺角影响甚微，其温度特性可以根据需求调整。
41.继续参考图2，可选地，参考电压产生单元101包括三个第二晶体管；
42.第一晶体管nm1的第一极和栅极连接第一电流源iref3的第一端，第一电流源iref3的第二端连接第一电源vdd；
43.第一个第二晶体管nm2的第一极连接第一晶体管nm1的第二极，后一个第二晶体管nm3的第二极连接前一个第二晶体管nm2的第一极，最后一个第二晶体管nm4的第二极连接第二电源vss。
44.参考电压产生单元101的三个第二晶体管具有限制电压的作用，用于限制低压差线性稳压电路的输出端输出电压，防止电压过大引起输出电压的不稳定。具体的，第一个第二晶体管nm2的第一极连接第一晶体管nm1的第二极作为限压单元的第一端，最后一个第二晶体管nm4的第二极作为限压单元的第二端，三个第二晶体管的栅极相互电连接，各第二晶体管衬底连接最后一个第二晶体管nm4的第二极，每一个第二晶体管等效为二极管，当低压差线性稳压电路的输出端电压过大时，晶体管导通，使得低压差线性稳压电路输出端输出的电压流向第二电源vss，从而限制低压差线性稳压电路输出的电压，防止电压过大引起输出电压的不稳定。其中，正温度系数可以根据串联的nm3和nm4进行调节。
45.继续参考图2，可选地，第一晶体管nm1、第二晶体管nm2-nm4为n型管，第三晶体管pm1为p型管。
46.其中，使用pmos做上管、nmos做下管比较方便。pmos晶体管的跨导小于n沟道mos晶体管。此外，pmos晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。所以，第一晶体管nm1、第二晶体管nm2-nm4可以为n型mos管，第三晶体管pm1可以为p型mos管。
47.可选地，各第二晶体管的尺寸相同或者不同。
48.其中，各第二晶体管的尺寸相同时，可以降低工艺难度，而且两个相同的晶体管具有相同的性能。各第二晶体管的尺寸不同时，可以通过调节晶体管的尺寸得到正温、负温或
零温电压。
49.图3是本发明实施例提供的又一种低压差线性稳压电路的结构示意图，参考图3，可选地，放大单元103包括第四晶体管nm5、第五晶体管nm6、第六晶体管nm7、第七晶体管nm8、第八晶体管pm2、第九晶体管pm3和第三电流源iref1；
50.第四晶体管nm5与第五晶体管nm6的栅极连接，并作为放大单元103的第一输入端fa；第四晶体管nm5的第一极与第五晶体管nm6的第二极连接，第四晶体管nm5的第二极与第八晶体管pm2的第二极连接，并作为放大单元103的输出端vout；第五晶体管nm6的第一极与第三电流源iref1的第一端连接；
51.第六晶体管nm7与第七晶体管nm8的栅极连接，并作为放大单元103的第二输入端fb；第六晶体管nm7的第一极与第七晶体管nm8的第二极连接，第六晶体管nm7的第二极与第九晶体管pm3的第二极连接，第七晶体管nm8的第一极与第三电流源iref1的第一端连接；
52.第八晶体管pm2的栅极与第九晶体管pm3的栅极以及第九晶体管pm3的第二极连接，第八晶体管pm2的第一极以及第九晶体管pm3的第一极与第一电源vdd连接；第三电流源iref1的第二端与第二电源vss连接。
53.放大单元103中的第一对管由第四晶体管nm5、第五晶体管nm6构成，第二对管由第六晶体管nm7、第七晶体管nm8构成。在低压差线性稳压电路工作时，第一对管与参考电压产生单元101的输出端电连接的第四晶体管nm5工作在饱和区，第五晶体管nm6工作在线性区，使得第四晶体管nm5与参考电压产生单元101的输出端的等效输出阻抗很大。在此基础上，第一对管与参考电压产生单元101的输出端电连接的第四晶体管nm5占用面积相对于大电阻的占用面积比较小，从而减小了低压差线性稳压电路的占用面积，增加了低压差线性稳压电路的适用范围，还可以提供等效大的阻抗，无需额外的电流偏置或电压偏置，因而不会增加额外的功耗。
54.继续参考图3，可选地，第三电流源iref1的电流大于第一电流源iref3的电流和第二电流源iref2的电流的3倍。
55.示例性的，产生参考电压vref所消耗的电流仅为10na，第二电流源iref2与第一电流源iref3各消耗电流5na，第三电流源iref1消耗的电流为25na。
56.继续参考图3，可选地，第四晶体管nm5、第五晶体管nm6、第六晶体管nm7、第七晶体管nm8为n型管；第八晶体管pm2和第九晶体管pm3为p型管。
57.第四晶体管nm5、第五晶体管nm6的沟道长度和宽度可以相等，第六晶体管nm7、第七晶体管nm8的沟道长度和宽度可以相等。在制作晶体管的过程中，可以将放大单元103中输入对管中的晶体管等效为两个相同的n型晶体管，不仅可以降低工艺难度，而且两个相同的晶体管具有相同的性能，在对称管的第一极和第二极分别施加第一电源vdd和第二电源vss时，共容易实现一个晶体管工作在饱和区，一个晶体管工作在线性区，从而实现低压差线性稳压电路中补偿回路具有很大的等效输出阻抗。
58.需要说明的是，由于第四晶体管nm5、第五晶体管nm6构成输出对管，因此第四晶体管nm5、第五晶体管nm6需要相同，即第四晶体管nm5、第五晶体管nm6、第六晶体管nm7、第七晶体管nm8均可以相同且为n型管。
59.图4是本发明实施例提供的又一种低压差线性稳压电路的结构示意图，继续参考图4，可选地，反馈单元102包括电容c1，电容c1的第一极连接第四晶体管nm5的第二极fb，电
容c1的第二极连接低压差线性稳压电路的输出端vdig和第六晶体管nm7的栅极fb。
60.由于低压差线性稳压电路功耗低的特点，导致相位裕度与带宽难以平衡。因此，采用电容c1补偿相位裕度和增加带宽，同时减小补偿相位裕度和带宽时增加的元件占用面积，提高补偿效果，进而提高低压差线性稳压电路的适用范围。
61.继续参考图4，可选地，输出单元104包括第十晶体管pm4；第十晶体管pm4的第一极连接第一电源vdd，第十晶体管pm4的栅极连接放大单元103的输出端，第十晶体管pm4的第二极连接低压差线性稳压电路的输出端vdig。
62.其中，放大单元103和输出单元104形成反馈回路，通过反馈回路控制晶体管的压降，从而实现低压差线性稳压电路输出稳定电压。第十晶体管pm4为p型管，第十晶体管pm4的第一极可以为漏极，第十晶体管pm4的第二极可以为源极。
63.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。