半导体结构及其制备方法与流程

技术特征：
1.一种半导体结构的制备方法，包括：提供一基板；形成一掩膜层于该基板上，该掩膜层包括一周围区域和邻接该周围区域的一阵列区域；形成一第一蚀刻周围图案于该周围区域中和一第一蚀刻阵列图案于该阵列区域中，其中该第一蚀刻周围图案和该第一蚀刻阵列图案具有一顶表面、一侧壁和一底表面，该侧壁将该顶表面连接到该底表面；形成一第二周围图案于该第一蚀刻周围图案上并形成一第二阵列图案于该第一蚀刻阵列图案上；以及使用该第一蚀刻周围图案和该第二周围图案作为一蚀刻掩膜来蚀刻该掩膜层以形成一蚀刻掩膜层于该周围区域中。2.如权利要求1所述的半导体结构的制备方法，其中该基板包括一金属层。3.如权利要求1所述的半导体结构的制备方法，其中该掩膜层包括一氮化物层。4.如权利要求1所述的半导体结构的制备方法，其中形成该第一蚀刻周围图案和该第一蚀刻阵列图案包括：形成一第一光阻层于该掩膜层上；以及通过一第一光阻掩膜将该第一光阻层暴露于紫外线辐射，其中该第一光阻掩膜包括对应于该第一蚀刻周围图案和该第一蚀刻阵列图案的一第一透明部分和一第一不透明部分。5.如权利要求4所述的半导体结构的制备方法，其中在将该第一光阻层暴露于紫外线辐射之后，进行一显影制程以形成一第一图案。6.如权利要求5所述的半导体结构的制备方法，其中该第一图案包括位于该周围区域中的一第一周围图案和位于该阵列区域中的一第一阵列图案。7.如权利要求5所述的半导体结构的制备方法，其中在进行该显影制程之后，使用该第一图案作为一蚀刻掩膜来进行一蚀刻制程，以形成该第一蚀刻周围图案和该第一蚀刻阵列图案。8.如权利要求1所述的半导体结构的制备方法，其中形成该第二周围图案和该第二阵列图案包括：形成一第二光阻层于该第一蚀刻周围图案上和该第一蚀刻阵列图案上；以及通过一第二光阻掩膜将该第二光阻层暴露于紫外线辐射，其中该第二光阻掩膜包括对应于该第二周围图案的一第二透明部分和一第二不透明部分。9.如权利要求8所述的半导体结构的制备方法，其中形成该第二光阻层包括以该第二光阻层覆盖该第一蚀刻周围图案和该第一蚀刻阵列图案。10.如权利要求8所述的半导体结构的制备方法，其中在将该第二光阻层暴露于紫外线辐射之后，进行一显影制程以形成该第二周围图案和该第二阵列图案。11.如权利要求9所述的半导体结构的制备方法，其中该第二周围图案形成于该周围区域中的该第一蚀刻周围图案的该底表面上且与该侧壁分离。12.如权利要求9所述的半导体结构的制备方法，其中该第二阵列图案覆盖该阵列区域中的该第一蚀刻阵列图案的该顶表面和该底表面。13.如权利要求1所述的半导体结构的制备方法，其中该第一蚀刻周围图案的一第一节
距与该第一蚀刻阵列图案的一第二节距不同。14.如权利要求1所述的半导体结构的制备方法，其中该第二周围图案的一第一高度大于该第一蚀刻周围图案的一第二高度。15.一种半导体结构，包括：一基板，该基板包括一周围区域和邻接该周围区域的一阵列区域；一第一蚀刻图案，位于该基板上，其中该第一蚀刻图案包括一第一蚀刻周围图案和一第一蚀刻阵列图案，该第一蚀刻周围图案和该第一蚀刻阵列图案具有一顶表面、一侧壁和一底表面，该侧壁将该顶表面连接到该底表面；一第二周围图案，形成于该周围区域中；以及一第二阵列图案，形成于该阵列区域中。16.如权利要求15所述的半导体结构，其中该第二周围图案形成于该第一蚀刻周围图案的该底表面上且与该侧壁分离。17.如权利要求15所述的半导体结构，其中该第二阵列图案覆盖该第一蚀刻阵列图案的该顶表面和该底表面。18.如权利要求15所述的半导体结构，其中该基板包括一金属层。19.如权利要求15所述的半导体结构，其中该第一蚀刻周围图案的一第一节距与该第一蚀刻阵列图案的一第二节距不同。20.如权利要求15所述的半导体结构，其中该第二周围图案的一第一高度大于该第一蚀刻周围图案的一第二高度。

技术总结
本公开涉及半导体结构及其制备方法，提供一种双重图案化技术以定动态随机存取存储器(DRAM)单元中的周围图案。由于线宽的考量，周围图案线需要进行两次微影制程和两次蚀刻制程。在制造周围电路图案时，在阵列区域中存在额外的光阻图案可以增加周围电路图案线的稳定性。周围电路图案线在经过显影剂冲洗后不会塌陷。此外，由于阵列区域中的图案光阻覆盖率不过度，因此降低了蚀刻制程期间的负载效应，并且避免了光阻残余物的产生。并且避免了光阻残余物的产生。并且避免了光阻残余物的产生。


技术研发人员：郭景元 郭志豪
受保护的技术使用者：南亚科技股份有限公司
技术研发日：2021.08.09
技术公布日：2022/2/24