存储器系统及其制作方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种存储器系统及其制作方法。


背景技术：

2.随着数据存储技术的高速发展，越来越多的数据存储器系统出现在人们使用的电子设备中，例如：固态硬盘(ssd，solid state drives)等。ssd因具有读写速度快、抗震动、低功耗、无噪音、低热量、以及质量轻等特点，已被广泛应用于军事、车载、工业、医疗、和航空等领域。
3.然而，相关技术中的存储器系统在带宽上还需要进行进一步的提高。


技术实现要素：

4.为解决相关技术问题，本技术实施例提出一种存储器系统及其制作方法。
5.本技术实施例提供了一种存储器系统，包括：至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，
6.所述存储器装置与所述存储器控制器设置在同一管芯上；
7.所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；
8.所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。
9.上述方案中，所述第二相变存储器执行读取操作和写操作的速度大于所述第一相变存储器执行读取操作和写操作的速度。
10.上述方案中，所述第一相变存储器采用的相变材料包括基于硫属元素化物的合金；所述第二相变存储器采用的相变材料包括超晶格材料。
11.上述方案中，所述第一相变存储器包括彼此电连接的第一相变存储阵列和第一外围电路；所述第二相变存储器包括彼此电连接的第二相变存储阵列和第二外围电路；所述存储器控制器还包括与所述第一相变存储器和第二相变存储器均电连接的电容和第三外围电路；
12.所述第一外围电路、第二外围电路和第三外围电路并列的设置在同一衬底上；
13.所述第一外围电路上设置有所述第一相变存储阵列；所述第二外围电路和所述第三外围电路上设置有所述电容，所述电容上设置有所述第二相变存储阵列。
14.上述方案中，所述第一相变存储阵列具有四层堆叠的存储单元层；所述第二相变存储阵列具有一层存储单元层。
15.上述方案中，所述电容用于提供电源；所述电容包括多层金属层以及位于所述多层金属层间的绝缘层。
16.上述方案中，所述第三外围电路包括接口和整体控制部；其中，
17.所述接口用于与主机连接；
18.所述整体控制部至少用于控制所述第一相变存储器和所述第二相变存储器之间的数据传输。
19.上述方案中，所述接口与所述主机之间的通信协议包括高速串行计算机扩展总线标准(pcie，peripheral component interconnect express)5.0版。
20.上述方案中，所述存储器装置还包括第一金属互连层；所述存储器控制器还包括第二金属互连层；其中，通过所述第一金属互连层与所述第二金属互连层的电连接实现所述存储器装置和存储器控制器之间的数据传输。
21.本技术实施例还提供了一种固态硬盘，包括：本技术实施例提供的所述存储器系统。
22.本技术实施例还提供了一种存储器系统的制作方法，包括：
23.在同一管芯上形成至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，
24.所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；
25.所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。
26.上述方案中，所述第一相变存储器包括彼此电连接的第一相变存储阵列和第一外围电路；所述第二相变存储器包括彼此电连接的第二相变存储阵列和第二外围电路；所述存储器控制器还包括与所述第一相变存储器和第二相变存储器均电连接的电容和第三外围电路；
27.所述在同一管芯上形成至少一个存储器装置以及与所述存储器装置耦接的存储器控制器，包括：
28.在同一衬底上并列形成所述第一外围电路、第二外围电路、第三外围电路；
29.在所述第一外围电路上形成所述第一相变存储阵列；
30.在所述第二外围电路和第三外围电路上形成所述电容；
31.在所述电容上形成所述第二相变存储阵列。
32.上述方案中，所述方法还包括：
33.在所述存储器装置中形成第一金属互连层，并在所述存储器控制器中形成第二金属互连层；其中，通过所述第一金属互连层与所述第二金属互连层的电连接实现所述存储器装置和存储器控制器之间的数据传输。
34.本技术实施例提供了一种存储器系统及其制作方法，所述存储器系统包括：至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，所述存储器装置与所述存储器控制器设置在同一管芯上；所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。本技术实施例中，一方面，通过将存储器装置和存储器控制器设置在同一管芯上，使得存储器系统的面积利用率得到提高，有利于存储器系统的小型化需求；另一方面，通过用第一相变存储器存储数据，第二相变存储器缓存数据，因相变存储器具有较快的执行读取操作和写操作的速度，从而使得所形成的存储器系统的带宽得
到提高。
附图说明
35.图1为相关技术中一种固态硬盘的结构示意图；
36.图2为相关技术中一种固态硬盘的主控制器的结构示意图；
37.图3为相关技术中一种固态硬盘的数据传输路径的示意图；
38.图4a为本技术实施例提供的存储器系统的结构示意图一；
39.图4b为本技术实施例提供的存储器系统的结构示意图二；
40.图4c为本技术实施例提供的存储器系统的结构示意图三；
41.图5为本技术实施例提供的存储器系统的存储器装置和存储器控制器的排布示意图；
42.图6a-图6d为本技术实施例提供的具有四层堆叠的存储单元层的第一相变存储器的架构图；
43.图7a为本技术实施例提供的存储器系统的存储器装置的局部三维示意图；
44.图7b为本技术实施例提供的存储器系统的存储器装置的局部示意图；
45.图7c为本技术实施例提供的存储器系统的存储器控制器的局部示意图一；
46.图7d为本技术实施例提供的存储器系统的存储器控制器的局部示意图二。
具体实施方式
47.下面将参照附图更详细地描述本技术公开的示例性实施方式。虽然附图中显示了本技术的示例性实施方式，然而应当理解，可以以各种形式实现本技术，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本技术，并且能够将本技术公开的范围完整的传达给本领域的技术人员。
48.在下文的描述中，给出了大量具体的细节以便提供对本技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本技术发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
49.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
50.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本技术必然存在第一元件、部件、区、层或部分。
51.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
52.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
53.为了能够更加详尽地了解本技术实施例的特点与技术内容，下面结合附图对本技术实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本技术实施例。
54.实际应用中，存储器系统包括多种，例如ssd、u盘等等，本技术实施例适用于所有具有存储器装置和存储器控制器的存储器系统，本技术实施例仅以ssd为例进行示例性的说明。
55.如图1所示，相关技术中的ssd主要包括ssd缓存芯片、主控制器、存储芯片以及电容，且在相关技术中主要以动态随机存取存储器(dram，dynamic random access memory)作为ssd缓存芯片，以多个nand闪存作为存储芯片。其中，dram可用于保存逻辑地址与物理地址的对照表；主控制器是主机(英文可以表达为host)与nand闪存的桥梁，负责调度、执行主机命令，并转化为nand闪存的读写命令；nand闪存作为ssd的存储介质，用于存储数据。
56.图2示出了相关技术中ssd的主控制器的结构示意图，如图2所示，ssd的主控制器包括第一接口、第二接口、第三接口、双倍速率(ddr，double data rate)控制部以及外围电路。其中，第一接口为主机与ssd主控制器连接的接口，在数据传输时，在主机和ssd主控制器之间存在的第一接口使得主机与ssd主控制器之间能够进行数据和指令的交互，也就是说，主机和ssd主控制器之间的第一接口为主机和ssd主控制器提供了数据传输的通道。相关技术中第一接口的接口协议包括pcie、sas、sata。第二接口为dram与ssd主控制器之间存在的接口，用于传输控制信息和数据到dram或者从dram获取数据。第三接口为主控制器与nand闪存之间存在的接口，用于ssd主控制器和nand闪存之间交互数据和指令。双倍速率控制部用于做时序控制和调度。ssd中主控制器的外围电路可以对dram进行相应的控制。
57.图3为相关技术中ssd的数据传输路径的示意图，从图3可以看出，主机发出的数据指令可以通过高速串行计算机扩展总线标准接口传输给ssd主控制器，主控制器与nand闪存之间存在多个通道(英文表可以达为channel)，ssd主控制器通过多个通道并行操作多个nand闪存。
58.相关技术中，底层带宽由存储器读取时间、写入时间、通道传输时间以及通道并行数目决定。随着数据存储技术的高速发展，需要进一步提高带宽以满足第五代双倍数据率(ddr5，double data rate fifth-generation)读写速度。
59.为此，提出了本技术实施例的以下技术方案。
60.本技术实施例提供一种存储器系统，如图4a以及图4b所示，包括：至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，
61.所述存储器装置与所述存储器控制器设置在同一管芯上；
62.所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；
63.所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。
64.这里，所述管芯是指在集成电路中制造集成块所用的芯片。也就是说，所述存储器装置和存储器控制器是集成在一个芯片上的。
65.这里，第一相变存储器主要用于存储数据，第二相变存储器主要用于缓存数据。
66.可以理解的是，相变存储器作为一种新兴的非易失性存储器件，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面相对闪存存储器具备较大的优越性。在本技术实施例中，一方面，通过将存储器装置和存储器控制器设置在同一管芯上，使得存储器系统的面积利用率得到提高，有利于存储器系统的小型化需求；另一方面，用第一相变存储器取代相关技术中的nand闪存作为ssd的存储器装置，并用第二相变存储器取代相关技术中的dram作为ssd的缓存部分，通过提高读数据速度和写数据速度使得ssd的带宽得以提高。
67.实际应用中，所述存储器装置和所述存储器控制器并列的设置在同一衬底上。
68.这里，衬底的组成材料可包括半导体材料，例如硅、锗或者砷化镓等。
69.这里，所述存储器装置和所述存储器控制器并列的设置在同一衬底上可以理解为存储器装置和存储器控制器形成在同一块芯片上的同一面上，也可以形成在同一芯片上的不同面上。可以理解的是，相关技术中存储器装置和存储器控制器是设置在不同的衬底上，形成了存储芯片、控制芯片、缓存芯片三部分，且这三部分需要通过相应的外部管路进行连接，从而实现数据的传输。而本技术实施例直接将存储器装置和存储器控制器集成在同一衬底上，也就是说在同一块芯片上形成存储器装置和存储器控制器，这样使得在同一芯片内部就可以形成相应的连接，而不用在芯片以外额外形成管路，从而使得面积的利用率大大提高，有利于存储器系统的小型化需求，并且存储器装置和存储器控制器通过内部形成的相应连接传输数据，节省了在外部管路中输出数据的时间，使得数据传输速度大大提高。
70.在一些实施例中，如图4b以及图4c所示，所述第一相变存储器包括彼此电连接的第一相变存储阵列和第一外围电路；所述第二相变存储器包括彼此电连接的第二相变存储阵列和第二外围电路；所述存储器控制器还包括与所述第一相变存储器和第二相变存储器均电连接的电容和第三外围电路；
71.所述第一外围电路、第二外围电路和第三外围电路并列的设置在同一衬底上；
72.如图5所示，所述第一外围电路上设置有所述第一相变存储阵列；所述第二外围电路和所述第三外围电路上设置有所述电容，所述电容上设置有所述第二相变存储阵列。
73.需要说明的是，图4b示出了在图4a的基础上本技术实施例提供的存储器系统更为详细的结构示意图，图4c、图4b以及图4a中所示的存储器系统各部分的排列不代表存储器系统中各部分的实际排列顺序，仅用来表示本技术实施例中提供的存储器系统包括如图4b以及如图4a所示的几个部分。图5为第一相变存储器和第二相变存储器沿y方向观察到的局
部示意图。
74.这里，第一外围电路主要起到对第一相变存储器的第一相变存储阵列的控制作用；第二外围电路主要起到对第二相变存储器的第二相变存储阵列的控制作用；第三外围电路主要可以起到第一相变存储器和第二相变存储器相互连接的控制作用。电容主要可以起到给第一相变存储器和第二相变存储器供电的作用。
75.实际应用中，第一相变存储器和第二相变存储器均包括相变存储阵列和外围电路(可以简称为cmos)；其中，相变存储阵列可以集成在外围电路的相同管芯上，这允许更宽的总线和更高的操作速度。实际应用中，相变存储阵列与外围电路可以形成在同一平面上的不同区域中；或者相变存储阵列与外围电路可以形成堆叠的结构，即二者形成在不同的平面上。例如，相变存储阵列可以形成在外围电路的上方，以减小芯片尺寸。本技术实施例中示例性的示出了相变存储阵列与外围电路形成堆叠的结构。实际应用中，外围电路可以包括用于便于pcm实现读取操作、写操作、擦除操作等各种操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑、数据缓冲器、解码器(解码器也可以称为译码器)、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的位线、字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。
76.可以理解的是，第一相变存储器主要用于存储数据，对数据存储容量的要求更高，而对数据读取操作和写操作的速度的要求次之；第二相变存储器主要用于缓存数据，对数据读取操作和写操作的速度的要求更高，而对数据存储容量的要求次之。也就是说，在实际应用中，可以根据存储器系统的需求进行相应的存储容量和存储材料的选择。在本技术实施例第一相变存储阵列优选具有四层堆叠的存储单元层，而第二相变存储阵列优选具有一层存储单元层。
77.在一些实施例中，所述第一相变存储阵列具有四层堆叠的存储单元层；所述第二相变存储阵列具有一层存储单元层。
78.实际应用中，所述第一相变存储阵列可以具有一层存储单元层、具有二层堆叠的存储单元层、具有四层堆叠的存储单元层等；第二相变存储阵列也不限于只有一层存储单元层，第二相变存储阵列同样可以具有一层存储单元层、具有二层堆叠的存储单元层、具有四层堆叠的存储单元层等。实际应用中，第一相变存储阵列和第二相变存储阵列的存储单元层的层数可以根据需求进行选择。本技术实施例中，第一相变存储阵列优选具有四层堆叠的存储单元层，而第二相变存储阵列优选具有一层存储单元层。
79.在一些实施例中，所述电容用于提供电源；所述电容包括多层金属层以及位于所述多层金属层间的绝缘层。
80.实际应用中，电容中金属层之间的绝缘层的材料可以包括氧化硅，但不限于此。
81.这里，所述电容可以在ssd掉电之后提供几十毫秒的供电，帮助ssd把缓存数据和关键管理数据保存到第一相变存储器中。
82.实际应用中，在图5省略号所示的区域还存在互连层，通过互连层使得第二外围电路与第二相变存储阵列实现电连接。
83.需要说明的是，图5示例性示出了电容设置于第二相变存储阵列和第二外围电路之间，以使得空间利用率得到最大化。实际应用中，电容也可以设置在第二相变存储阵列沿
y方向的两侧中的任一侧，或设置在第二外围电路沿y方向的两侧中的任一侧。
84.实际应用中，可以通过调整电容的厚度使得第一相变存储阵列和第二相变存储阵列可以齐平，从而在第一相变存储阵列和第二相变存储阵列上形成其它结构。
85.实际应用中，第一相变存储器和第二相变存储器的结构类似，下面结合图6a-图6d详细说明第一相变存储器的结构。
86.图6a-图6d示出了本技术实施例中的具有四层堆叠的存储单元层的第一相变存储器的架构图。图6a为该第一相变存储器的第一相变存储阵列沿y方向观察到的局部水平示意图；图6b为该第一相变存储器的第一相变存储阵列沿x方向观察到的局部水平示意图；图6c为该第一相变存储器的第一相变存储阵列沿z方向观察到的局部水平示意图；图6d为该第一相变存储器的第一外围电路中用于设置第一外围电路的功能器件的区域沿z方向观察到的局部水平示意图。
87.可以理解的是，将第一相变存储阵列置于前方，z方向可以理解为俯视的方向(从顶部位线向底部位线看过去的方向)，y方向可以理解为左视的方向(位线延伸的方向)，x方向可以理解为正视的方向(字线延伸的方向)。
88.结合图6a-图6c，该具有四层存储单元层的第一相变存储器包括：第一相变存储阵列和第一外围电路；其中，第一相变存储阵列包括：平行的多条第一位线61、平行的多条第一字线63、平行的多条第二位线65、平行的多条第二字线67、平行的多条第三位线69，位于多条第一位线61和多条第一字线63之间的多个第一存储单元62(图6a-图6c中未显示)，位于多条第一字线63和多条第二位线65之间的多个第二存储单元64(图6a-图6c中未显示)，位于多条第二位线65和多条第二字线67之间的多个第三存储单元66(图6a-图6c中未显示)，位于多条第二字线67和多条第三位线69之间的多个第四存储单元68(图6a-图6c中未显示)。也就是说，该第一相变存储器包括三层位线、两层字线以及四层存储单元层。
89.其中，第二位线65和相应的第一位线61(位于第二位线下方的一条第一位线)之间存在偏移。实际应用中，这里的偏移可以参考图6a示出的沿y方向示出半个位线长度的偏移。第三位线69和相应的第一位线61(位于第三位线下方的一条第一位线)在第一平面的投影重叠，这里第一平面包括与z轴垂直的任一平面。第二字线67和相应的第一字线63(位于第二字线下方的一条第一字线)之间存在偏移。实际应用中，这里的偏移可以参考图6b示出的沿x方向示出半个字线长度的偏移。第一位线61、第二位线65以及第三位线69均与第一字线63、第二字线67垂直。
90.该具有四层存储单元层的第一相变存储器还包括：与第三位线69接触，且与第一位线61连接，用于实现第三位线69与相关器件，如解码器连接的第三位线连接部691；与第二字线67接触，且从相邻的两条第二位线65、相邻的两条第一字线63及相邻的两条第一位线61之间延伸出来，用于实现第二字线67与相关器件，如解码器连接的第二字线连接部671；与第二位线65接触，且从相邻的两条第一字线63及相邻的两条第一位线61之间延伸出来，用于实现第二位线65与相关器件，如解码器连接的第二位线连接部651；与第一字线63接触，且从相邻的两条第一位线61之间延伸出来，用于实现第一字位线63与相关器件，如解码器连接的第一字线连接部631；与第一位线61接触，用于实现第一位线61与相关器件，如解码器连接的第一位线连接部611。
91.需要说明的是，第一位线61、相应的第二位线65以及相应的第三位线69之间沿x方
向的可以无偏移，也可以存在较小偏移，在图6c中，为了将各层的位线均完整的展示出来，将第一位线61、相应的第二位线65以及相应的第三位线69之间设置成沿x方向存在偏移；字线方面为了便于显示，也将第一字线63、相应的第二字线67之间设置成沿y方向存在偏移。
92.需要说明的是，在图6a-图6c中示出的具有四层存储单元层的第一相变存储器中，各位线连接部及各字线连接部均从存储阵列部分垂直的(沿z方向)贯穿至外围电路部分中。并且为了保证各位线连接部及各字线连接部与外围电路中解码器的接触面积足够大，以实现充分接触，相邻第一位线连接部611与相应第一位线61的接触位置沿y方向存在一定的错移，相邻第一字线连接部631与相应第一字线63的接触位置沿x方向存在一定的错移，相邻第二位线连接部651与相应第二位线65的接触位置沿y方向存在一定的错移，相邻第二字线连接部671与相应第二字线67的接触位置沿x方向存在一定的错移，相邻第三位线连接部691与相应第三位线69的接触位置沿y方向存在一定的错移。
93.图6d中示出了图6c的架构所对应的解码器的设置区域的分布情况。图6d中每一个虚线框中示出了一个存储单元块对应的解码器的设置区域的分布情况。这里的存储单元块是第一相变存储器的第一相变存储阵列中的一个最小单元，第一相变存储阵列以该最小单元为基础，分别沿x方向和y方向延伸布置以形成第一相变存储器的第一相变存储阵列。解码器包括第一位线解码器(第三位线解码器)、第一字线解码器、第二位线解码器和第二字线解码器；其中，相应位线解码器通过相应的位线连接部分别连接到存储单元块中的所有位线上，且能够选择性地激活相应位线；相应字线解码器通过相应的字线连接部分别连接到存储单元块中的所有字线上，且能够选择性地激活相应字线。
94.需要说明的是，实际应用中，具有四层存储单元层的第一相变存储器的存储单元块的数量不限于图6c中示出的6个；具有四层存储单元层的第一相变存储器的解码器的设置区域的数量也不限于图6d中示出的6个。
95.从图6c中可以看出，由于第一位线连接部611、第一字线连接部631、第二位线连接部651及第二字线连接部671均垂直进入第一外围电路中，基于此，在一个存储单元块中，位于中间的两个第一位线61之间为了避开第一字线63对应的第一字线连接部631延伸至第一外围电路中而让出图6c的第一垂直条区域。同时，在位于两个相邻存储单元块之间也会让出专用于放置第二字线连接部671的第二垂直条区域。可以看出，在该第一垂直条区域和第二垂直条区域中不提供任何位线和存储单元用于数据存储。该第一垂直条对应字线解码器的专用区域，即图6d中的示出区域3和区域4，该第二垂直条对应字线解码器的专用区域，即图6d中的示出区域7和区域8。同时，在一个存储单元块中，位于中间的两个第一字线63之间也会让出专用于放置第三位线解码器(第一位线解码器)的专用区域对应的第三垂直条区域，该位线解码器的专用区域包括图6d中的示出区域1和区域2。同时，在位于两个相邻存储单元块之间也会让出专用于放置第二位线解码器的专用区域对应的第四垂直条区域，该位线解码器的专用区域包括图6d中的示出区域5和区域6。
96.下面参考图7a-7b对第一相变存储器的结构进行进一步说明。图7a为本技术实施例提供的存储器系统的存储器装置的局部三维示意图；图7b为本技术实施例提供的存储器系统的存储器装置的局部示意图。如图7a-图7b所示，第一存储单元62与第一位线61和第一字线63均垂直，第二存储单元64与第一字线63和第二位线65均垂直，第三存储单元66与第二位线65和第二字线67均垂直，第四存储单元68与第二字线67和第三位线69均垂直；每个
存储单元可以包括堆叠的第一电极601、pcm元件602、第二电极603、选通元件604以及第三电极605。实际应用中，pcm元件602与选通元件604之间的上下位置关系不限。
97.实际应用中，第一相变存储器的每一层存储单元层可以包括多个存储单元，存储单元层中的每个存储单元可以包括堆叠的pcm元件、选通元件以及多个电极。通过选通元件的导通实现电极对pcm元件的加热或淬火，以实现pcm元件的晶态与非晶态之间的切换；通过pcm元件的晶态与非晶态之间的切换实现数据的存储。实际应用中，所述pcm元件的材料包括基于硫属元素化物的合金(硫属元素化物玻璃)，例如gst(ge-sb-te)合金，或者包括任何其他适当的相变材料；所述选通元件的材料可以包括任何适当的ots材料，诸如znxtey、gextey、nbxoy、sixasytez等；所述电极的材料可以包括导电材料，所述导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、碳(c)、多晶硅、掺杂硅、硅化物或其任何组合。在一些具体实施例中，电极的材料包括碳，例如非晶碳。
98.图7c示出了存储器系统的存储器控制器的局部示意图，从图7c中可以看到，存储器控制器的第二相变存储阵列的结构与存储器装置的第一相变存储阵列的结构类似，都包括字线、位线以及字线与位线之间的存储单元。
99.需要说明的是，图7c中仅示出了电容的一种设计形式，即电容设计成与字线、位线平行的形式。实际应用中，如图7d所示，电容还可以设计成与字线、位线垂直的形式。图7d中只是示例性的示出了电容的个数和排布而不用于限制本技术实施例中电容的个数和排布方式。本技术实施例中优选电容与字线、位线平行的形式，可以理解的是，一方面，将电容设计成与字线、位线平行的形式工艺上更容易实现；另一方面，将电容设计成与字线、位线平行的形式，在相同的空间下能够形成面积更大的电容，从而能够为存储器系统提供更大的电容。
100.在一些实施例中，所述第二相变存储器执行读取操作和写操作的速度大于所述第一相变存储器执行读取操作和写操作的速度。
101.在一些实施例中，所述第一相变存储器采用的相变材料包括基于硫属元素化物的合金；所述第二相变存储器采用的相变材料包括超晶格材料。
102.这里，超晶格材料是两种不同组元以几个纳米到几十个纳米的薄层交替生长并保持严格周期性形成的多层膜，事实上就是特定形式的层状精细复合材料。利用超晶格材料形成的第二相变存储器因其具有优良的电输运特性，使得第二相变存储器具有比用常规材料形成的相变存储器更快的读取和写操作的速度。
103.在一些实施例中，如图4b所示，所述第三外围电路包括接口和整体控制部；其中，
104.所述接口用于与主机连接；
105.所述整体控制部至少用于控制所述第一相变存储器和第二相变存储器之间的数据传输。
106.这里，实际应用中，所述整体控制部主要由晶体管组成，所述整体控制部具体可以包括存储数据控制电路和通信控制电路。
107.在一些实施例中，所述接口与所述主机之间的通信协议包括高速串行计算机扩展总线标准5.0版pcie5.0。
108.可以理解的是，由于pcie5.0的传输速率可以达到32gt/s，而上一代的高速串行计算机扩展总线标准4.0版pcie4.0的传输速率为16gt/s，pcie5.0从8通道扩充到16通道，从
而使得能获得相对于pcie4.0两倍的吞吐量以及每秒进行读写操作的次数(iops，input/output operations per second)，这样更能适应大数据中心以及人工智能的需求。可以理解的是，本技术实施例中，在同一块芯片上形成存储器装置和存储器控制器，并且存储器装置和存储器控制器之间的数据传输可以通过该芯片内部形成的互连结构进行，且存储器控制器与主机相接的接口也集成在该芯片上，这样可减小器件的尺寸，且减少数据在外部通道传输的时间，从而使得形成高性能、尺寸小的存储器系统。
109.在一些实施例中，所述存储器装置还包括第一金属互连层；所述存储器控制器还包括第二金属互连层；其中，通过所述第一金属互连层与所述第二金属互连层的电连接实现所述存储器装置和存储器控制器之间的数据传输。
110.实际应用中，所述金属互连层可以设置在第一相变存储阵列和第二相变存储阵列的上方。
111.相关技术中，nand闪存的读数据延迟时间大约在50～70us，主控制器中数据延迟时间大约在15～20us，接口之间的数据传输延迟时间大约在1～2us，总的数据延迟时间大约在80～100us。目前相对较新的技术中，相变存储器的读数据延迟时间大约在3～5us，新的错误检查和纠正(ecc，error correcting code)结构中的数据延迟大约在5us，基于pcie4.0接口协议的数据延迟时间大约在0.6us，总的数据延迟时间大约在10us。而本技术实施例提供的存储器系统形成了嵌入式的存储器装置、存储器控制器以及传输通道，并且接口协议采用pcie5.0，从而使得总的数据延迟时间达到小于1us。
112.本技术实施例中，如图4b以及4c所示，第一方面，主机与第二相变存储器之间采用pcie5.0的接口协议，使得能获得相对于pcie4.0两倍的吞吐量以及iops；第二方面，构建了基于存储级记忆体体系结构以及软件优化的低延迟ssd；第三方面，形成嵌入式的ssd主控制器、存储器，也就是说将控制器和存储器集成在同一衬底上，并去除了额外的外接通道(如相关技术中的第一接口、第二接口、第三接口)，用第三外围电路替代相关技术中的第一接口以及外围电路，从而使得存储器系统的面积利用率大大提升；第四方面，用第一相变存储器替代相关技术中的闪存，由于相变存储器具有比nand闪存更快的读数据和写数据的速度以及通道传输数据的速度，从而使得存储器系统的带宽得以提升，用第二相变存储器替代相关技术中的动态随机存取存储器，并可在形成第一相变存储器的外围电路的同时形成第二相变存储器的外围电路，不用单独再形成缓存部分的外围电路，如此简化了工艺流程且节省了面积；第五方面，通过去除相关技术中的第二接口以及dram控制电路使得控制电路部分得以简化。
113.本技术实施例中，通过嵌入式的三维相变存储器取代相关技术中的dram作为映射表，同时，用三维相变存储器取代相关技术中的nand闪存存储数据，三维相变存储器具有比nand闪存更快的读数据和写数据的速度，使得存储器系统的带宽得以提高。通过本技术实施例提供的方案，存储器系统的带宽得以提升，从而使得存储器系统具有更快的存储和缓存数据的速度，且本技术实施例提出的存储器系统的设计简单，同时器件尺寸有所减小。
114.本技术实施例提供了一种存储器系统，包括：至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，所述存储器装置与所述存储器控制器设置在同一管芯上；所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为
在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。本技术实施例中，一方面，通过将存储器装置和存储器控制器设置在同一管芯上，使得存储器系统的面积利用率得到提高，有利于存储器系统的小型化需求；另一方面，通过用第一相变存储器存储数据，第二相变存储器缓存数据，因相变存储器具有较快的执行读取操作和写操作的速度，从而使得所形成的存储器系统的带宽得到提高。
115.基于上述存储器系统，本技术实施例还提供了一种固态硬盘，包括：本技术实施例提供的所述存储器系统。
116.需要说明的是：上述实施例提供的固态硬盘与前述存储器系统实施例属于同一构思，其具体结构详见存储器系统实施例，这里不再赘述。
117.基于上述存储器系统，本技术实施例还提供了一种存储器系统的制作方法，包括：
118.在同一管芯上形成至少一个存储器装置以及与所述存储器装置耦接的存储器控制器；其中，
119.所述存储器装置包括第一相变存储器，所述第一相变存储器被配置为为所述存储器系统存储数据；
120.所述存储器控制器中包含第二相变存储器，所述第二相变存储器被配置为在所述存储器控制器在与主机或所述存储器装置进行数据传输时，对传输的数据进行缓存。
121.在一些实施例中，所述第一相变存储器包括彼此电连接的第一相变存储阵列和第一外围电路；所述第二相变存储器包括彼此电连接的第二相变存储阵列和第二外围电路；所述存储器控制器还包括与所述第一相变存储器和第二相变存储器均电连接的电容和第三外围电路；
122.所述在同一管芯上形成至少一个存储器装置以及与所述存储器装置耦接的存储器控制器，包括：
123.在同一衬底上并列形成所述第一外围电路、第二外围电路、第三外围电路；
124.在所述第一外围电路上形成所述第一相变存储阵列；
125.在所述第二外围电路和第三外围电路上形成所述电容；
126.在所述电容上形成所述第二相变存储阵列。
127.在一些实施例中，所述方法还包括：
128.在所述存储器装置中形成第一金属互连层，并在所述存储器控制器中形成第二金属互连层；其中，通过所述第一金属互连层与所述第二金属互连层的电连接实现所述存储器装置和存储器控制器之间的数据传输。
129.上述形成第一相变存储阵列、第二相变存储阵列、第一外围电路、第二外围电路、第三外围电路、电容的方法在相关技术中相对比较成熟，这里不再赘述。
130.应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
131.本技术所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
132.以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以所述权利要求的保护范围为准。