一种系统级封装器件及方法与流程

1.本技术涉及半导体封装的技术领域，特别是涉及一种系统级封装器件及方法。


背景技术：

2.随着信息时代的到来,电子工业得到了迅猛的发展并带动了与之相关的电子封装业的进步，电子封装技术在现代电子工业中也越来越重要。多芯片封装、器件的小型化是半导体器件未来的发展方向，其中多芯片封装技术是一种可满足集成密度要求提升整机性能的封装工艺。
3.在系统级封装中，为把不同尺寸的芯片和被动元件封装于一个封装体内，通常的封装方法是采用如图1所述的3d结构堆叠组合封装方案。在第一基板1上安装一尺寸较小的引线键合芯片2，并通过键合线3与第一基板1电连接。由于受到封装尺寸的限制，倒装芯片4只能以倒装的方式悬空设置于上方，即大尺寸芯片悬空放置在小尺寸芯片的正上方，并通过第一基板1上延伸出的导电凸块5实现互连。上述组合结构可以在有限的封装空间内集成更多的电子封装件，有效提高封装密度，满足系统级封装的电气性能要求。
4.然而，按照上述方法所封装制造的最终产品的厚度过大，并未起到缩小产品纵向尺寸的作用。鉴于此，如何进一步实现封装器件的小型化和成为本领域技术人员亟待解决的问题。


技术实现要素：

5.本技术主要解决的技术问题是提供一种系统级封装器件和方法，能够合理利用封装器件内部空间，缩小产品的纵向尺寸，满足产品小型化的需求。
6.为解决上述技术问题，本技术采用的一个技术方案是：提供一种系统级封装器件，包括：基板，所述基板包括相背设置的承载面和非承载面，其中，所述基板设置有贯穿所述承载面和所述非承载面的凹槽；第一芯片，跨接设置于所述凹槽周围的所述承载面上，所述第一芯片包括相背设置的第一功能面和第一非功能面，且所述第一功能面包括第一非功能区和位于所述第一非功能区外围的第一功能区；其中，所述第一非功能区的位置与所述凹槽的位置对应，所述第一功能区的位置与所述承载面对应，并与所述承载面电连接；第二芯片，设置于所述凹槽内，且所述第二芯片包括相背设置的第二功能面和第二非功能面，所述第二非功能面与所述第一非功能区固定连接，所述第二功能面与所述非承载面通过引线电连接。
7.其中，在所述承载面至所述非承载面的方向上，所述第二芯片的高度小于所述基板的高度。
8.其中，还包括：第一保护层，跨接设置于所述第二芯片的背离所述第一芯片一侧，且覆盖所述第二芯片、所述引线以及所述凹槽。
9.其中，所述非承载面具有从所述第一保护层中露出的输出区，所述输出区设置有多个焊球；其中，所述焊球的高度均大于所述第一保护层的顶面与所述非承载面之间的距
离。
10.其中，还包括：被动元件，固定设置于所述第一芯片外围的所述承载面上，且与所述承载面电连接。
11.其中，还包括：第二保护层，位于所述承载面一侧，且覆盖所述第一芯片、所述被动元件以及从所述第一芯片和所述被动元件中露出的所述承载面。
12.其中，所述第一保护层和所述第二保护层一体成型。
13.其中，所述第二芯片的所述第二非功能面设置有粘结层，所述第二芯片的所述第二非功能面朝向所述第一非功能区，通过所述粘结层实现固定连接；其中，所述粘结层包括绝缘胶或绝缘胶膜中的任意一种。
14.为解决上述技术问题，本技术采用的另一个技术方案是：提供一种系统级封装方法，包括：提供基板，所述基板包括相背设置的承载面和非承载面，其中，所述基板设置有贯穿所述承载面和所述非承载面的凹槽；将第一芯片跨接设置于所述凹槽周围的所述承载面上，所述第一芯片包括相背设置的第一功能面和第一非功能面，且所述第一功能面包括第一非功能区和位于所述第一非功能区外围的第一功能区；其中，所述第一非功能区的位置与所述凹槽的位置对应，所述第一功能区的位置与所述承载面对应，并与所述承载面电连接；在所述凹槽内设置第二芯片，且所述第二芯片包括相背设置的第二功能面和第二非功能面，所述第二非功能面与所述第一非功能区固定连接，所述第二功能面与所述非承载面通过引线电连接。
15.其中，所述在所述凹槽内设置第二芯片的步骤之后，还包括：在所述第二芯片的背离所述第一芯片一侧跨接设置第一保护层，所述第一保护层覆盖所述第二芯片、所述引线以及所述凹槽。
16.区别于现有技术的情况，本技术的有益效果是：本技术中提供一种系统级封装器件，合理利用了基板上的凹槽空间，将第二芯片设置于凹槽内部，在不影响封装器件横向尺寸的同时，极大地缩小了封装产品的纵向尺寸，满足产品小型化的需求。另外，第二芯片通过引线与基板的非承载面即上表面电连接，降低了引线弧的相对高度，进而降低了电连接失败的概率。
附图说明
17.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
18.图1是现有技术中3d结构堆叠组合封装的结构示意图；
19.图2是本技术系统级封装方法一实施方式的流程示意图；
20.图3是图2中步骤s101
‑
s105对应一实施方式的结构示意图；
21.图4是图3中基板对应一实施方式的俯视图；
22.图5是本技术系统级封装器件一实施方式的结构示意图。
具体实施方式
23.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
24.请参阅图2和图3，图2是本技术系统级封装方法一实施方式的流程示意图，图3是图1中步骤s101
‑
s105对应一实施方式的结构示意图。本技术所提供的系统级封装方法包括如下步骤：
25.s101：提供基板10，包括相背设置的承载面101和非承载面102，其中，基板设置有贯穿承载面101和非承载面102的凹槽103。
26.请参阅图3(a)和图4，图4是图3中基板对应一实施方式的俯视图。基板10是封装过程中为芯片提供电连接、保护、散热、支撑等功能的必要器件，能够实现多引脚化，缩小封装产品体积。在一实施方式中，基板10可以由多层板层叠形成，其承载面101上设置有多个焊盘(图中未示出)，用于与后续与待封装芯片电连接，其非承载面102上设置有多个焊球垫(图中未示出)，用于后续与外部器件发生电连接以实现半导体封装器件的功能。其中凹槽103可以通过控制每层板的形状形成，即在多层板层叠设置时凹槽103即可同步形成。当然，也可在多层板层叠设置之后，通过蚀刻的方式去除基板10的部分区域以形成凹槽103。
27.在本实施例中，请参阅图4，基板10在俯视图投影方向上呈矩形，凹槽103在俯视图投影方向上也成矩形，且设置于基板10的中心位置处，当然，在其他实施方式中，基板10和凹槽103在俯视图投影方向上的形状还可以为正方形或其他不规则图形等，可根据具体需求设计为不同的形状。
28.s102：将第一芯片20跨接设置于凹槽103周围的承载面101上，第一芯片20包括相背设置的第一功能面201和第一非功能面202，且第一功能面201包括第一非功能区2011和位于第一非功能区2011外围的第一功能区2012；其中，第一非功能区2011的位置与凹槽103的位置对应，第一功能区2012的位置与承载面101对应，并与承载面101电连接。
29.具体地，请参阅图3(b)，由于第一芯片20的尺寸较大，跨接设置于凹槽103周围的承载面101上，并通过焊球与基板10实现电连接，当然在其他实施方式中也可以利用导电柱或者焊膏等具备导电性能的材料实现电连接，在此不作具体限定。在本实施例中，第一功能区2012环绕设置于第一非功能区2011的外围，第一芯片20的第一功能区2012的位置设置多个焊球，与基板10实现电气连接。
30.在一具体的实施场景中，请继续参阅图3(b)，在设置第一芯片20的步骤之后，还包括将被动元件30固定设置于第一芯片20外围的承载面101上，其与承载面101电连接。其中，被动元件30包括电容、电阻等，可通过焊球或者锡膏与基板10实现电连接。
31.s103：在凹槽103内设置第二芯片40，且第二芯片40包括相背设置的第二功能面401和第二非功能面402，第二非功能面402与第一非功能区2011固定连接，第二功能面401与非承载面102通过引线50电连接。
32.具体地，请参阅图3(c)，在承载面101至非承载面102的方向上，第二芯片40的高度小于基板10的高度，不会影响后续保护层的形成以及与外部器件电连接的实现。
33.s104：在第二芯片40的背离第一芯片20一侧跨接设置第一保护层60，第一保护层
60覆盖第二芯片40、引线50以及凹槽103。
34.具体地，请参阅图3(d)，在本实施例中，第一保护层60为塑封层，其材质可以为环氧树脂等，对第二芯片40、引线50和凹槽103起到保护作用。当然，在其他实施方式中，第一保护层60还可以为底填胶，能够避免塑封料的填充不良问题。
35.s105：在承载面101一侧设置第二保护层70，第二保护层70覆盖第一芯片20、被动元件30和从第一芯片20和被动元件30中露出的承载面101。
36.具体地，请参阅图3(e)，第二保护层70为塑封层，其材质可以为环氧树脂等，对第一芯片20、被动元件30和部分承载面101起到保护作用。
37.需要说明的是，上述步骤s104和s105可同时进行，即第一保护层60和第二保护层70一体成型。当然，步骤s104和s105也可按照步骤先后顺序依次进行，可以先执行步骤s104再执行步骤s105，也可以先执行步骤s105再执行步骤s104。
38.通过上述实施方式，合理利用了基板10上的凹槽103空间，将第二芯片40设置于凹槽103内部，在不影响封装器件横向尺寸的同时，极大地缩小了封装产品的纵向尺寸，满足产品小型化的需求。另外，第二芯片40通过引线50与基板10的非承载面102即上表面电连接，有效降低电连接失败的概率，同时降低了引线弧的相对高度。
39.下面从结构的角度对采用上述系统级封装方法形成的系统级封装器件作进一步说明。请参阅图5，图5是本技术系统级封装器件一实施方式的结构示意图。本技术所提供的系统级封装器件100包括：
40.基板10，包括相背设置的承载面101和非承载面102，其中，基板10设置有贯穿承载面101和非承载面102的凹槽103。基板10是封装过程中为芯片提供电连接、保护、散热、支撑等功能的必要器件，能够实现多引脚化，缩小封装产品体积。在本实施例中，基板10由多层板层叠形成，凹槽103通过蚀刻的方法去除基板10的部分区域以形成。
41.第一芯片20，跨接设置于凹槽周围的所述承载面上，第一芯片包括相背设置的第一功能面201和第一非功能面202，且第一功能面201包括第一非功能区2011和位于第一非功能区2011外围的第一功能区2012；其中，第一非功能区2011的位置与凹槽103的位置对应，第一功能区2012的位置与承载面101对应，并与承载面101电连接。由于第一芯片20的尺寸较大，跨接设置于凹槽103周围的承载面101上，并通过焊球与基板10实现电连接，当然在其他实施方式中也可以利用导电柱或者焊膏等具备导电性能的材料实现电连接，在此不作具体限定。相较于现有技术3d结构堆叠组合封装结构中使用加高的导电柱实现第一芯片的电连接，本技术中实现第一芯片的电连接成本明显降低，无需对导电柱作进一步的加高处理。
42.在本实施例中，第一功能区2012环绕设置于第一非功能区2011的外围，第一芯片20的第一功能区2012的位置设置多个焊球(图中未示出)，与基板10实现电气连接。
43.第二芯片40，设置于凹槽103内，且第二芯片40包括相背设置的第二功能面401和第二非功能面402，第二非功能面402与第一非功能区2011固定连接，第二功能面401与非承载面102通过引线50电连接。需要说明的是，此处引线50的弧度最高点应小于非承载面102上设置的焊球105的高度，能够有效降低电连接失败的概率，同时杜绝了现有技术中可能出现的第一芯片20与引线50相接触的风险，避免了短路情况的发生。
44.在本实施例中，在承载面101至非承载面102的方向x上，第二芯片40的高度小于基
板10的高度，通过上述设计方式能够避免后续与外部器件电连接的实现问题。
45.在又一实施方式中，第二芯片40的第二非功能面402设置有粘结层80，第二芯片40的第二非功能面402朝向第一非功能区2011，通过粘结层80实现固定连接。其中，粘结层80包括绝缘胶或绝缘胶膜中的任意一种，例如晶片黏结薄膜(daf膜)等，有效杜绝了溢胶的风险。
46.通过上述实施方式，合理利用了基板10上的凹槽103空间，将第二芯片40设置于凹槽103内部，在不影响封装器件横向尺寸的同时，极大地缩小了封装产品的纵向尺寸，满足产品小型化的需求。
47.请继续参阅图5，本技术所提供的系统级封装器件100还包括：
48.第一保护层60，跨接设置于第二芯片40的背离第一芯片20一侧，覆盖第二芯片40、引线50以及凹槽103。其中，第一保护层60可以为塑封层，其材质可选用环氧树脂等，对第二芯片40、引线50和凹槽103起到保护作用。当然，在其他实施方式中，第一保护层60还可以为底填胶，能够避免塑封料的填充不良问题。
49.在本实施例中，非承载面102具有从第一保护层60中露出的输出区104，输出区设置有多个焊球105；其中，焊球105的高度均大于第一保护层60的顶面与非承载面102之间的距离。通过上述实施方式，能够有效避免后续封装器件与外部器件电连接的问题，降低电连接失败的概率。
50.被动元件30，固定设置于第一芯片20外围的承载面101上，且与承载面101电连接。其中，被动元件30包括电容、电阻等器件，并通过焊球或锡膏与基板10实现电连接。
51.第二保护层70，位于承载面101一侧，且覆盖第一芯片20、被动元件30以及从第一芯片20和被动元件30中露出的承载面101。其中，第二保护层70为塑封层，其材质可以为环氧树脂等，对第一芯片20、被动元件30和部分承载面101起到保护作用。
52.在本实施例中，第一保护层60和第二保护层70采用一体成型的方式，有利于提高封装效率。当然，在其他实施例中，第一保护层60和第二保护层70也可以按照顺序依次形成，此处不作具体限定。
53.以上所述仅为本技术的实施方式，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。