半导体器件的制作方法

技术特征：
1.一种半导体存储元件，包括：衬底，包括存储单元区和外围电路区；有源区，位于所述存储单元区中；栅图案，掩埋在所述有源区中；导线，设置在所述栅图案上；第一区，包括设置在所述外围电路区中的多个外围元件；虚设图案，掩埋在所述外围电路区中；以及第二区，包括所述虚设图案并且不与所述第一区重叠。2.根据权利要求1所述的半导体存储元件，其中，所述第二区是浮置的。3.根据权利要求1所述的半导体存储元件，还包括：用于切割所述衬底的划线道。4.根据权利要求3所述的半导体存储元件，其中，所述划线道具有浅沟槽隔离sti结构。5.根据权利要求3所述的半导体存储元件，其中，所述虚设图案在所述划线道中形成。6.根据权利要求1所述的半导体存储元件，其中，所述第二区的面积大于所述第一区的面积。7.一种半导体存储元件，包括：衬底，所述衬底包括：包括多个栅沟槽的存储单元区和包括多个虚设沟槽的外围电路区；多个外围元件，设置在所述外围电路区中并且不与所述多个虚设沟槽重叠；多个栅图案，包括填充在所述多个栅沟槽中的金属材料；以及多个虚设图案，包括填充在所述多个虚设沟槽中的所述金属材料，其中，由所述栅图案内的所述金属材料形成的每个结构在第一方向上从底部到顶部的长度相同，并且所述虚设图案是浮置的。8.根据权利要求7所述的半导体存储元件，其中，由所述虚设图案占据的面积大于由所述多个外围元件占据的面积。9.根据权利要求7所述的半导体存储元件，还包括：用于切割所述衬底的划线道。10.根据权利要求9所述的半导体存储元件，其中，所述划线道具有浅沟槽隔离sti结构。11.根据权利要求9所述的半导体存储元件，其中，所述虚设图案在所述划线道中形成。12.根据权利要求7所述的半导体存储元件，还包括：分别连接到所述栅图案的多个导电过孔，其中，所述栅图案和所述导电过孔分别彼此接触的接触点在所述第一方向上的高度相同。13.根据权利要求12所述的半导体存储元件，其中，所述栅图案和所述导电过孔分别彼此接触的接触面积相同。14.一种半导体存储元件，包括：存储单元区，包括在第一方向上连续地设置的栅凹陷；
外围电路区，包括虚设图案区，所述虚设图案区包括在所述第一方向上连续地设置的多个沟槽；多个外围元件，设置在所述外围电路区中；栅绝缘膜，在所述栅凹陷和所述沟槽上形成；栅图案，包括形成在所述栅绝缘膜上的填充所述栅凹陷的导电材料；以及虚设图案，包括形成在所述栅绝缘膜上的填充所述沟槽的所述导电材料，其中，所述栅图案连接到导线，所述虚设图案是浮置的，并且所述虚设图案区在所述第一方向上与所述存储单元区分开设置。15.根据权利要求14所述的半导体存储元件，其中，所述多个外围元件和所述虚设图案区彼此不重叠。16.根据权利要求14所述的半导体存储元件，其中，所述多个外围元件的面积小于由所述虚设图案区占据的面积。17.根据权利要求14所述的半导体存储元件，还包括：划线道，用于切割所述存储单元区。18.根据权利要求17所述的半导体存储元件，其中，所述划线道具有浅沟槽隔离sti结构。19.根据权利要求17所述的半导体存储元件，其中，所述虚设图案在所述划线道中形成。20.根据权利要求14所述的半导体存储元件，还包括：导电过孔，连接所述导线和所述栅图案，其中，所述导电过孔和所述栅图案分别彼此接触的接触点在与所述第一方向交叉的第二方向上的高度相同。

技术总结
提供了一种半导体存储元件。所述半导体存储元件包括：衬底，包括存储单元区和外围电路区；有源区，位于所述存储单元区中；栅图案，掩埋在所述有源区中；导线，设置在所述栅图案上；第一区，包括设置在所述外围电路区中的多个外围元件；虚设图案，掩埋在所述外围电路区中；以及第二区，包括所述虚设图案并且不与所述第一区重叠。区重叠。区重叠。


技术研发人员：金永官 权赫准 全在范
受保护的技术使用者：三星电子株式会社
技术研发日：2021.07.14
技术公布日：2022/2/24