半导体存储装置的制作方法

半导体存储装置
1.本技术主张以日本专利申请第2020－141080号(申请日：2020年8月24日)为基础申请的优先权。本技术通过引用该基础申请而包含基础申请的全部内容。
技术领域
2.本发明的实施方式涉及半导体存储装置。


背景技术：

3.作为非易失性半导体存储装置，已知有nand型闪存。为了将该nand型闪存大容量化，采取层叠多个存储单元的结构的三维nand型闪存已得到实际应用。对于三维nand型闪存，在存储单元的端部产生电场集中。


技术实现要素：

4.本发明要解决的课题是提供一种半导体存储装置，能够抑制存储单元端部的电场集中。
5.有关本实施方式的半导体存储装置具有：半导体基板；第一构造体，在半导体基板上，在与半导体基板垂直的第一方向交替地层叠有多个第一导电膜及多个第一绝缘膜；第一半导体层，沿第一方向延伸；以及第一存储单元，设置于第一半导体层和第一构造体之间，多个第一导电膜包括第一部、第二部和第三部，第三部在与半导体基板平行的第二方向上位于第一部和第二部之间，在与半导体基板平行的第三方向上设置于不同的位置，多个第一导电膜从第一部朝向第三部以及从第二部朝向第三部具有曲率，第一存储单元设置于第一半导体层和第三部之间。
附图说明
6.图1是表示有关本实施方式的半导体存储装置的剖面图。
7.图2是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
8.图3是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
9.图4是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
10.图5是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
11.图6是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
12.图7是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
13.图8是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
14.图9是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
15.图10是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
16.图11是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
17.图12是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
18.图13是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
19.图14是表示有关本实施方式的半导体存储装置的制造方法的剖面图。
20.图15是表示有关变形例的半导体存储装置的剖面图。
21.标号说明
22.1、2
…
半导体存储装置；sb
…
半导体基板；109
…
绝缘层；110
…
半导体膜；113
…
阻挡层；ct
…
电荷捕获层；117
…
沟道层；120
…
绝缘体；130
…
绝缘膜；140
…
虚设膜；wl
…
字线；sgs
…
源极侧选择栅极线；cj
…
连接插头；bl
…
位线。
具体实施方式
23.下面，参照附图对有关本实施方式的半导体存储装置进行具体说明。另外，在下面的说明中，对于具有大致相同的功能及结构的构成要素赋予相同标号，仅在必要的情况下进行重复说明。并且，下面示出的各实施方式示例了用于将技术思想具体化的装置和方法，实施方式的技术思想不将构成部件的材质、形状、构造、配置等限定于下述情况。实施方式的技术思想还可以在权利要求的范围中施加各种各样的变更。
24.为了更加明确地进行说明，附图有时与实际的形态相比示意地表示各部分的宽度、厚度、形状等，但只是一个例子，不对本发明的解释进行限定。在本说明书和各附图中，对与在已经出现的附图中说明过的部分具有相同的功能的要素赋予相同的标号，有时省略重复说明。
25.通过相同的工艺形成的多个膜具有相同的层构造，而且由相同的材料构成。在本说明书中，即使在多个膜分别发挥不同的功能或者作用的情况下，也将这样通过相同的工艺形成的多个膜分别作为存在于同一层的膜进行处理。
26.[半导体存储装置的结构]
[0027]
对有关本实施方式的半导体存储装置的结构进行说明。在下面所参照的附图中，x方向对应于位线的延伸方向，y方向对应于字线的延伸方向，z方向对应于与形成有信号线(半导体膜)的半导体基板的表面垂直的方向。另外，下面在各个附图中为了附图容易阅读，将绝缘体层(层间绝缘膜)、配线、触点等构成要素适当省略。
[0028]
图1的(a)～图1的(c)是表示有关本实施方式的半导体存储装置的剖面图。图1的(a)表示沿着图1的(b)所示的a-a’线的xy平面的剖面图的一例。图1的(b)表示沿着图1的(a)所示的b-b’线的xz平面的剖面图的一例。图1的(c)表示沿着图1的(a)所示的c-c’线的xz平面的剖面图的一例。
[0029]
半导体存储装置1包括在半导体基板sb上三维配置的存储单元。具体地，在与半导体基板sb垂直的方向上，源极侧选择栅极晶体管例如64个存储单元串联连接构成存储串。另外，在串联连接的多个存储单元的两端或者多个存储单元的间隔中的一部分间隔，可以包括虚设单元晶体管(dummy cell transistor)。
[0030]
如图1的(a)～图1的(c)所示，在半导体基板sb配置有由配置于与半导体基板sb平行的xy平面的多个导电膜及多个绝缘膜沿z方向交替地层叠而得到的层叠构造体。该多个导电膜对应与存储串的各晶体管连接的源极侧选择栅极线sgs1、sgs2、字线wl1、wl2等。其中，在不区分源极侧选择栅极线sgs1、sgs2时，设为源极侧选择栅极线sgs。在不区分字线wl1、wl2时，设为字线wl。在附图中仅示出了1层的源极侧选择栅极线sgs、6层的字线wl、以及在各自之间配置的多个绝缘膜130，但各导电膜及绝缘膜的数量不进行特别限定。并且，
在层叠构造体上配置有位线bl。半导体基板sb例如是单晶硅基板。多个导电膜使用例如钨等导电体。多个绝缘膜使用例如二氧化硅等绝缘体。
[0031]
字线wl1和字线wl2配置在与半导体基板sb平行的相同xy平面。字线wl1和字线wl2分别沿y方向延伸。字线wl1和字线wl2隔着存储器沟槽mt在x方向相邻。
[0032]
如图1的(a)所示，字线wl1包括第一区域r1、和相对于第一区域r1在y方向设置于不同的位置的第二区域r2。第二区域r2相对于第一区域r1在x方向突出。第一区域r1和第二区域r2在y方向交替地配置。字线wl1从第一区域r1的凹部朝向第二区域r2的凸部具有曲率，从第二区域r2的凸部朝向第一区域r1的凹部具有曲率。沿着存储器沟槽mt在y方向连续的第一区域r1的凹部和第二区域r2的凸部具有周期性地变动的曲率。在y方向连续的第一区域r1的凹部和第二区域r2的凸部，在y方向形成在y方向具有平缓的起伏的波浪线(凹凸构造)。字线wl2包括第三区域r3、和相对于第三区域r3在y方向设置于不同的位置的第四区域r4。第四区域r4相对于第三区域r3在x方向突出。第三区域r3和第四区域r4在y方向交替地配置。字线wl2从第三区域r3的凹部朝向第四区域r4的凸部具有曲率，从第四区域r4的凸部朝向第三区域r3的凹部具有曲率。沿着存储器沟槽mt在y方向连续的第三区域r3的凹部和第四区域r4的凸部具有周期性地变动的曲率。在y方向连续的第三区域r3的凹部和第四区域r4的凸部，在y方向形成在x方向具有平缓的起伏的波浪线(凹凸构造)。
[0033]
如图1的(a)所示，字线wl1的第一区域r1和字线wl2的第三区域r3配置在y方向的相同位置，并隔着存储器沟槽mt对置。字线wl1的第二区域r2和字线wl2的第四区域r4也配置在y方向的相同位置，并隔着存储器沟槽mt对置。因此，字线wl1的第二区域r2和字线wl2的第四区域r4，比字线wl1的第一区域r1和字线wl2的第三区域r3更接近。换言之，图1的(b)所示的字线wl1的第一区域r1和字线wl2的第三区域r3之间的存储器沟槽mt的宽度，在x方向上比图1的(c)所示的字线wl1的第二区域r2和字线wl2的第四区域r4之间的存储器沟槽mt的宽度宽。
[0034]
在z方向交替层叠的多个导电膜及多个绝缘膜分别在xy方向的相同位置配置存储器沟槽mt。因此，在z方向交替层叠的多个导电膜及多个绝缘膜分别在xy方向的相同位置包括第一区域r1、第二区域r2、第三区域r3及第四区域r4。在z方向交替层叠的多个导电膜及多个绝缘膜的第一区域r1、第二区域r2、第三区域r3及第四区域r4分别在z方向连续。即，由沿着存储器沟槽mt在yz方向连续的第一区域r1的凹部和第二区域r2的凸部，形成在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。由沿着存储器沟槽mt在yz方向连续的第三区域r3的凹部和第四区域r4的凸部，形成在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。
[0035]
在贯通层叠构造体的存储器沟槽mt配置绝缘层109、存储单元mc及半导体膜110。
[0036]
贯通层叠构造体的存储器沟槽mt的底部到达半导体基板sb。在存储器沟槽mt的底部与半导体基板sb接触而配置绝缘层109。绝缘层109例如是在使用单晶硅的半导体基板sb上使单晶硅外延生长而形成的。绝缘层109可以一部分埋入半导体基板sb。绝缘层109经由未图示的绝缘体与源极侧选择栅极线sgs连接，并成为源极侧选择栅极晶体管的一部分。即，绝缘层109在z方向上配置于从半导体基板sb到源极侧选择栅极线sgs和最下层的字线wl之间为止。
[0037]
在存储器沟槽mt的内侧，从存储器沟槽mt的内侧面(多个导电膜及多个绝缘膜的
外侧面)及绝缘层109之上朝向存储器沟槽mt的中心侧配置有阻挡层(第二绝缘层)113、电荷捕获层(第一电荷蓄积层)ct、沟道层(第一绝缘层)117。阻挡层113与存储器沟槽mt的内侧面(多个导电膜及多个绝缘膜的外侧面)及绝缘层109接触而配置。电荷捕获层ct与阻挡层113接触而配置。沟道层117与电荷捕获层ct接触而配置。阻挡层113可以是二氧化硅膜，电荷捕获层ct可以是氮化硅膜，沟道层117可以是氮氧化硅膜。其中，在不区分各个阻挡层113、电荷捕获层ct、沟道层117时，设为存储单元mc。
[0038]
阻挡层113以与多个导电膜及多个绝缘膜的第一区域r1及第二区域r2、第三区域r3及第四区域r4分别接触的方式配置。在存储器沟槽mt的内侧面配置的存储单元mc，表现出由多个导电膜及多个绝缘膜的第一区域r1的凹部和第二区域r2的凸部形成的凹凸构造、和由多个导电膜及多个绝缘膜的第三区域r3的凹部和第四区域r4的凸部形成的凹凸构造。存储单元mc在y方向连续，并具有周期性地变动的曲率。即，存储单元mc在多个导电膜及多个绝缘膜的外侧面作为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)层叠。存储单元mc还层叠在层叠构造体(多个导电膜及多个绝缘膜)的上表面。并且，存储单元mc在绝缘层109之上具有开口。
[0039]
在存储单元mc的与多个导电膜及多个绝缘膜的外侧面接触的阻挡层113侧的相反侧，还配置与存储单元mc的沟道层117及绝缘层109接触的半导体柱。半导体柱从存储单元mc的沟道层117朝向存储器沟槽mt的中心包括半导体膜110、绝缘体120。半导体膜110可以是非晶硅或者多晶硅膜。绝缘体120可以是二氧化硅膜。
[0040]
半导体膜110隔着存储单元mc分别层叠在多个导电膜及多个绝缘膜的第一区域r1和第三区域r3。半导体膜110在与多个导电膜及多个绝缘膜的第二区域r2和第四区域r4对应的区域中不连续。即，半导体膜110分别在层叠于多个导电膜及多个绝缘膜的外侧面的存储单元mc的凹部上配置，不配置于凸部上。半导体膜110呈现出多个导电膜及多个绝缘膜的第一区域r1的凹构造或者多个导电膜及多个绝缘膜的第三区域r3的凹构造。半导体膜110在多个导电膜及多个绝缘膜的外侧面作为在y方向上不连续的具有多个曲率的圆弧面(具有凹构造的面)周期性地配置。半导体膜110在z方向延伸，在半导体基板sb侧的一端经由存储单元mc的开口与绝缘层109连接。半导体膜110在与半导体基板sb相反侧的另一端经由连接插头cj与位线bl连接。在本实施方式中，位线bl以与存储器沟槽mt延伸的y方向正交的方式在x方向上延伸。但是，位线bl离心的方向不进行特别限定。
[0041]
绝缘体120以与存储单元mc的沟道层117及半导体膜110接触的方式进行配置。绝缘体120以填充存储器沟槽mt的内侧的方式进行配置。
[0042]
半导体膜110经由存储单元mc与字线wl1的第一区域r1或者字线wl2的第三区域r3连接，在电荷捕获层ct捕获电荷，由此作为存储单元的一部分发挥作用。有关本实施方式的半导体存储装置1，半导体膜110相对于隔着存储单元mc的各个字线wl中央部具有凸出的曲率的圆弧形状。由于半导体膜110具有这样的构造，能够抑制半导体膜110的端部的电场集中，提高电荷经由沟道层117向电荷捕获层ct的注入效率(写入窗口增加)，能够抑制注入到电荷捕获层ct的电荷逃至阻挡层113(写入饱和)。
[0043]
[半导体存储装置的制造方法]
[0044]
对有关本实施方式的半导体存储装置的制造方法进行说明。图2的(a)～图2的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，在层叠构造体形成存储器沟槽
mt的工序的剖面图。图2的(a)表示沿着图2的(b)所示的a-a’线的xy平面的剖面图的一例。图2的(b)表示沿着图2的(a)所示的b-b’线的xz平面的剖面图的一例。图2的(c)表示沿着图2的(a)所示的c-c’线的xz平面的剖面图的一例。
[0045]
如图2的(a)～图2的(c)所示，在半导体基板sb上形成交替地层叠了多个绝缘膜130及多个虚设膜140的层叠构造体。多个绝缘膜130例如可以是二氧化硅膜。多个虚设膜140例如可以是氮化硅膜。多个绝缘膜130及多个虚设膜140例如使用cvd装置成膜。
[0046]
然后，使用掩膜有选择地对层叠构造体进行蚀刻，由此形成存储器沟槽mt。存储器沟槽mt例如通过使用各向异性反应性离子蚀刻、在z方向上去除多个绝缘膜130及多个虚设膜140各自的一部分而形成。存储器沟槽mt将半导体基板sb的一部分露出。此时，存储器沟槽mt的底面可以形成得比半导体基板sb的上表面低。即，可以通过层叠构造体的蚀刻，将半导体基板sb的一部分蚀刻。
[0047]
存储器沟槽mt形成为在y方向延伸、在x方向将层叠构造体隔断。多个绝缘膜130分别被隔断为多个绝缘膜130-1和多个绝缘膜130-2。多个虚设膜140分别被隔断为多个虚设膜140-1和多个虚设膜140-2。其中，在不区分多个绝缘膜130-1和多个绝缘膜130-2时，设为多个绝缘膜130。在不区分多个虚设膜140-1和多个虚设膜140-2时，设为多个虚设膜140。
[0048]
x方向的存储器沟槽mt的宽度形成为具有周期性地变动的曲率。因此，被存储器沟槽mt隔断的多个绝缘膜130-1及多个虚设膜140-1，分别包括第一区域r1和相对于第一区域r1在x方向突出的第二区域r2。第一区域r1和第二区域r2在y方向交替地配置。多个绝缘膜130-1及多个虚设膜140-1分别从第一区域r1的凹部朝向第二区域r2的凸部具有曲率，从第二区域r2的凸部朝向第一区域r1的凹部具有曲率。在y方向连续的第一区域r1的凹部和第二区域r2的凸部具有周期性地变动的曲率。第一区域r1及第二区域r2分别在z方向上连续。即，在yz方向连续的第一区域r1的凹部和第二区域r2的凸部，在yz方向上形成在x方向上具有平缓的起伏的波浪面(具有凹凸构造的面)。被存储器沟槽mt隔断的多个绝缘膜130-2及多个虚设膜140-2，分别包括第三区域r3和相对于第三区域r3在x方向突出的第四区域r4。第三区域r3和第四区域r4在y方向交替地配置。多个绝缘膜130-2及多个虚设膜140-2分别从第三区域r3的凹部朝向第四区域r4的凸部具有曲率，从第四区域r4的凸部朝向第三区域r3的凹部具有曲率。在y方向连续的第三区域r3的凹部和第四区域r4的凸部具有周期性地变动的曲率。第三区域r3及第四区域r4分别在z方向连续。即，在yz方向连续的第三区域r3的凹部和第四区域r4的凸部，在yz方向上形成在x方向上具有平缓的起伏的波浪面(具有凹凸构造的面)。
[0049]
图3的(a)～图3的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，在存储器沟槽mt的底部形成绝缘层109的工序的剖面图。图3的(a)表示沿着图3的(b)所示的a-a’线的xy平面的剖面图的一例。图3的(b)表示沿着图3的(a)所示的b-b’线的xz平面的剖面图的一例。图3的(c)表示沿着图3的(a)所示的c-c’线的xz平面的剖面图的一例。
[0050]
如图3的(a)～图3的(c)所示，将存储器沟槽mt底部的半导体基板sb作为晶种进行单晶硅的外延生长。单晶硅的外延生长例如使用cvd装置进行。作为在外延生长中使用的si原料气体，例如能够使用四氢化硅(sih4)、二氯甲硅烷(sih2cl2)、三氯甲硅烷(sihcl3)等。在本实施方式中，绝缘层109形成于从存储器沟槽mt底部(半导体基板sb)到最下层的虚设膜140之上为止。
[0051]
图4的(a)～图4的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，形成阻挡层113的工序的剖面图。图4的(a)表示沿着图4的(b)所示的a-a’线的xy平面的剖面图的一例。图4的(b)表示沿着图4的(a)所示的b-b’线的xz平面的剖面图的一例。图4的(c)表示沿着图4的(a)所示的c-c’线的xz平面的剖面图的一例。
[0052]
如图4的(a)～图4的(c)所示，阻挡层113形成于层叠构造体的大致整个面。即，阻挡层113以覆盖存储器沟槽mt的内侧面的方式，形成为与多个绝缘膜130-1及多个虚设膜140-1的第一区域r1及第二区域r2、和多个绝缘膜130-2及多个虚设膜140-2的第三区域r3及第四区域r4分别接触。因此，阻挡层113在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。另外，阻挡层113形成为覆盖存储器沟槽mt底部的绝缘层109的上表面及层叠构造体的上表面(最上层的绝缘膜130上)。阻挡层113例如可以通过将使用cvd形成的氮化硅膜氧化而形成二氧化硅膜。
[0053]
图5的(a)～图5的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，形成电荷捕获层ct的工序的剖面图。图5的(a)表示沿着图5的(b)所示的a-a’线的xy平面的剖面图的一例。图5的(b)表示沿着图5的(a)所示的b-b’线的xz平面的剖面图的一例。图5的(c)表示沿着图5的(a)所示的c-c’线的xz平面的剖面图的一例。
[0054]
如图5的(a)～图5的(c)所示，电荷捕获层ct形成于层叠构造体的大致整个面。即，电荷捕获层ct以覆盖存储器沟槽mt内侧面的方式形成为与阻挡层113接触。因此，电荷捕获层ct在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。另外，电荷捕获层ct形成为覆盖存储器沟槽mt底部的阻挡层113之上及层叠构造体之上(阻挡层113上)。电荷捕获层ct例如可以是使用cvd形成的氮化硅膜。
[0055]
图6的(a)～图6的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，形成沟道层117的工序的剖面图。图6的(a)表示沿着图6的(b)所示的a-a’线的xy平面的剖面图的一例。图6的(b)表示沿着图6的(a)所示的b-b’线的xz平面的剖面图的一例。图6的(c)表示沿着图6的(a)所示的c-c’线的xz平面的剖面图的一例。
[0056]
如图6的(a)～图6的(c)所示，沟道层117形成于层叠构造体的大致整个面。即，沟道层117以覆盖存储器沟槽mt内侧面的方式形成为与电荷捕获层ct接触。因此，沟道层117在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。另外，沟道层117形成为覆盖存储器沟槽mt底部的电荷捕获层ct之上及层叠构造体之上(电荷捕获层ct上)。沟道层117例如可以是使用cvd形成的氮氧化硅膜。
[0057]
图7的(a)～图7的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，形成半导体膜110的工序的剖面图。图7的(a)表示沿着图7的(b)所示的a-a’线的xy平面的剖面图的一例。图7的(b)表示沿着图7的(a)所示的b-b’线的xz平面的剖面图的一例。图7的(c)表示沿着图7的(a)所示的c-c’线的xz平面的剖面图的一例。
[0058]
如图7的(a)～图7的(c)所示，半导体膜110形成于层叠构造体的大致整个面。即，半导体膜110以覆盖存储器沟槽mt内侧面的方式形成为与沟道层117接触。因此，半导体膜110在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。另外，半导体膜110形成为覆盖存储器沟槽mt底部的沟道层117之上及层叠构造体之上(沟道层117上)。半导体膜110例如可以是使用cvd形成的非晶硅或者多晶硅膜。
[0059]
图8的(a)～图8的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，
形成开口mtb的工序的剖面图。图8的(a)表示沿着图8的(b)所示的a-a’线的xy平面的剖面图的一例。图8的(b)表示沿着图8的(a)所示的b-b’线的xz平面的剖面图的一例。图8的(c)表示沿着图8的(a)所示的c-c’线的xz平面的剖面图的一例。
[0060]
如图8的(a)～图8的(c)所示，对层叠在存储器沟槽mt底部的阻挡层113、电荷捕获层ct、沟道层117及半导体膜110进行选择性蚀刻，由此形成开口mtb。开口mtb例如是通过使用各向异性反应性离子蚀刻，在z方向上去除阻挡层113、电荷捕获层ct、沟道层117及半导体膜110各自的一部分而形成的。开口mtb将绝缘层109的一部分露出。
[0061]
图9的(a)～图9的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，进一步形成半导体膜110的工序的剖面图。图9的(a)表示沿着图9的(b)所示的a-a’线的xy平面的剖面图的一例。图9的(b)表示沿着图9的(a)所示的b-b’线的xz平面的剖面图的一例。图9的(c)表示沿着图9的(a)所示的c-c’线的xz平面的剖面图的一例。
[0062]
如图9的(a)～图9的(c)所示，半导体膜110形成于层叠构造体的大致整个面。即，半导体膜110以覆盖存储器沟槽mt内侧面的方式形成为与在图7中形成的半导体膜110接触。半导体膜110在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。半导体膜110形成为覆盖存储器沟槽mt底部的在图7中形成的半导体膜110之上及开口mtb。半导体膜110形成为在开口mtb内侧面处与阻挡层113、电荷捕获层ct及沟道层117接触。半导体膜110形成为在开口mtb底部与绝缘层109接触。另外，半导体膜110形成为覆盖层叠构造体之上(在图7中形成的半导体膜110上)。半导体膜110例如可以是使用cvd形成的非晶硅或者多晶硅膜。
[0063]
图10的(a)～图10的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，形成绝缘体120的工序的剖面图。图10的(a)表示沿着图10的(b)所示的a-a’线的xy平面的剖面图的一例。图10的(b)表示沿着图10的(a)所示的b-b’线的xz平面的剖面图的一例。图10的(c)表示沿着图10的(a)所示的c-c’线的xz平面的剖面图的一例。
[0064]
如图10的(a)～图10的(c)所示，绝缘体120形成于层叠构造体的大致整个面。即，绝缘体120以覆盖存储器沟槽mt内侧面的方式形成为与半导体膜110接触。绝缘体120在存储器沟槽mt内侧面处形成为在x方向具有平缓的起伏的波浪面(具有凹凸构造的面)。绝缘体120形成为覆盖存储器沟槽mt底部的半导体膜110之上。另外，绝缘体120形成为覆盖层叠构造体之上(半导体膜110上)。绝缘体120例如可以是使用cvd形成的氮化硅膜。但是，不限定于此，绝缘体120只要是在后述的半导体膜110的蚀刻中与半导体膜110具有选择比的材料即可。
[0065]
图11是表示图10的(a)的c区域中的半导体膜110及绝缘体120的放大剖面图。如图11所示，半导体膜110隔着存储单元mc在多个绝缘膜130-1及多个虚设膜140-1的第一区域r1中具有凹构造，隔着存储单元mc在多个绝缘膜130-1及多个虚设膜140-1的第二区域r2中具有凸构造。在将第一区域r1及第二区域r2的y方向的凹凸构造的最小重复单位(r1 r2)设为2r时，优选从第一区域r1的凹构造到第二区域r2的凸构造为止的x方向上的凹凸构造的最大宽度是r α。
[0066]
由于半导体膜110具有这样的在x方向上具有起伏的凹凸构造，绝缘体120在第一区域r1及第二区域r2中形成为不同的膜厚。在半导体膜110的凸构造处使绝缘体124的膜厚形成为r时，在半导体膜110的凹构造处绝缘体123的膜厚形成为r α。即，隔着存储单元mc及
半导体膜110，在多个绝缘膜130-1及多个虚设膜140-1的第一区域r1及多个绝缘膜130-2及多个虚设膜140-2的第三区域r3之上，绝缘体123的膜形成得厚(r α)。隔着存储单元mc及半导体膜110，在多个绝缘膜130-1及多个虚设膜140-1的第二区域r2及多个绝缘膜130-2及多个虚设膜140-2的第四区域r4之上，绝缘体124的膜厚形成得薄(r)。在存储器沟槽mt底部的半导体膜110之上，绝缘体121的膜厚形成得厚。在层叠构造体之上(半导体膜110上)，绝缘体122的膜厚形成得薄。其中，在不区分绝缘体121、122、123、124时，设为绝缘体120。
[0067]
图12的(a)～图12的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，将绝缘体120的一部分去除的工序的剖面图。图12的(a)表示沿着图12的(b)所示的a-a’线的xy平面的剖面图的一例。图12的(b)表示沿着图12的(a)所示的b-b’线的xz平面的剖面图的一例。图12的(c)表示沿着图12的(a)所示的c-c’线的xz平面的剖面图的一例。
[0068]
如图12的(a)～图12的(c)所示，通过对形成为不同厚度的绝缘体120进行蚀刻，将绝缘体120的一部分去除。绝缘体120例如能够通过使用磷酸的湿式蚀刻仅将膜厚形成得薄的区域去除。通过仅去除半导体膜110的凸构造上(第二区域r2及第四区域r4)的绝缘体124及层叠构造体之上(半导体膜110上)的绝缘体122，能够保留(形成)膜厚形成得厚的半导体膜110的凹构造上(第一区域r1及第三区域r3)的绝缘体123及存储器沟槽mt底部的半导体膜110之上的绝缘体121。即，绝缘体120将凸构造上(第二区域r2及第四区域r4)及层叠构造体之上的半导体膜110露出。
[0069]
图13的(a)～图13的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，有选择地将半导体膜110的一部分去除的工序的剖面图。图13的(a)表示沿着图13的(b)所示的a-a’线的xy平面的剖面图的一例。图13的(b)表示沿着图13的(a)所示的b-b’线的xz平面的剖面图的一例。图13的(c)表示沿着图13的(a)所示的c-c’线的xz平面的剖面图的一例。
[0070]
如图13的(a)～图13的(c)所示，通过将绝缘体120作为掩膜进行蚀刻，将半导体膜110的一部分去除。半导体膜110例如能够通过使用胆碱(三甲基-2-羟乙基氢氧化铵水溶液)的湿式蚀刻仅有选择地去除从绝缘体120露出的区域。能够将绝缘体123及绝缘体121所覆盖的凹构造上(第一区域r1及第三区域r3)的半导体膜112及存储器沟槽mt底部的半导体膜111保留。即，半导体膜110在凸构造上(第二区域r2及第四区域r4)及层叠构造体上是不连续的，将存储单元mc的沟道层117露出。
[0071]
图14的(a)～图14的(c)是表示在有关本实施方式的半导体存储装置的制造方法中，进一步形成绝缘体120的工序的剖面图。图14的(a)表示沿着图14的(b)所示的a-a’线的xy平面的剖面图的一例。图14的(b)表示沿着图14的(a)所示的b-b’线的xz平面的剖面图的一例。图14的(c)表示沿着图14的(a)所示的c-c’线的xz平面的剖面图的一例。
[0072]
如图14的(a)～图14的(c)所示，绝缘体120形成于层叠构造体的大致整个面。即，绝缘体120以填埋存储器沟槽mt内侧的方式形成为与半导体膜110及在图12中保留的绝缘体120接触。另外，绝缘体120形成为覆盖层叠构造体之上的存储单元mc的沟道层117。绝缘体120例如可以是使用cvd形成的氮化硅膜。
[0073]
在附图中没有图示，但接下来有选择地将多个虚设膜140去除，在多个绝缘膜130之间形成空间。多个虚设膜140例如能够通过经由狭缝供给磷酸等蚀刻液而有选择地去除。最下层的虚设膜140所在的部分的空间将绝缘层109的侧面露出。从该空洞对绝缘层109的
侧面进行热氧化，形成未图示的绝缘体。此时，其他的虚设膜140所在的部分的空间将存储单元mc的阻挡层113露出。并且，通过在这些空间的内部埋设钨等金属，分别形成在图1中进行了说明的字线wl及源极侧选择栅极线sgs。进而，能够通过以与半导体膜110的上端接触的方式形成连接插头cj，并形成位线bl，制造图1所示的结构的半导体存储装置1。
[0074]
有关本实施方式的半导体存储装置1的制造方法，通过预先将存储器沟槽mt的宽度形成为具有周期性地变动的曲率，能够容易地形成在存储器沟槽mt的延伸方向上具有多个曲率的圆弧形状的半导体膜110。
[0075]
[半导体存储装置的变形例]
[0076]
使用图15对有关本发明的变形例的半导体存储装置的结构进行说明。图15是说明有关本发明的变形例的半导体存储装置的剖面图。
[0077]
有关本变形例的半导体存储装置2将两个存储器沟槽mt进行组合，除此以外与上述的半导体存储装置1相同，所以对共同的部分省略说明。
[0078]
如图15所示，有关本变形例的半导体存储装置2经由两个存储器沟槽mt将字线wl1和字线wl2和字线wl3配置在与半导体基板sb平行的同一xy平面。字线wl1和字线wl2和字线wl3分别与y方向大致平行地延伸。字线wl1和字线wl2隔着存储器沟槽mt1在x方向相邻。字线wl2还在与字线wl1的相反侧隔着存储器沟槽mt2与字线wl3在x方向相邻。
[0079]
与图1的(a)一样地，字线wl1包括第一区域r1和相对于第一区域r1在x方向突出的第二区域r2。第一区域r1和第二区域r2在y方向上交替地配置，从第一区域r1的凹部朝向第二区域r2的凸部具有曲率，从第二区域r2的凸部朝向第一区域r1的凹部具有曲率。沿着存储器沟槽mt1在y方向连续的第一区域r1的凹部和第二区域r2的凸部具有周期性地变动的曲率。字线wl2包括第三区域r3和相对于第三区域r3在x方向突出的第四区域r4。第三区域r3和第四区域r4在y方向上交替地配置，从第三区域r3的凹部朝向第四区域r4的凸部具有曲率，从第四区域r4的凸部朝向第三区域r3的凹部具有曲率。沿着存储器沟槽mt1在y方向连续的第三区域r3的凹部和第四区域r4的凸部具有周期性地变动的曲率。字线wl1的第一区域r1和字线wl2的第三区域r3配置在y方向的相同位置，并隔着存储器沟槽mt1对置。字线wl1的第二区域r2和字线wl2的第四区域r4也配置在y方向的相同位置，并隔着存储器沟槽mt1对置。因此，字线wl1的第一区域r1和字线wl2的第三区域r3之间的存储器沟槽mt的宽度，在x方向比字线wl1的第二区域r2和字线wl2的第四区域r4之间的存储器沟槽mt的宽度宽。
[0080]
如图15所示，字线wl2还包括与第四区域r4的相反侧的第五区域r5、和在与第三区域r3的相反侧相对于第五区域r5在x方向突出的第六区域r6。第五区域r5和第六区域r6在y方向上交替地配置。字线wl2从第五区域r5的凹部朝向第六区域r6的凸部具有曲率，从第六区域r6的凸部朝向第五区域r5的凹部具有曲率。沿着存储器沟槽mt2在y方向连续的第五区域r5的凹部和第六区域r6的凸部具有周期性地变动的曲率。在y方向连续的第五区域r5的凹部和第六区域r6的凸部，在y方向上形成在x方向上具有平缓的起伏的波浪线(凹凸构造)。字线wl2的第四区域r4的凸部和第五区域r5的凹部配置在y方向的相同位置，字线wl2的第三区域r3的凹部和第六区域r6的凸部配置在y方向的相同位置。即，由字线wl2的第三区域r3和第四区域r4形成的凹凸构造、和由字线wl2的第五区域r5和第六区域r6形成的凹凸构造，在y方向错开半个间距进行配置。因此，字线wl2的x方向的宽度在y方向上大致相
同，能够高密度地配置存储单元。
[0081]
字线wl3包括第七区域r7和相对于第七区域r7在x方向突出的第八区域r8。第七区域r7和第八区域r8在y方向交替地配置。字线wl3从第七区域r7的凹部朝向第八区域r8的凸部具有曲率，从第八区域r8的凸部朝向第七区域r7的凹部具有曲率。沿着存储器沟槽mt2在y方向连续的第七区域r7的凹部和第八区域r8的凸部具有周期性地变动的曲率。在y方向连续的第七区域r7的凹部和第八区域r8的凸部，在y方向上形成在x方向上具有平缓的起伏的波浪线(凹凸构造)。字线wl2的第五区域r5和字线wl3的第七区域r7配置在y方向的相同位置，并隔着存储器沟槽mt2对置。字线wl2的第六区域r6和字线wl3的第八区域r8也配置在y方向的相同位置，并隔着存储器沟槽mt2对置。因此，字线wl2的第六区域r6和字线wl3的第八区域r8比字线wl2的第五区域r5和字线wl3的第七区域r7更接近。换言之，字线wl2的第五区域r5和字线wl3的第七区域r7之间的存储器沟槽mt2的宽度，在x方向上比字线wl2的第六区域r6和字线wl3的第八区域r8之间的存储器沟槽mt2的宽度宽。
[0082]
有关本变形例的半导体存储装置2通过将具有使宽度周期性地变动的曲率的存储器沟槽mt1及存储器沟槽mt2在y方向错开半个间距进行配置，能够确保一定的字线wl2的x方向的宽度，高密度地配置存储单元。
[0083]
对本发明的实施方式及变形例进行了说明，但这些实施方式及变形例是作为例子提示的，并非意图限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形例被包含在发明的范围或主旨中，并且被包含在权利要求书所记载的发明和其等价的范围中。