三族氮基半导体晶圆的制作方法

1.本发明总体来说有关于一种三族氮基半导体晶圆。具体而言，本发明有关于一种改良的衬底上形成的三族氮化物层，其四周边缘具有特征，可以避免在中央区形成缺陷。


背景技术：

2.近年来，人们开始将研究和开发聚焦于可以应用在各种三族氮基器件的三族氮化物半导体材料。三族氮基器件包含了具有异质结构的器件、发光二极管(light emitting diode,led)以及激光。这些具有异质结构的器件的例子有异质结双极性晶体管(heterojunction bipolar transistor,hbt)、异质结场效应晶体管(heterojunction field effect transistor,hfet)、高电子迁移率晶体管(high-electron-mobility transistor,hemt)或调制掺杂场效应晶体管(modulation-doped fet,modfet)。此处所述的“三族氮基”或“三族氮化物”意旨氮化镓(gan)、氮化铝(aln)、氮化铟(inn)及其混合物像是氮化铝镓(algan)、氮化铝铟镓(inalgan)以及氮化铝铟(inaln)，这些氮化物可以具有各种比例的金属元素。
3.为了制造低成本的商用三族氮基器件，人们开始希望在低廉如硅的半导体衬底上形成三族氮化物层。然而，像是氮化镓层这种三族氮化物层和硅衬底之间具有很大的晶格参数不匹配量。在室温时，硅和氮化镓之间具有大约17％的晶格参数差异，并在摄氏800度时具有40％的差异。硅的热膨胀大约为50％，低于氮化镓。因此，在从高温生产环境降至室温时，外延的氮化镓层中会形成很强的膨胀应力，导致在沉积层产生较大的张应力。这些应力会使氮化镓层产生裂痕，特别是厚度超过1微米的层。这种问题特别是会在直径较大的晶圆中发生。
4.为了降低热膨胀产生失配以及晶格失配所产生的应力，衬底和三族氮化物外延层之间时常插入一层或多层的中间层。然而，尽管使用了各种中间层，仍不能完全避免外延层中的缺陷，特别是在较大的硅晶圆中(直径大于6英寸的硅晶圆)。举例而言，图6展示了先前技术中，在8英寸硅晶圆的缓冲层上形成的氮化镓层。如图6所示，四周边缘有因失配产生的裂痕以及滑移面。进一步而言，在较大的晶圆中，应力可能会导致晶圆翘曲(warpage)。
5.现在，人们需要改善在衬底上配置三族氮化物层的工艺，并让沉积在衬底上的外延层中减少裂痕和缺陷。


技术实现要素：

6.在本发明的一实施例中，提供了一种衬底包括中央区域以及边缘区域的三族氮基半导体晶圆，且衬底的边缘区域环绕中央区域。衬底上可以任意配置一层或多层中间层，且此或这些中间层可以选自一层或多层的缓冲层、种子层或转换层。在衬底(或任意的中间层)的边缘区域中或边缘区域上形成一种边缘特征，此边缘特征包括在衬底的边缘区域的一层或多层边缘钝化层或在边缘区域中或边缘区域上的表面纹理化。此边缘特征仅沿著边缘延伸，而不是形成在边缘内的中央区域。一层或多层三族氮化物层位于中央区域上方。在
中央区域中，三族氮化物层是一种外延层。在边缘区域中，三族氮化物层是一种多晶态层。在此配置下，三族氮化物层和衬底之间因晶格失配以及热膨胀系数差异所产生的应力得以释放，让三族氮化物层的外延部分中的缺陷最小化并降低或消除三族氮化物层中的边缘裂痕。
附图说明
7.结合附图阅读时，从以下的详细描述中可以轻易地从各方面了解本公开内容。应注意，各种特征可能未按比例绘制。事实上，为了说明清楚，各种特征的尺寸会任意地增加或减少。
8.下面参照附图更详细地描述本发明的实施例，其中：
9.图1a至1g为根据本发明一些实施例中的三族氮基半导体晶圆及其形成过程的剖视图；
10.图2a至2f为根据本发明另一些实施例中的三族氮基半导体晶圆及其形成过程的剖视图；
11.图3a至3f为根据本发明另一些实施例中的三族氮基半导体晶圆及其形成过程的剖视图；
12.图4a至4b为三族氮基半导体晶圆及形成其上的器件区域的剖视图；
13.图5为根据图4a至4b的器件区域中所形成的半导体器件的剖视图；以及
14.图6为先前技术中显示出裂痕及其他缺陷的三族氮基半导体晶圆的上视图。
具体实施方式
15.在全部的附图及详细描述中，将以共通的附图标记指示相同或相似的部件。通过以下结合附图的详细描述，可以轻易理解本公开内容的实施例。
16.空间描述，如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶端”、“底部”、“垂直”、“水平”、“侧”、“较高”、“较低”、“上部”、“之上”、“之下”等，是根据某个组件或组件组，或组件或组件组的某个平面所指定的，如相关图示所示的组件方向。应当理解，本文使用的空间描述仅作为说明的目的，并且本文描述的结构的实际实现可以以任何方向或方式在空间上布置，前提是这种布置不偏离本发明实施例的优点。
17.在以下描述中，半导体器件、用于制作半导体器件的制作方法及相似内容将以优选示例阐述。对于本领域技术人员显而易见的是，可以在不脱离本发明的范围和精神的情况下进行修改，包括添加和/或替换。说明内容会省略具体细节以避免混淆本发明内容，毕竟本公开内容的编写目的是为了使本领域技术人员能够在没有过度实验的情况下实践这里的教导内容。
18.本揭露内容提供一种通过形成在衬底上的边缘特征来改善衬底上的三族氮化物层。所述边缘特征让三族氮化物膜的边缘形成释放应力的多晶态三族氮化物层。在膜的中央区域，形成了外延三族氮化物层。通过此方式，可以避免应力产生的裂痕，且器件可以形成在三族氮化物层的外延部分中或在三族氮化物层的外延部分上方。
19.在第一方面，所述边缘特征为钝化层，其仅形成在衬底的边缘区域中。在另一方面，纹理化表面的实施方式可以是通过选择性蚀刻来产生释放应力的表面纹理。一般而言，
所述边缘区域选择为大约距衬底边3微米至5微米的区域(若此衬底为具有圆边缘或斜角边缘的硅衬底，则包括此圆边缘或斜角边缘)。
20.转而参考图1a至1g，绘示了形成边缘特征的第一种技术。在图1a中，提供了衬底10。在一实施例中，衬底10为大直径(等于或超过6英寸)的矽晶圆。在其他实施例中，衬底10为蓝宝石晶圆、碳化硅晶圆、氮化镓晶圆、或硅锗、碳化硅、砷化镓、p型掺杂硅、n型掺杂硅、像是绝缘体上硅(silicon on insulator,soi)的绝缘体上半导体、或其他适合的半导体材料，其包括三族元素、四族元素、五族元素或上述这些材料的组合。
21.在一实施例中，衬底10可选择性地包括中间层，其可以是缓冲层、转换层、种子层或其他可以位于基底衬底及形成其上的三族氮化物层之间的层体。这些可选择的层体可以是一种或多种氮化物或三五族化合物，像是氮化镓、砷化镓、氮化铟、氮化铝、氮化铟镓、氮化铝镓、氮化铝铟镓或上述材料的组合。进一步而言，还可以使用各种像是氮化铝/氮化镓以及氮化铝镓/氮化镓的超晶格(supperlattice)的过渡性结构(transitional structure)。
22.为了形成边缘钝化层，覆盖钝化层20可以沉积在衬底10(或选择性配置的中间层)上，如图1b所示。覆盖钝化层20可以是硅、铝、或其组合的氧化物、氮化物、或氮氧化合物，像是二氧化硅、氮化硅、氮氧化硅。一方面，这层二氧化硅可以是通过对硅衬底氧化而成，或是通过化学气相沉积(chemical vapor deposition)、等离子体化学气相沉积(plasma-enhanced chemical vapor deposition)、溅射法(sputtering)或蒸发法(evaporation)等沉积方法而成。钝化层的厚度可以是50至1000纳米。
23.在图1c中，通过像是喷涂(spray coating)、旋涂(spin coating)等任何已知技术，将一层光阻30沉积在表面上。使用遮罩来定义中央区域以及边缘区域的图形。光阻30以像是紫外光辐射或其他辐射来曝光所选的图形(通过正型曝光或负型曝光，端视所选的光刻胶而定)。在曝光之后，不需要的部分以显影剂移除，保留图1d中的边缘光阻图形。
24.通过以图1d中的边缘光阻为遮罩，中央区域中的钝化层20通过蚀刻移除。根据所选的钝化材料，可以使用不同的湿蚀刻或干蚀刻。以湿蚀刻为例，硝酸、氢氟酸先天上带有各向同性的性质，因此较佳以各向异性的干蚀刻移除位于没有被图案化光阻30保护的区域的钝化层20。干蚀刻可以是等离子型蚀刻，其使用像是四氯化碳(ccl4)、四氟化碳(cf4)、六氟化硫(sf6)、三氟化氮(nf3)或二氯二氟甲烷(ccl2f2)的反应气体。光阻层的图案化可以导致倾斜的边缘轮廓(如图1e)，有助于形成在中央区域中的三族氮化物层的外延区域以及形成在边缘区域中的三族氮化物层的多晶态区域之间的转换。
25.在蚀刻之后，结构如图1e的结果所示，钝化层20仅保留在衬底的外围区域中。通过光阻剥离剂或其他像是氧等离子体的已知方法移除光阻，仅保留图1f中外围区域中的钝化层20。
26.通过例如是高温化学气相沉积或等离子体化学气相沉积，三族氮化物层被沉积在如图1f所示的衬底上方。为了沉积三族氮化物膜，提供了一种氮气源以及一种或多种三族源，其中氮气源例如是氮气、氨或其他带有氮气的气体，三族源例如是铟、镓或铝。示例性的三族源包括有机金属气体像是三甲基铟、三甲基镓或三甲基铝。可选地，可以为有机金属气体提供像是氢或氮的载体气体。根据所选的反应物，有机金属气体在被加热时可能分解成中间产物。此中间产物会与氮气源(像是氨)起反应并在衬底上形成三族氮化物层。在膜形
成过程中，可以添加额外的气体以引入掺杂物(像是镁、铁、硅、氟等掺杂物源)。沉积材料可以包括任何三族氮化物，例子包括氮化镓、氮化铝、氮化铟、氮化铝铟镓(in
x
alyga
(1-x-y)
n，其中x y≤1)、氮化铝镓(alyga
(1-y)
n，其中y≤1)。
27.如图1g所示，外延三族氮化物层在中央区域中形成于衬底10及任意中间转换层上方。多晶态三族氮化物层45在边缘区域中形成于钝化层20上方。这两种晶体结构的结合减轻了成形时产生的应力，减少膜外围的裂痕以及减少中央外延区域的缺陷。以下将进一步详细讨论，可以再沉积更多的三族氮化物层在外延层40上方，并在中央区域上方形成器件。应当理解，以大尺寸晶圆衬底10而言，中央区域上方形成了大量的器件，随后再分离形成单独的三族氮化物器件。
28.转而参考图2a至2g，绘示了形成边缘特征的另一种技术。在图2a中，提供了衬底210，其可以是大直径的(等于或超过6英寸)外延矽晶圆衬底。在其他实施例中，衬底210是蓝宝石晶圆、碳化硅晶圆、氮化镓晶圆、或硅锗、碳化硅、砷化镓、p型掺杂硅、n型掺杂硅、像是绝缘体上硅(silicon on insulator,soi)的绝缘体上半导体、或其他适合的半导体材料，其包括三族元素、四族元素、五族元素或上述这些材料的组合。
29.衬底210可选择性地包括中间层，像是缓冲层、转换层、种子层或其他可以位于基底衬底及形成其上的三族氮化物层之间的层体。这些可选择的层体可以包括一种或多种氮化物或三五族化合物，像是氮化镓、砷化镓、氮化铟、氮化铝、氮化铟镓、氮化铝镓、氮化铝铟镓或上述材料的组合。进一步而言，还可以使用各种像是氮化铝/氮化镓以及氮化铝镓/氮化镓的超晶格(supperlattice)的过渡性结构(transitional structure)。
30.为了形成边缘钝化层，通过像是喷涂、旋涂等任何已知技术，覆盖光阻层220会被沉积在衬底210(或选择性配置的中间层)上，如图1b所示。使用遮罩来定义包括中央区域以及边缘区域的图形。光阻220以像是紫外光辐射或其他辐射来曝光所选的图形。在曝光之后，在边缘区域212中不需要的部分以显影剂移除，保留图2c中的边缘光阻图形。
31.表面纹理化的工艺在边缘区域212中执行。如图2d所示的实施例中，执行蚀刻工艺以产生表面粗糙度。如下文将描述的实施例，其中可看出，可以选择让表面纹理化在衬底210产生规则的图案。根据所期望的表面纹理化，可以使用各种湿蚀刻或干蚀刻技术。可以使用例如湿蚀刻，各向同性的硝酸、氢氟酸可以根据衬底的方向沿著不同硅平面进行纹理化。可以使用像是等离子型蚀刻的干蚀刻(例如反应离子蚀刻)，其使用像是四氯化碳(ccl4)、四氟化碳(cf4)、六氟化硫(sf6)、三氟化氮(nf3)或二氯二氟甲烷(ccl2f2)等反应气体。也可以使用溅射蚀刻(sputter etching)。以五微米为例，蚀刻可以执行到蚀刻坑具有大约3微米至7微米的深度。
32.在蚀刻之后，通过光阻剥离剂或其他像是氧等离子体的已知方法移除覆盖衬底210的中央区域的光阻，只保留具有被蚀刻的边缘区域212的衬底210。
33.如上所述，通过例如是高温化学气相沉积或等离子体化学气相沉积，三族氮化物层被沉积在如图2e所示的衬底上方。
34.如图2f所示，外延三族氮化物层240形成在衬底210及任意中间转换层上方的中央区域。多晶态三族氮化物层245形成在蚀刻后的衬底边缘区域上方的边缘区域。这两种晶体结构的结合减轻了成形时产生的应力，减少膜外围的裂痕以及减少中央外延区域的缺陷。
35.在图3a至3f所示的另一实施例中，相较于图2a至2f所示的蚀刻实施例，本实施例
的衬底可以通过微图案化产生较规则的微图案表面结构。在图3a至3b中，如图2a至2f所示的实施例，提供了衬底310以及光阻层320。
36.在图3c中，光阻通过有遮罩或无遮罩的工艺来图案化，以在中央区域322提供覆盖并且在外围区域产生图案化结构324。微图案特征的深度大约是2至4微米。
37.图3d中，可以将光阻作为蚀刻遮罩来实施湿蚀刻或干蚀刻。蚀刻剂的使用可以如上所述。根据光阻的微图案以及蚀刻剂的选择，可以形成多种图案，例如圆顶图案或三角形图案。举例而言，通过将《111》硅衬底暴露在选择性蚀刻剂所产生的70度角平面。
38.在蚀刻之后，如图3e所示，形成了衬底的微图案边缘区域312。通过例如是如上所述的高温化学气相沉积或等离子体化学气相沉积，三族氮化物层被沉积在图3e的衬底上。
39.如图3f所示，外延三族氮化物层340形成在衬底310及任意中间转换层上方的中央区域。多晶态三族氮化物层345形成在微图案化后的衬底边缘区域312上方的边缘区域。这两种晶体结构的结合减轻了成形时产生的应力，减少膜外围的裂痕以及减少中央外延区域的缺陷。
40.以本发明所形成的三族氮化物晶圆为基础，一个或多个三族氮化物器件可以形成在于衬底上方的中央外延三族氮化物层之中或其上方。在图4a至4b中，器件形成区域各别是指中央区域250以及50。
41.图5是可以形成在中央区域250及50的三族氮化物器件的示例。图5是可以在外延三族氮化物层上的中央区域中形成的半导体器件100的剖视图。半导体器件100包括衬底110、光学缓冲层120、半导体层130(其可以对应到上述的三族氮化物层的外延部分)、半导体层132、栅极结构140、源极146以及漏极148。
42.半导体层130及132的材料例如选择为半导体层132具有较半导体层130大的能带隙(禁宽带)，导致他们的电子亲和力彼此不同。举例而言，当半导体层130是具有约3.4ev的能带隙的无掺杂氮化镓层时，半导体层132可以是具有约4.0ev的能带隙的氮化铝镓层。因此，这些半导体层130及132可以各自作为通道层以及阻挡层。在通道层和阻挡层之间的接合介面处产生了三角形势阱，因此电子会聚集在三角形势阱中，因此在相同介面产生二维电子气(two-dimensional electron gas,2deg)区134。因此，半导体器件100可用作高电子迁移率晶体管(hemt)。
43.栅极结构140配置在半导体层132上。在本实施例中，栅极结构140包括和半导体层132形成介面的p型掺杂三五族化合物层/氮化物半导体层142以及堆叠在p型掺杂三五族化合物/氮化物半导体层132上方的导电栅极144。在其他实施例中，在p型掺杂三五族化合物/氮化物半导体层142以及导电栅极144之间，栅极结构140还可以包括介电结构(未绘示)，且介电结构可以是由一层或多层的介电材料形成。
44.在图5中的实施例中，半导体器件100是增强模式(enhancement mode)的器件，当导电栅极144大致为零偏压时，半导体器件100则在常态关的状态。具体而言，p型掺杂三五族化合物/氮化物半导体层142和半导体层132产生p-n结，以耗尽二维电子气区134，导致对应到栅极结构140下方位置的一区域的二维电子气区134相较于其他二维电子气区134具有不同的特性(亦即不同的电子浓度)，也因此被遮蔽。
45.通过此机制，半导体器件100a具有常态关的特性。换句话说，当没有电压施加到栅极144时或提供到栅极144的电压低于阀值电压时(亦即在栅极结构140下方形成逆转层所
需的最小电压)，栅极结构140下方区域的二维电子气区134会维持为遮蔽状态，也因此没有电流可以在那通过。进一步而言，通过提供p型掺杂三五族化合物/氮化物半导体层142，可以减少栅极的漏电流并达成在关状态时增加阀值电压。
46.p型掺杂三五族化合物层142的示例材料可以包括，举例而言但不限于，p型掺杂三五族氮化物半导体材料，像是p型氮化镓、p型氮化铝镓、p型氮化铟、p型氮化铝铟、p型氮化铟镓、p型氮化铝铟镓或上述这些材料的组合。在一些实施例中，p型掺杂材料可以通过使用像是铍、镁、锌、镉等p型杂质达成。在一实施例中，半导体层130包括未掺杂氮化镓，且半导体层132包括氮化铝镓，p型掺杂三五族化合物层142是p型氮化镓层，其可以向上弯曲下方的能带结构并耗尽相应的2deg区134，使半导体器件100a进入关状态。相对而言，栅极144可以直接沉积在层132上，进而完成常态开器件。
47.导电栅极144的示例性材料可以是金属或金属化合物，其包括但不限于钨、金、钯、钛、钽、钴、镍、铂、钼、氮化钛、氮化钽、或其他金属化合物、氮化物、氧化物、硅化物、掺杂半导体、合金或上述材料的组合。选择性地介电结构可以包括，举例但不限于，一层或多层氧化物层、氧化硅层、氮化硅层、高介电常数材料(例如二氧化铪、氧化铝、二氧化钛、氧化锆铪、三氧化二钽、氧化硅铪、二氧化锆、氧化硅锆等)，或上述材料的组合。
48.源极146以及漏极148配置在半导体层132上并位于栅极结构140的相反两侧(亦即栅极结构140位于源极146和漏极148之间)。在示例绘示的图5中，源极146和漏极148相对于栅极结构140是不对称的，其中源极146较漏极148靠近栅极结构140。本揭露内容并不限于此，源极146和漏極148的配置可以再调整。源极146以及漏极148的示例性材料包括，举例但不限于，金属、合金、掺杂半导体材料(像是掺杂结晶硅)、或其他导电材料、或上述材料的组合。
49.任意额外的p型掺杂区可以提供在如美国专利号10,833,159提供的漏极电极下方或旁边，其公开内容以引用方式并入本文。
50.半导体器件100还包括一层或多层介电层160，其配置在半导体层132上并覆盖栅极结构140。在一些实施例中，介电层160系作为钝化层来保护下方的元件或层体。在不同实施例中，介电层160具有平坦的顶面，其可以作为平坦的基底以承载形成介电层160之后步骤所形成的层体。介电层160的示例性材料可以包括，举例但不限于，氮化硅、氧化硅、氮氧化硅、碳化硅、硅硼氮、硅碳硼氮、氧化物、氮化物或上述材料的组合。在一些实施例中，介电层160为多层结构，像是氧化铝/氮化硅、氧化铝/二氧化硅、氮化铝/氮化硅、氮化铝、二氧化硅等合成介电层，或是上述材料的组合。
51.半导体器件100还可以选择性包括配置于源极146上方的源极场板162、位于源极场板162和源极146之间的第一通孔164、配置于漏极148上方的漏极场板166、以及位于漏极场板166和漏极148之间的第二通孔168，其中，相对于第二半导体层132，源极场板162和漏极场板166高于栅极结构140。
52.源极场板162从源极146上方的位置延伸至栅极结构140上方的位置。在一些实施例中，源极场板162的延伸长度可以大于源极146和栅极结构140之间的距离。也就是说，栅极结构140在半导体层132上的垂直投影量系位于源极场板162在半导体层132上的垂直投影量之中。第一通孔164将源极146和源极场板162连接，使源极146和源极场板162电性耦接在一起。
53.漏极场板166从漏极148上方的位置往栅极结构140上方的位置延伸。在一些实施例中，漏极场板166的延伸长度可以小于漏极148和栅极结构140之间的距离。也就是说，栅极结构140在半导体层132上的垂直投影量系位于漏极场板166在半导体层132上的垂直投影量之外。第二通孔168将漏极148和漏极场板166连接，使漏极148和漏极场板166电性耦接在一起。
54.这些源极场板162和漏极场板166改变源极区和漏极区的电场分布并影响半导体器件100的击穿电压。换句话说，源极场板162和漏极场板166抑制期望区域中的电场分布并降低其峰值。源极场板162和漏极场板166的示例性材料可以包括，举例但不限于，金属、合金、掺杂半导体材料(像是掺杂结晶硅)或其他适合的导电材料，或上述材料的组合。
55.提供本发明的上述描述是为了达到说明和描述的目的。并不意在穷举或将本发明限制于所公开的精确形式。对于本领域技术人员而言，许多修改及变化是显而易见的。
56.被选择来描述的实施例是为了最好地解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例，并针对所预期的特定用途作各种修改。
57.在这边所用且没有额外定义的“实质上”、“基本上”、“大约”、“大致”等这些术语是用来描述有少量变化的数值。当与事件或条件结合使用时，这些术语可以包括事件或条件是准确发生的情况以及事件或条件发生的非常近似的情况。举例而言，当与数值一并使用时，这些术语可以包括该数值等于或少于
±
10％的数值，像是等于或少于
±
5％、等于或少于
±
4％、等于或少于
±
3％、等于或少于
±
2％、等于或少于
±
1％、等于或少于
±
0.5％、等于或少于
±
0.1％、等于或少于
±
0.05％。“实质上共平面”的术语可以指两个表面在几微米内位于同一平面，例如于40微米内、30微米内、20微米内、10微米内或1微米内位于相同平面。
58.除非上下文另有明确规定，本文所用的单数术语“一”、“一个”以及“所述”可包括复数所指对象。在一些实施例的描述中，在另一部件“上”或“上方”提供部件可以包括后者直接位于前一个部件上(亦即物理上接触)的情况，以及后者和前一个部件之间具有一个或多个中介部件的情况。
59.虽然本揭露内容已经参考其具体实施例描述和图示了本揭露内容，但是这些描述和图示并非用以限制本揭露内容。本领域技术人员应当理解，在不脱离附加的权利要求所限定的本揭露内容的真实精神和范围的情况下，可以进行各种改变并且可以替换为各种相等的东西。参考图示可能不依照比例绘制。基于制造工艺及公差，本揭露内容中的技术与实际设备之间可能存在差异。本揭露内容还可以有其他未具体说明的实施例。说明书和附图应被视为说明性的而非限制性的。可以进行修改以使特定情况、材料、物质组成、方法或过程适应本揭露内容的目的、精神和范围。所有这些修改内容都旨在落入所附权利要求的范围内。虽然已经参考以特定顺序执行特定操作来描述本文公开的方法，但应当理解这些操作可以组合、细分或重新排序以形成等效的方法而不脱离本揭露内容的教导。因此，除非在此特别指明，否则并不限于所述的顺序和分组方式。