半导体结构及其形成方法与流程

1.本

技术实现要素：
是有关于一种半导体结构以及形成半导体结构的方法。


背景技术：

2.随着电子工业的快速发展，集成电路(ic)的发展朝向高性能与微型化。在执行沉积工艺时，通常形成围绕主动区的氧化物结构，然后进行退火工艺。然而，应力在退火工艺中会增加，并且引起主动区图案的散射(scattering)，从而引起主动区图案的偏移问题。
3.图案散射可通过增加图案尺寸的方法解决，但此方法可能不利地增加集成电路的尺寸。因此，如何有效解决图案的散射是目前亟需解决的课题。
发明内容
4.本发明的一目的为一种形成半导体结构的方法，其可达到释放应力的效果，从而改善半导体结构的效能。
5.根据本发明一些实施方式，一种形成半导体结构的方法包括以下步骤。在基板中形成半导体材料结构。在半导体材料结构上形成第一垫层。蚀刻第一垫层与半导体材料结构，以形成沟槽。在半导体材料结构的侧壁上执行氧化工艺，以在半导体结构的侧壁上形成第一氧化物结构。在沟槽中形成第二氧化物结构。
6.在本发明一些实施方式中，氧化工艺被执行，使得第一垫层的一侧壁无第一氧化物结构。
7.在本发明一些实施方式中，形成第二氧化物结构被执行，使得第一氧化物结构接触第二氧化物结构。
8.在本发明一些实施方式中，形成半导体结构的方法还包括在蚀刻第一垫层与半导体材料结构之前，在第一垫层上形成第二垫层。
9.在本发明一些实施方式中，形成半导体结构的方法还包括蚀刻第二垫层。
10.在本发明一些实施方式中，在沟槽中形成第二氧化物结构还包括在第二垫层上形成第二氧化物结构。
11.在本发明一些实施方式中，形成半导体结构的方法还包括在形成第二氧化物结构之后，移除第二垫层。
12.在本发明一些实施方式中，氧化工艺被执行是通过热氧化工艺。
13.在本发明一些实施方式中，形成第二氧化物结构被执行是通过流动式化学气相沉积工艺。
14.本发明的另一目的为一种半导体结构。
15.根据本发明一些实施方式，一种半导体结构包括基板、半导体材料结构、垫层、第一氧化物结构以及第二氧化物结构。半导体材料结构位于基板上。垫层位于半导体材料结构上。第一氧化物结构位于半导体材料结构的侧壁上。第二氧化物结构位于第一氧化物结构的侧壁与垫层的侧壁上。
16.在本发明一些实施方式中，第二氧化物结构接触第一氧化物结构的侧壁与垫层的侧壁。
17.在本发明一些实施方式中，第二氧化物结构与半导体材料结构被第一氧化物结构分隔。
18.在本发明一些实施方式中，第二氧化物结构的顶面与垫层的顶面位于相同的水平位置。
19.在本发明一些实施方式中，第一氧化物结构与第二氧化物结构由相同的材料制成。
20.根据本发明上述实施方式，由于在半导体材料结构的侧壁上执行氧化工艺，以形成第一氧化物结构，可达到释放应力的效果，并且可抑制高应力所造成的问题，从而可避免偏移(shift)的问题。如此一来，可以改善半导体结构的效能。
21.应当了解前面的一般说明和以下的详细说明都仅是示例，并且旨在提供对本发明的进一步解释。
附图说明
22.本发明的各方面可从以下实施方式的详细说明及随附的附图理解。
23.图1至图9绘示根据本发明一些实施方式在各个阶段形成半导体结构的方法的剖面图。
24.图10绘示图9的半导体结构的俯视图。
25.主要附图标记说明：
26.110-基板，120-半导体材料结构，122-侧壁，130-第一垫层，132-侧壁，134-顶面，140-第二垫层，142-侧壁，144-顶面，150-图案化光阻层，160-第一氧化物结构，162-侧壁，170-第二氧化物结构，174-顶面，9-9-线，t-沟槽。
具体实施方式
27.以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的，因此不应用以限制本发明。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示。另外，为了便于读者观看，附图中各元件的尺寸并非依实际比例绘示。
28.此外，诸如“下”或“底部”和“上”或“顶部”的相对术语可在本文中用于描述一个元件与另一元件的关系，如图所示。应当理解，相对术语旨在包括除了图中所示的方位之外的装置的不同方位。例如，如果一个附图中的装置翻转，则被描述为在其他元件的“下”侧的元件将被定向在其他元件的“上”侧。因此，示例性术语“下”可以包括“下”和“上”的取向，取决于附图的特定取向。类似地，如果一个附图中的装置翻转，则被描述为在其它元件“下方”或“下方”的元件将被定向为在其它元件“上方”。因此，示例性术语“下面”或“下面”可以包括上方和下方的取向。
29.在本文中，“大约”、“约”、“大致”或“实质上”通常意旨给定值或范围的20％以内、10％以内或5％以内。若没有明确地叙明，此给定值或范围可被推论为是“大约”、“约”、“大
致”或“实质上”。
30.图1至图9绘示根据本发明一些实施方式在各个阶段形成半导体结构的方法的剖面图。应理解到半导体结构可包括阵列区(array area)与邻近阵列区的周边区(periphery area)。为了清楚起见，本发明在图1至图9中绘示半导体结构的阵列区，而在图1至图9中未绘示半导体结构的周边区，合先叙明。
31.参阅图1与图2。在基板110上形成半导体材料结构120。在一些实施方式中，基板110及/或半导体材料结构120可包括半导体元素，例如：锗或硅；包括半导体化合物，例如：碳化硅(silicon carbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenic)、及/或锑化铟(indium antimonide)；或包括其他半导体合金，例如：硅锗(sige)、磷化砷镓(gaasp)、砷化铟铝(alinas)、砷化镓铝(algaas)、砷化铟镓(gainas)、磷化铟镓(gainp)、及/或磷砷化铟镓(gainasp)，以及以上的任意组合。再者，基板110可以是p型(p-type)基板，例如掺杂p型掺杂剂(例如，硼)的硅材料。
32.在一些实施方式中，基板110的厚度大于半导体材料结构120的厚度。在一些实施方式中，基板110与半导体材料结构120为一体成形。
33.而后，在半导体材料结构120上可形成第一垫层130，并且可随后在第一垫层130上形成第二垫层140。在一些实施方式中，第一垫层130可通过适当的技术沉积在半导体材料结构120上，例如可通过原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)、热氧化(thermal oxidation)及/或其组合，或其他适当的技术。第一垫层130可以是一薄垫氧化物层，并且第一垫层130可以由氧化硅或其他适当的材料制成。在一些实施方式中，第二垫层140可通过适当的技术沉积在第一垫层130上，例如可通过原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)及/或其组合，或其他适当的技术。第二垫层140的厚度可大于第一垫层130的厚度。第二垫层140可以由氮化硅或其他适当的材料制成。在一些实施方式中，第二垫层140与第一垫层130由不同的材料制成。举例来说，第一垫层130由氧化硅制成，而第二垫层140由氮化硅制成。
34.参阅图3。在第一垫层130上形成第二垫层140之后，在第二垫层140上形成图案化光阻层150。详细来说，形成图案化光阻层150的方法可先在第二垫层140上形成光阻层，而后通过使用适当的显影技术来图案化前述的光阻层。举例来说，在将光阻层旋涂(spin-on coating)到第二垫层140上之后，将光阻层暴露于光辐射的图案。在一些实施方式中，图案化光阻层150覆盖第二垫层140的一部分，并且第二垫层140的其余部分被暴露。
35.参阅图4。使用图案化光阻层150作为蚀刻遮罩来蚀刻第二垫层140，以形成第一沟槽。蚀刻第二垫层140，直到暴露下面的第一垫层130。举例来说，可使用各向异性(anisotropic)蚀刻工艺，例如是反应性离子蚀刻(reactive ion etching；rie)，并使用氯(cl2)、溴化氢(hbr)或四氟化碳(cf4)作为第二垫层140的蚀刻剂。
36.在蚀刻第二垫层140之后，使用图案化光阻层150作为蚀刻遮罩来蚀刻第一垫层130，以形成第二沟槽，其中第二沟槽连通前述的第一沟槽。蚀刻第一垫层130，直到暴露出下面的半导体材料结构120。而后，使用图案化光阻层150作为蚀刻遮罩来蚀刻半导体材料结构120，以形成第三沟槽，其中第三沟槽连通前述的第二沟槽。蚀刻半导体材料结构120，直到暴露出下面的基板110。因此，形成图4的沟槽t。沟槽t包括前述的第一沟槽、前述的第
二沟槽与前述的第三沟槽。在一些实施方式中，蚀刻第二垫层140、蚀刻第一垫层130与蚀刻半导体材料结构120可分别使用不同的蚀刻剂，而使用图案化光阻层150作为相同的蚀刻遮罩。
37.在一些实施方式中，半导体材料结构120可视为在阵列区中的主动区(active area)。
38.参阅图4与图5。移除图案化光阻层150。在一些实施方式中，移除图案化光阻层150可以通过使用光阻剥离工艺，例如灰化(ashing)工艺、蚀刻工艺或其他适当的工艺。
39.参阅图6。在半导体材料结构120的侧壁122上执行氧化工艺，以在半导体材料结构120的侧壁122上形成第一氧化物结构160。详细来说，通过执行热氧化工艺(thermal oxidation process)来形成第一氧化物结构160，例如可通过执行临场蒸气产生(in-situ stream generation；issg)氧化工艺。第一氧化物结构160可以被称为在半导体材料结构120的侧壁122上的氧化物衬垫层(oxide liner layer)。
40.在一些实施方式中，第一氧化物结构160可由硅与氧的组合制成，其中第一氧化物结构160中的硅的比率在从约45％至约50％的范围间，并且第一氧化物结构160中的氧的比率在从约50％至约55％的范围间。举例来说，第一氧化物结构160中的硅的比率为约47％，并且第一氧化物结构160中的氧的比率为约53％。在一些实施方式中，第一氧化物结构160中的硅的比率实质上等于第一氧化物结构160中的氧的比率。
41.在一些实施方式中，执行氧化工艺，使得第一垫层130的侧壁132无(不具有)第一氧化物结构160。再者，执行氧化工艺，使得第二垫层140的侧壁142无(不具有)第一氧化物结构160。换句话说，在第一垫层130与第二垫层140上的氧化工艺可以被忽略，因此第一氧化物结构160不会在第一垫层130的侧壁132与第二垫层140的侧壁142上形成。
42.参阅图6与图7。在半导体材料结构120的侧壁122上形成第一氧化物结构160之后，在沟槽t中形成第二氧化物结构170。详细来说，在第一氧化物结构160的侧壁162上、第一垫层130的侧壁132上以及第二垫层140的侧壁142上形成第二氧化物结构170。再者，第二氧化物结构170形成于第二垫层140上，并且第二氧化物结构170覆盖第二垫层140。进一步来说，第二氧化物结构170在基板110上的垂直投影与第二垫层140在基板110上的垂直投影重叠。在一些实施方式中，第二氧化物结构170可通过沉积工艺，在沟槽t中与在第二垫层140上形成第二氧化物结构170，随后执行退火工艺。通过第一氧化物结构160的配置，可以释放阵列区中的半导体材料结构120(主动区)的应力，并且可以有效地抑制在退火工艺中可能导致的高应力问题，从而避免偏移(shift)的问题。因此，阵列区中的两个相邻的半导体材料结构120(主动区)可被布置成彼此对齐，并且可以改善半导体结构的效能。
43.在一些实施方式中，可以通过执行化学气相沉积(cvd)来形成第二氧化物结构170。举例来说，第二氧化物结构170可以通过执行流动式化学气相沉积(flowable chemical vapor deposition；fcvd)来形成。
44.在一些实施方式中，形成第二氧化物结构170被执行，使得第二氧化物结构170接触第一氧化物结构160。详细来说，第二氧化物结构170接触第一氧化物结构160的侧壁162、第一垫层130的侧壁132以及第二垫层140的侧壁142。
45.在一些实施方式中，第一氧化物结构160与第二氧化物结构170由不同的材料制成。第二氧化物结构170与半导体材料结构120被第一氧化物结构160分隔。也就是说，第二
氧化物结构170不接触半导体材料结构120。在一些其他的实施方式中，第二氧化物结构170与第一氧化物结构160由相同的材料制成，例如是二氧化硅(sio2)。
46.参阅图8。在形成第二氧化物结构170之后，可执行平坦化工艺，例如是化学机械研磨(cmp)工艺，以移除第二氧化物结构170的上部。如此一来，第二氧化物结构170的顶面174与第二垫层140的顶面144实质上位于相同的水平位置。亦即，第二氧化物结构170的顶面174与第二垫层140的顶面144实质上齐平。
47.参阅图9与图10，图10是图9的半导体结构的俯视图。换句话说，图9是沿着图10的线9-9绘示的半导体结构的剖面图。为了清楚起见，图9的第一垫层130未绘示于图10中。在执行平坦化工艺之后，移除第二垫层140以及邻接第二垫层140的第二氧化物结构170的一部份，使得第一垫层130被暴露。在一些实施方式中，第二氧化物结构170的顶面174与第一垫层130的顶面134实质上位于相同的水平位置。亦即，第二氧化物结构170的顶面174与第一垫层130的顶面134实质上齐平。
48.在一些实施方式中，位线接触件可以形成于半导体材料结构120(主动区)的中央部分上，并且单元接触件可以形成于半导体材料结构120(主动区)的边缘部分上。基于上述的工艺，可解决偏移的问题，因此可精确地布置半导体材料结构120(主动区)上的位线接触件与单元接触件，并且可以避免短路问题。
49.虽然本发明已经将实施方式详细地公开如上，然而其他的实施方式也是可能的，并非用以限定本发明。因此，前述的权利要求的精神及其范围不应限于本发明实施方式的说明。
50.本领域任何技术人员，在不脱离本发明的精神和范围内，当可作各种的改变或替换，因此所有的这些改变或替换都应涵盖于本发明的权利要求的保护范围之内。