集成芯片及用于形成沟槽电容器的方法与流程

1.本技术的实施例涉及集成芯片及用于形成沟槽电容器的方法。


背景技术：

2.集成无源器件(ipd)是集成在半导体衬底上的一个或多个无源器件的集合。无源器件可以包括例如电容器、电阻器、电感器等。ipd使用半导体制造工艺形成，并封装为集成电路(ic)。与分立无源器件相比，这获得了尺寸减小、成本降低以及功能密度提高。ipd可以应用于移动设备和应用处理器。


技术实现要素：

3.本技术的实施例提供一种集成芯片，包括：衬底；和沟槽电容器，位于所述衬底上，并且包括延伸到所述衬底中的多个电容器段；其中，所述多个电容器段包括位于所述沟槽电容器的边缘处的边缘电容器段和位于所述沟槽电容器的中心处的中心电容器段，所述电容器段在轴线上以间距隔开，并且所述边缘电容器段的宽度大于所述中心电容器段的宽度和/或所述边缘电容器段处的间距大于所述中心电容器段处的间距。
4.本技术的实施例提供一种集成芯片，包括：衬底，包括第一衬底段和第二衬底段；和沟槽电容器，位于所述衬底上，并且包括中心电容器段、中间电容器段和边缘电容器段；其中，所述中心电容器段、所述中间电容器段和所述边缘电容器段延伸到所述衬底中，所述中心电容器段和所述边缘电容器段分别位于所述沟槽电容器的中心和所述沟槽电容器的边缘处，所述中间电容器段位于所述中心电容器段和所述边缘电容器段之间，所述第一衬底段和所述第二衬底段分别将所述中间电容器段与所述中心电容器段和所述边缘电容器段分离，并且所述边缘电容器段的宽度大于所述中心电容器段的宽度和/或所述第二衬底段的宽度大于所述第一衬底段的宽度。
5.本技术的实施例还提供一种用于形成沟槽电容器的方法，所述方法包括：对衬底进行图案化以在所述衬底中形成沟槽图案，其中，所述沟槽图案包括沿轴线以间距隔开的多个沟槽段，其中，所述多个沟槽段包括分别位于所述沟槽图案的边缘和所述沟槽图案的中心处的边缘沟槽段和中心沟槽段，并且其中，所述边缘沟槽段的宽度大于所述中心沟槽段的宽度和/或所述边缘沟槽段处的间距大于所述中心沟槽段处的间距；在所述衬底上方堆叠沉积下部电极层、电极介电层和上部电极层，并对所述沟槽段加衬，其中，所述电极介电层位于所述下部电极层和所述上部电极层之间；以及对所述下部电极层和所述上部电极层和所述电极介电层进行图案化以分别形成多个电容器电极和电容器介电层。
6.本技术的实施例提供了用于沟槽电容器良品率改进的沟槽图案。
附图说明
7.当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比率绘制。实际上，为了清楚的讨论，
各种部件的尺寸可以被任意增加或减少。
8.图1示出具有用于良品率改进的沟槽图案的沟槽电容器的一些实施例的截面图。
9.图2示出图1的沟槽电容器的其中沟槽电容器具有附加的沟槽内电容器段和附加的衬底段的一些替代实施例的截面图。
10.图3示出图2的沟槽内电容器段的一些实施例的顶部布局。
11.图4a-图4e示出图3的沟槽内电容器段的一些替代实施例的顶部布局。
12.图5-图9示出其中沟槽图案变化的图2的沟槽电容器的一些替代实施例的截面图。
13.图10示出图2的其中沟槽电容器被分布在沟槽内电容器段上的多个沟槽电容器代替的一些替代实施例的截面图。
14.图11-图15示出图2的其中去除或添加部件的沟槽电容器的一些替代实施例的截面图。
15.图16示出包括图2的沟槽电容器的集成无源器件(ipd)封装件的一些实施例的截面图。
16.图17示出包括图16的ipd封装件的集成的扇出封装件上封装件(info-pop)结构的一些实施例的截面图。
17.图18示出包括图2的沟槽电容器的插入件的一些实施例的截面图。
18.图19示出包括图18的插入件的衬底上晶圆上芯片(cowos)封装件。
19.图20-图31示出具有用于良品率改进的沟槽图案的沟槽电容器的形成方法的一些实施例的一系列截面图。
20.图32示出图20-图31的方法的一些实施例的框图。
具体实施方式
21.本发明提供了许多不同的实施例或实例，用于实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然这些仅是实例并不旨在限定。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
22.此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。空间关系术语旨在包括除了在图中所描述的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
23.集成无源器件(ipd)可以包括衬底和位于衬底上的沟槽电容器。沟槽电容器包括多个电容器电极和多个电容器介电层。电容器电极和电容器介电层在衬底上方交替堆叠，并且限定多个沟槽内电容器段。沟槽内电容器段延伸到衬底中，并且通过衬底的段在横向上彼此分离。沟槽内电容器段和衬底段具有平行伸长的线形顶部布局，并且具有均匀的宽度。
24.沟槽电容器的挑战在于衬底、电容器介电层和电容器电极可以具有不同的热膨胀
系数。例如，沟槽电容器的金属材料可以具有比衬底更高的热膨胀系数。在高温工艺或高压工艺期间，不同的热膨胀系数可以使得沟槽内电容器段的膨胀速度快于衬底。结果，沟槽内电容器段可以在衬底上施加应力。由于沟槽电容器中的对称性以及因此应力图案中的对称性，应力在沟槽电容器的中心处是中性的。但是，应力从沟槽电容器的中心到沟槽电容器的边缘在与沟槽内电容器段和衬底段伸长的方向垂直的方向上增加。应力可以使得衬底段弯曲和/或沟槽耗竭，特别是在沟槽电容器的边缘处。沟槽耗竭可以例如对应于由于应力使电容器介电层变薄而引起的电容器介电层的介电击穿。此外，随着衬底段和沟槽段越来越小，预期应力将变差。衬底段的弯曲和/或沟槽耗竭又降低了批量制造良品率。
25.本公开的各个实施例针对具有用于良品率改进的沟槽图案的沟槽电容器的形成方法以及所得的沟槽电容器。根据一些实施例，沟槽电容器位于衬底上并且包括多个沟槽内电容器段。多个沟槽内电容器段包括位于沟槽电容器的边缘处的边缘沟槽内电容器段和位于沟槽电容器的中心处的中心沟槽内电容器段。沟槽内电容器段延伸到衬底中并且在轴线上以间距隔开。边缘沟槽内电容器段的宽度大于中心沟槽内电容器段的宽度和/或边缘沟槽内电容器段处的间距大于中心沟槽内电容器段处的间距。
26.当边缘沟槽内电容器段的宽度大于中心沟槽内电容器段的宽度时，边缘沟槽内电容器段可以在应力最大的地方处具有较大的间隙以用于应力吸收。当边缘沟槽内电容器段处的间距大于中心沟槽内电容器段处的间距时，衬底更加坚硬，因此在应力最大的地方更不容易弯曲。因此，因为边缘沟槽内电容器段具有更大的宽度和/或边缘沟槽内电容器段处的间距更大，所以可以减少衬底的弯曲和/或沟槽耗竭以增加批量制造的良品率。
27.参考图1，提供了具有用于良品率改进的沟槽图案的沟槽电容器102的一些实施例的截面图100。沟槽电容器102可以是集成电路(ic)、ipd或一些其他合适的结构或可以是其一部分。沟槽电容器102覆盖衬底104，并且具有多个沟槽内电容器段106。沟槽内电容器段106沿轴线a以间距p横向隔开，并且根据沟槽图案突出或延伸到衬底104中。此外，沟槽内电容器段106限定凹进衬底104中的各个间隙108。在替代实施例中，省略了一个、一些或所有间隙108。
28.与沟槽电容器102相似，衬底104具有多个衬底段110。衬底段110沿轴线a横向分离。此外，衬底段110在沟槽内电容器段106之间突出或向上延伸以将沟槽内电容器段106分离。例如，每对相邻的沟槽内电容器段中的沟槽内电容器段可以由对应的衬底段分开。衬底104可以例如是块状硅衬底、块状氧化物衬底或一些其他合适类型的衬底。
29.在一些实施例中，沟槽内电容器段106可以被认为是沟槽内电容器指状件，并且衬底段110可以被认为是与沟槽内电容器指状件相互交叉的衬底指状件。此外，在一些实施例中，当从上向下观看时，沟槽内电容器段106和衬底段110是线形的并且在与轴线a垂直的方向上平行地伸长。在这些实施例的至少一些中，沟槽内电容器段106和衬底段110可以分别被视为沟槽内电容器线和衬底线。
30.多个沟槽内电容器段106包括一对边缘沟槽内电容器段106e和多个内部沟槽内电容器段106i。边缘沟槽内电容器段106e分别在沟槽电容器102的相反边缘处，并且内部沟槽内电容器段106i在边缘沟槽内电容器段106e之间。边缘沟槽内电容器段106e具有各电容器边缘宽度w
ce
，并且内部沟槽内电容器段106i具有小于电容器边缘宽度w
ce
的单独电容器内部宽度w
ci
。电容器边缘宽度w
ce
相同并且电容器内部宽度w
ci
相同。在其他实施例中，电容器
边缘宽度w
ce
不同和/或电容器内部宽度w
ci
不同。
31.多个衬底段110包括一对边缘衬底段110e和多个内部衬底段110i。边缘衬底段110e在边缘沟槽内电容器段106e之间并分别与之相邻，内部衬底段110i在边缘衬底段110e之间。边缘衬底段110e具有各衬底边缘宽度w
se
，并且内部衬底段110i具有小于衬底边缘宽度w
se
的各衬底内部宽度w
si
。衬底边缘宽度w
se
相同，并且衬底内部宽度w
si
相同。在其他实施例中，衬底边缘宽度w
se
不同和/或衬底内部宽度w
si
不同。因为衬底边缘宽度w
se
大于衬底内部宽度w
si
，所以边缘衬底段110e处的间距p比内部衬底段110i处大。边缘衬底段110e处的间距p相同并且与内部衬底段110i处相同。在其他实施例中，边缘衬底段110e处的间距p不同和/或与内部衬底段110i处不同。
32.沟槽内电容器段106可以具有比衬底段110大的热膨胀系数，使得沟槽内电容器段106可以在高温工艺和/或高压工艺期间比衬底段110膨胀更大的量。结果，沟槽内电容器段106可以在衬底段110上施加应力。由于沟槽电容器102中的对称性以及因此应力图案中的对称性，应力在沟槽电容器102的中心处是中性的。然而，应力沿轴线a从沟槽电容器102的中心向沟槽电容器102的边缘增大。如果没有边缘沟槽内电容器段106e的更大宽度和边缘衬底段110e的更大宽度，则应力可以使得边缘衬底段110e弯曲和/或边缘沟槽内电容器段106e处的沟槽耗竭。
33.因为衬底边缘宽度w
se
大于衬底内部宽度w
si
，所以边缘衬底段110e的刚度大于内部衬底段110i。结果，边缘衬底段110e不易弯曲，并且减少边缘沟槽内电容器段106e处的沟槽耗竭。因为电容器边缘宽度w
ce
大于电容器内部宽度w
ci
，所以边缘沟槽内电容器段106e的间隙108大于内部沟槽内电容器段106i的间隙108。间隙108促进应力吸收，并且边缘沟槽内电容器段106e处的较大间隙在应力最大的沟槽电容器102的边缘处提供增加的应力吸收。结果，边缘衬底段110e不易弯曲，并且减少边缘沟槽内电容器段106e处的沟槽耗竭。因为边缘沟槽内电容器段106e的更大宽度和边缘衬底段110e的更大宽度减少了弯曲和沟槽耗竭，所以可以提高批量制造的良品率。
34.沟槽电容器102包括介电衬层112、电容器介电层114和一对电容器电极116。介电衬层112、电容器介电层114和电容器电极116堆叠并限定沟槽内电容器段106。电容器介电层114在电容器电极116之间，并且电容器介电层114和电容器电极116覆盖介电衬层112。介电衬层112、电容器介电层114和电容器电极116的宽度从沟槽电容器102的底部向沟槽电容器102的顶部减小。介电衬层112位于沟槽电容器102的局部，并且具有与电容器电极116的底部相同的宽度。在其他实施例中，介电衬层112覆盖衬底104的顶部并且具有比电容器电极116的底部电极更大的宽度。
35.电容器介电层114和电容器电极116的顶部电极的宽度小于电容器电极116的底部电极的宽度。在其他实施例中，电容器介电层114和电容器电极116的底部电极的宽度大于电容器电极116的顶部电极的宽度。
36.介电衬层112可以例如是或包括氧化硅和/或一些其他合适的电介质。
37.电容器介电层114可以例如是或包括氧化硅、高k介电层、一些其他合适的电介质或前述的任意组合。高k介电层可以例如是或包括氧化铪、氧化锆、氧化铝、氧化钽、氧化钛、一些其他合适的金属氧化物、一些其他合适的高k电介质或前述的任意组合。电容器电极116可以例如是或包括掺杂的多晶硅、氮化钛、氮化钽、铝铜、一些其他合适的金属和/或导
电材料或前述的任意组合。
38.在一些实施例中，衬底104是或包括硅，介电衬层112是或包括氧化硅，电容器介电层114是或包括氧化铪，并且电容器电极116是或包括氮化钛。但是，其他合适的材料也是可以的。在一些实施例中，电容器电极116和电容器介电层114具有比介电衬层112和衬底104更大的热膨胀系数。例如，衬底104可以具有约2.5
×
10-6
/k的热膨胀系数，介电衬层112可以具有约0.5
×
10-6
/k的热膨胀系数，电容器介电层114可以具有约5.6
×
10-6
/k的热膨胀系数，并且电容器电极116可以具有约10.3
×
10-6
/k的热膨胀系数。但是，其他合适的热膨胀系数也是可以的。在一些实施例中，电容器边缘宽度w
ce
和电容器内部宽度w
ci
均为约0.2-0.6微米、约0.2-0.4微米、约0.4-0.6微米、约0.4微米或约0.3微米。然而，其他合适的值也是可以的。
39.尽管图1的沟槽布局(例如，图1的沟槽内电容器段106占据的区域)集中在沟槽电容器102上，但是应当理解，沟槽布局适用于使用带有沟槽内段的金属-绝缘体-金属(mim)结构的其他合适的器件。例如，动态随机存取存储器(dram)器件和微机电系统(mems)器件可以具有这样的mim结构。
40.参考图2，提供了图1的沟槽电容器102的一些替代实施例的截面图200，其中沟槽电容器102具有附加的沟槽内电容器段106和附加的衬底段110。例如，代替五个沟槽内电容器段106和四个衬底段110，沟槽电容器102可以具有七个沟槽内电容器段106和六个衬底段110。在其他实施例中，沟槽电容器102可以具有n个沟槽内电容器段106和n-1个衬底段110，其中n是大于1的整数变量。
41.参考图3，提供了图2的沟槽内电容器段106的一些实施例的顶部布局300。顶部布局300可以例如沿着图2中的轴线a截取，和/或图2的截面图200可以例如沿着图3中的轴线a截取。沟槽内电容器段106和衬底段110在与轴线a正交或垂直的方向上呈线形并平行地伸长。此外，衬底104在多个闭合路径中延伸，该多个闭合路径独立于并且分别围绕沟槽内电容器段106。结果，沟槽内电容器段106在图3的顶部布局300中未连接。
42.参考图4a-图4e，提供了图3的沟槽内电容器段106的一些替代实施例的顶部布局400a-400e。顶部布局400a-400e中的任何一个可以例如沿着图2中的轴线a截取，和/或图2的截面图200可以例如沿着图4a-图4e中的任何一个的轴线a截取。
43.在图4a中，沟槽内电容器段106为多行。例如，沟槽内电容器段106可以是两行。在其他实施例中，沟槽内电容器段106为更多行。
44.在图4b中，沟槽内电容器段106沿着轴线a以蛇形沟槽图案连接。
45.在图4c中，沟槽内电容器段106以在多个闭合路径中延伸的图案连接，该多个闭合路径独立于并且分别围绕衬底段110。结果，衬底段110在图4c的顶部布局400c中未连接。
46.在图4d中，沟槽内电容器段106在纵向中心处连接。沟槽内电容器段106的长度对应于沟槽内电容器段106平行地伸长所沿的方向上的尺寸。如上所述，该方向正交或垂直于轴线a。
47.在图4e中，沟槽内电容器段106以网格沟槽图案连接。结果，衬底段110为多行和多列，并且网格沟槽图案在多个闭合路径中延伸，该多个闭合路径独立于并且分别围绕衬底段110。此外，围绕网格沟槽图案的中心旋转90度的情况下，网格沟槽图案未改变，使得网格沟槽图案具有旋转对称性。由于旋转对称性，图2的截面图200也可以沿着与轴线a正交的轴
线b截取。
48.参考图5，提供了图2的沟槽电容器102的一些替代实施例的截面图500，其中衬底边缘宽度w
se
和衬底内部宽度w
si
相同。换句话说，间距p从沟槽电容器102的中心到沟槽电容器102的边缘是统一的。此外，电容器边缘宽度w
ce
保持大于电容器内部宽度w
ci
，以增强沟槽电容器102的边缘处的应力吸收。如上所述，这可以减轻衬底弯曲和/或沟槽电容器102的边缘处的沟槽耗竭，并且因此可以提高批量制造的良品率。
49.参考图6，提供了图2的沟槽电容器102的一些替代实施例的截面图600，其中电容器边缘宽度w
ce
和电容器内部宽度w
ci
相同。此外，衬底边缘宽度w
se
保持大于衬底内部宽度w
si
，以增加沟槽电容器102的边缘处的刚度。如上所述，这可以减轻衬底弯曲和/或沟槽电容器102的边缘处的沟槽耗竭，并且因此可以提高批量制造的良品率。
50.参考图7，提供了图2的沟槽电容器102的一些替代实施例的截面图700，其中沟槽内电容器段106的各电容器宽度wc沿着轴线a从沟槽电容器102的中心向沟槽电容器102的边缘逐渐增大。此外，衬底段110的各衬底宽度ws沿着轴线a从沟槽电容器102的中心向沟槽电容器102的边缘逐渐增大。换句话说，间距p沿着轴线a从沟槽电容器102的中心向沟槽电容器102的边缘逐渐增大。
51.集中在电容器宽度wc上，中心沟槽内电容器段106c的宽度小于邻近中心沟槽内电容器段106c且在其间布置中心沟槽内电容器段106c的第一内部沟槽内电容器段106i1的宽度。第一内部沟槽内电容器段106i1的宽度小于分别邻近第一内部沟槽内电容器段106i1并且在其间布置第一内部沟槽内电容器段106i1的第二内部沟槽内电容器段106i2的宽度。第二内部沟槽内电容器段106i2的宽度小于分别邻近第二内部沟槽内电容器段106i2并且在其间布置第二内部沟槽内电容器段106i2的边缘沟槽内电容器段106e的宽度。第一内部沟槽内电容器段106i1的电容器宽度wc相同，第二内部沟槽内电容器段106i2的电容器宽度wc相同，并且边缘沟槽内电容器段106e的电容器宽度wc相同。在其他实施例中，第一内部沟槽内电容器段106i1的电容器宽度wc不同，第二内部沟槽内电容器段106i2的电容器宽度wc不同，边缘沟槽内电容器段106e的电容器宽度wc不同，或前述的任意组合。
52.集中在衬底宽度ws上，中心衬底段110c的宽度小于分别邻近中心衬底段110c并且在其间布置中心衬底段110c的第一内部衬底段110i1的宽度。第一内部衬底段110i1的宽度小于分别邻近第一内部衬底段110i1并且在其间布置第一内部衬底段110i1的边缘衬底段110e的宽度。中心衬底段110c的衬底宽度ws相同，第一内部衬底段110i1的衬底宽度ws相同，并且边缘衬底段110e的衬底宽度ws相同。在其他实施例中，中心衬底段110c的衬底宽度ws不同，第一内部衬底段110i1的衬底宽度ws不同，边缘衬底段110e的衬底宽度ws不同，或前述的任意组合。
53.沟槽内电容器段106可以具有比衬底段110更大的热膨胀系数，使得沟槽内电容器段106可以在高温工艺和/或高压工艺期间比衬底段110膨胀更大的量。结果，沟槽内电容器段106可以在衬底段110上施加应力。由于沟槽电容器102中的对称性，应力在沟槽电容器102的中心处是中性的。然而，应力沿轴线a从沟槽电容器102的中心向沟槽电容器102的边缘增大。
54.因为衬底宽度ws从沟槽电容器102的中心向沟槽电容器102的边缘增大，所以衬底段110的刚度从沟槽电容器102的中心向沟槽电容器102的边缘增加。结果，衬底段110的强
度随着热膨胀应力的增加而增加。这减小了衬底段110弯曲的可能性，并且进一步减小了沟槽耗竭的可能性。因为电容器宽度wc从沟槽电容器102的中心向沟槽电容器102的边缘增大，所以沟槽内电容器段106的间隙108从沟槽电容器102的中心向沟槽电容器102的边缘增大。间隙108促进应力吸收，并且间隙108的尺寸增大随着热膨胀应力的增加而提供增加的应力吸收。结果，衬底段110不易弯曲，并且减少了沟槽内电容器段106处的沟槽耗竭。因为增加的电容器宽度wc和增加的衬底宽度ws减少了衬底弯曲和沟槽耗竭，所以可以提高批量制造的良品率。
55.参考图8，提供了图7的沟槽电容器102的一些替代实施例的截面图800，其中衬底宽度ws相同。换句话说，间距p从沟槽电容器102的中心到沟槽电容器102的边缘是统一的。此外，电容器宽度wc持续从沟槽电容器102的中心向沟槽电容器102的边缘逐渐增加，以用于在应力增加时增强应力吸收。如上所述，这可以减轻衬底弯曲和/或沟槽耗竭，并因此可以提高批量制造的良品率。
56.参考图9，提供了图7的沟槽电容器102的一些替代实施例的截面图900，其中电容器宽度wc相同。然而，衬底宽度ws持续从沟槽电容器102的中心向沟槽电容器102的边缘逐渐增加，以在应力增加时增强刚度。如上所述，这可以减轻衬底弯曲和/或沟槽耗竭，并因此可以提高批量制造的良品率。
57.参考图10，提供了图2的一些替代实施例的截面图1000，其中沟槽电容器102被分布在沟槽内电容器段106上的多个沟槽电容器102代替。从左至右，沟槽电容器102分别包括两个沟槽内电容器段、一个沟槽内电容器段、三个沟槽内电容器段和一个沟槽内电容器段。在替代实施例中，或多或少的沟槽电容器分布在沟槽内电容器段106上。另外，在替代实施例中，沟槽电容器102包括不同数量的沟槽内电容器段。
58.参考图11，提供了图2的沟槽电容器102的一些替代实施例的截面图1100，其中从边缘沟槽内电容器段106e和内部沟槽内电容器段106i去除间隙108。
59.参考图12，提供了图2的沟槽电容器102的一些替代实施例的截面图1200，其中间隙108从内部沟槽内电容器段106i去除，但是仍存在于边缘沟槽内电容器段106e处。边缘沟槽内电容器段106e处的间隙108有助于在应力最大的沟槽电容器102的边缘处吸收应力。
60.参考图13，提供了图2的沟槽电容器102的一些替代实施例的截面图1300，其中沟槽电容器102还包括掺杂阱1302。掺杂阱1302对应于p型或n型掺杂的衬底104的掺杂半导体区域。然后可以将掺杂阱1302用作附加的电容器电极以增加电容密度。例如，掺杂阱1302、介电衬层112和电容器电极116的底部电极可以限定第一电容器，而电容器电极116和电容器介电层114可以限定第二电容器。通过将掺杂阱1302和电容器电极116的顶部电极电耦合至沟槽电容器102的第一端子，并且通过将电容器电极116的底部电极电耦合至沟槽电容器102的第二端子，第一和第二电容器并联电耦合。这样，沟槽电容器102的电容是第一和第二电容器的各电容的总和。
61.参考图14，提供了图2的沟槽电容器102的一些替代实施例的截面图1400，其中介电衬层112覆盖衬底104的顶部的宽度大于电容器电极116和电容器介电层114。此外，电容器介电层114和电容器电极116的底部电极共享相同的宽度。
62.参考图15，提供了图2的沟槽电容器102的一些替代实施例的截面图1500，其中沟槽电容器102包括附加的电容器电极116和附加的电容器介电层114。例如，代替两个电容器
电极116和一个电容器介电层114，沟槽电容器102可以包括四个电容器电极116和三个电容器介电层114。在其他实施例中，沟槽电容器102可以具有m个电容器电极116和m-1个电容器介电层114，其中m是大于1的整数变量。
63.电容器电极116和电容器介电层114在图2中进行了描述。此外，电容器电极116和电容器介电层114在介电衬层112上方交替堆叠。电容器电极116和电容器介电层114的宽度从沟槽电容器102的底部向沟槽电容器102的顶部减小。此外，在一些实施例中，每个电容器介电层具有与紧邻的上部电容器电极基本相同的宽度。在其他实施例中，每个电容器介电层具有与紧邻的下部电容器电极基本相同的宽度。
64.虽然图3和图4a-图4e描述了关于图2的沟槽内电容器段106的顶部布局，但是应当理解，顶部布局可应用于图5-图15中的任何一个。例如，图7的沟槽内电容器段106可以如关于图4b所述以蛇形沟槽图案布置。虽然图5-图9描述了图2的变型，其中沟槽图案是变化的，但是应当理解，这些变型可应用于图3、图4a-图4e和图10-图15中的任何一个。虽然图10描述了图2的变型，其中用多个沟槽电容器102代替沟槽电容器102，但是应当理解，该变型可应用于图3、图4a-图4e、图5-图9和图11-图15中的任何一个。虽然图11-图15描述了图2的变型，其中去除或添加了部件，但是应当理解，变型中的任何一个或组合可应用于图3、图4a-图4e和图5-图10中的任何一个。例如，如关于图11所描述的，可以从图5中去除间隙108。
65.参考图16，提供了包括图2的沟槽电容器102的ipd封装件的一些实施例的截面图1600。互连结构1602覆盖并且电耦合至沟槽电容器102。互连结构1602包括多个接触件1604和多条导线1606。接触件1604和导线1606对应于电容器电极116，并且接触件1604分别从导线1606延伸到电容器电极116。接触件1604和导线1606是或包括金属和/或一些其他合适的导电材料。在替代实施例中，多条附加导线和多个通孔交替堆叠在接触件1604上方并与之电耦合。
66.介电结构围绕接触件1604和导线1606。介电结构包括层间介电(ild)层1608、金属间介电(imd)层1610、钝化层1612和多个蚀刻停止层1614。钝化层1612覆盖imd层1610和导线1606，并且通过对应的蚀刻停止层1614与imd层1610分离。此外，钝化层1612限定开口1616，其独立于并且分别暴露导线1606。imd层1610围绕ild层1608和接触件1604上方的导线1606。此外，imd层1610通过对应的蚀刻停止层1614与ild层1608分离。ild层1608围绕沟槽电容器102上方的接触件1604。此外，ild层1608通过对应的蚀刻停止层1614与沟槽电容器102分离。蚀刻停止层1614是电介质，并且均可以是与紧邻的上部介电层不同的材料类型。例如，蚀刻停止层1614的顶部蚀刻停止层的材料类型不同于钝化层1612。
67.硬掩模1618和盖结构1620位于介电结构下方并且位于电容器电极116的顶部电极上。盖结构1620位于硬掩模1618之间，并且部分填充沟槽电容器102的间隙108。在替代实施例中，盖结构1620完全填充间隙108。
68.在一些实施例中，盖结构1620是电介质。例如，盖结构1620可以是氧化硅和/或一些其他合适的电介质。在其他实施例中，盖结构1620是导电的。例如，盖结构1620可以是或包括纯/元素钛、一些其他合适的金属、金属材料、氮化钛、氮化钽、一些其他合适的金属氮化物、一些其他合适的导电材料或前述的任意组合。在一些实施例中，硬掩模1618是或包括氮化硅、氧化硅、聚合物、底部抗反射涂层(barc)、一些其他合适的硬掩模材料或前述的任意组合。
69.参考图17，提供了包括图16的ipd封装件(以下标记为1702)的集成扇出封装件上封装件(info-pop)结构的一些实施例的截面图1700。ipd封装件1702位于具有第一凸块阵列1708的集成扇出结构1704的底侧上。结果，ipd封装件1702的沟槽电容器102也可以被称为焊盘侧电容器(lsc)。
70.集成扇出结构1704包括模塑料1710、贯通孔1712和多个再分布层(rdl)1714。模塑料1710在第一ic芯片封装件1716的侧壁上与第一ic芯片封装件1716相邻，并且rdl 1714位于第一凸块阵列1708和第一ic芯片封装件1716之间。第一ic芯片封装件1716可以例如是片上系统(soc)封装件或一些其他合适类型的ic芯片封装件。贯通孔1712从对应的rdl穿过模塑料1710延伸到集成扇出结构1704的上侧上的第二凸块阵列1718。rdl 1714位于扇出介电层1720中，并且限定使第一ic芯片封装件1716的第一凸块阵列1708、贯通孔1712、焊盘1722和ipd封装件1702互连的导电路径。ipd封装件1702可以例如通过导电材料1724电耦合至对应的rdl。
71.第二ic芯片封装件1726覆盖并且通过第二凸块阵列1718电耦合至集成扇出结构1704。第二ic芯片封装件1726具有比第一ic芯片封装件1716更大的尺寸，并且可以例如是dram芯片封装件、一些其他合适类型的存储器芯片封装件或一些其他合适类型的ic芯片封装件。
72.参考图18，提供了包括图2的沟槽电容器102的插入件的一些实施例的截面图1800。插入件包括中介衬底1802、中介互连结构1804和衬底贯通孔(tsv)1806。中介衬底1802容纳tsv 1806和沟槽电容器102。此外，中介衬底1802位于中介互连结构1804下面。中介衬底1802可以例如是或包括块状硅衬底或一些其他合适类型的衬底。
73.中介互连结构1804位于tsv 1806和沟槽电容器102之上并且与之电耦合。中介互连结构1804包括多条导线1808和多个通孔1810。导线1808和通孔1810交替堆叠以限定从tsv 1806和沟槽电容器102引出的导电路径。此外，导线1808和通孔1810交替堆叠在中介介电层1812中。中介介电层1812限定开口1814，其独立于并且分别暴露中介互连结构1804的顶部导线。
74.参考图19，提供了包括图18的插入件(以下标记为1902)的衬底上晶圆上芯片(cowos)封装件的一些实施例的截面图1900。注意，图19提供了插入件1902的放大图，其中插入件1902包括多个tsv 1806和多个沟槽电容器102。图18可以例如对应于框c内的插入件1902的一部分。
75.插入件1902覆盖封装衬底1904并通过第一凸块阵列1906与之电耦合。此外，插入件1902位于一对ic芯片封装件1908下面并通过第二凸块阵列1910与之电耦合。ic芯片封装件1908可以例如对应于soc封装件和dram封装件。替代地，ic芯片封装件1908中的一个或两个可以对应于其他合适类型的ic封装件。封装衬底1904包括多条导电迹线1912，其在封装衬底1904的下侧上限定从第一凸块阵列1906到第三凸块阵列1914的导电路径。
76.虽然使用图2中的沟槽电容器102的实施例示出了图16-图19，但是可以替代地使用图5-图15中的任何一个的沟槽电容器102的实施例。换句话说，图16-图19中的任何一个的沟槽电容器102都可以被图5-图15中的任何一个的沟槽电容器102代替。
77.参考图20-图31，提供了具有用于良品率改进的沟槽图案的沟槽电容器的形成方法的一些实施例的一系列截面图2000-3100。使用图15中的沟槽电容器的实施例示出该方
法。然而，该方法也可以用于形成图1、图2、图3、图4a-图4e和图5-图14中的任何一个的沟槽电容器的实施例或沟槽电容器的其他合适的实施例。
78.如图20的截面图2000所示，利用沟槽图案2002对衬底104进图案化，以形成多个沟槽段2004和多个衬底段110。在一些实施例中，沟槽段2004在截面图2000的外部是断开的，并且可以被认为是独立的沟槽。在其他实施例中，沟槽段2004在截面图2000的外部是连接的，并且可以被视为公共沟槽的一部分。衬底104可以例如是块状硅衬底、块状氧化物衬底或一些其他合适类型的衬底。
79.在一些实施例中，用于图案化衬底104的工艺包括：1)在衬底104上方并利用沟槽图案2002形成硬掩模2006；2)在硬掩模2006就位的情况下对衬底104进行蚀刻。然而，其他工艺也可用于对衬底104进行图案化。在一些实施例中，用于形成硬掩模2006的工艺包括：1)在衬底104上方沉积硬掩模层；2)使用光刻在硬掩模层上方形成光刻胶掩模；3)在光刻胶掩模就位的情况下对硬掩模层进行蚀刻；4)在蚀刻后去除光刻胶掩模。然而，可以采用其他工艺来形成硬掩模2006。
80.沟槽段2004沿轴线a以间距p横向分离并且延伸到衬底104的顶部中。在一些实施例中，沟槽段2004延伸到衬底104中的深度d为约1-30微米、约1-15微米、约15-30纳米或其他合适的值。类似于沟槽段2004，衬底段110沿轴线a横向分离。此外，衬底段110在沟槽段2004之间突出或以向上延伸以分离沟槽段2004。例如，每一对相邻的沟槽段中的沟槽段可以被对应的衬底段分离。
81.在一些实施例中，沟槽图案2002的顶部布局如图3和图4a-图4e中的任何一个所示。应当理解，沟槽图案2002对应于图3和图4a-图4e中的沟槽电容器102所占据的区域。因此，沟槽图案2002可以例如具有如图3所示的多条平行线。作为另一示例，沟槽图案2002可以是分别如图4b和图4e所示的蛇形或网格形。
82.多个沟槽段2004包括一对边缘沟槽段2004e和多个内部沟槽段2004i。边缘沟槽段2004e分别在沟槽图案2002的相反边缘上，并且内部沟槽段2004i在边缘沟槽段2004e之间。边缘沟槽段2004e具有单独的沟槽边缘宽度w
te
，而内部沟槽段2004i具有的单独沟槽内部宽度w
ti
小于沟槽边缘宽度w
te
。沟槽边缘宽度w
te
相同，并且沟槽内部宽度w
ti
相同。在其他实施例中，沟槽边缘宽度w
te
不同，和/或沟槽内部宽度w
ti
不同。例如，沟槽内部宽度w
ti
可以从沟槽图案2002的中心向沟槽图案2002的边缘逐渐增大。图7和图8提供了这种逐渐增大的示例，其中沟槽图案2002对应于沟槽内电容器段106所占据的区域。
83.多个衬底段110包括一对边缘衬底段110e和多个内部衬底段110i。边缘衬底段110e在边缘沟槽内电容器段106e之间并分别与之相邻，内部衬底段110i在边缘衬底段110e之间。边缘衬底段110e具有各衬底边缘宽度w
se
，并且内部衬底段110i具有小于衬底边缘宽度w
se
的各衬底内部宽度w
si
。衬底边缘宽度w
se
相同，并且衬底内部宽度w
si
相同。在其他实施例中，衬底边缘宽度w
se
不同和/或衬底内部宽度w
si
不同。例如，衬底内部宽度w
si
可以从沟槽图案2002的中心向沟槽图案2002的边缘逐渐增大。图7和图9提供了这种逐渐增大的示例，其中沟槽图案2002对应于沟槽内电容器段106所占据的区域。因为衬底边缘宽度w
se
大于衬底内部宽度w
si
，所以边缘衬底段110e处的间距p比内部衬底段110i处大。边缘衬底段110e处的间距p相同并且与内部衬底段110i处相同。在其他实施例中，边缘衬底段110e处的间距p不同和/或与内部衬底段110i处不同。
84.如上所述，沟槽图案2002使得衬底边缘宽度w
se
大于衬底内部宽度w
si
，并且沟槽边缘宽度w
te
大于沟槽内部宽度w
ti
。然而，在替代实施例中，衬底边缘宽度w
se
与衬底内部宽度w
si
相同，或沟槽边缘宽度w
te
与沟槽内部宽度w
ti
相同。图5和图6提供了非限制性示例，其中沟槽图案2002对应于沟槽内电容器段106所占据的区域。
85.如图21的截面图2100所示，去除硬掩模2006(例如，见图20)。可以例如通过蚀刻工艺或一些其他合适的去除工艺来执行去除。
86.还通过图21的截面图2100示出，沉积介电衬层112以覆盖衬底104，并进一步对沟槽段2004进行加衬和部分填充。在一些实施例中，介电衬层112为或包括氧化硅、高k电介质、一些其他合适的电介质或前述的任意组合。介电衬层112可以例如通过气相沉积、热氧化、一些其他合适的沉积工艺或前述的任意组合来形成。
87.如图22的截面图2200所示，沉积多个电极介电层2202和多个电极层2204。电极介电层2202和电极层2204交替沉积堆叠在介电衬层112上方。此外，电极介电层2202和电极层2204对沟槽段2004的剩余部分沉积加衬和部分填充。因为电极介电层2202和电极层2204部分填充沟槽段2004的剩余部分，所以在沟槽段2004上保留有间隙108。间隙108对应于沟槽段2004的未填充部分，例如，也可以称为气隙、空隙、空腔或其他合适的名称。电极介电层2202和电极层2204可以例如通过气相沉积和/或一些其他合适的沉积工艺形成。
88.在一些实施例中，电极介电层2202是或包括氧化硅、高k电介质、一些其他合适的电介质或前述的任意组合。高k电介质可以是或包括例如氧化铪、氧化锆、氧化铝、氧化钽、氧化钛、一些其他合适的高电介质或前述的任意组合。在一些实施例中，电极层2204是或包括氮化钛、氮化钽、铝铜、一些其他合适的导电材料和/或金属、或前述的任意组合。
89.介电衬层112、电极介电层2202和电极层2204限定多个沟槽内电容器段106。沟槽内电容器段106独立于并且分别在沟槽段2004中。此外，沟槽内电容器段106根据沟槽图案2002布置，并且在一些实施例中，具有如图3和图4a-图4e中的任何一个所示的顶部布局。例如，沟槽内电容器段106可以具有如图4b所示的蛇形轮廓。
90.沟槽内电容器段106可以具有比衬底段110大的热膨胀系数，使得沟槽内电容器段106可以在高温工艺和/或高压工艺期间比衬底段110膨胀更大的量。结果，沟槽内电容器段106可以在衬底段110上施加应力。由于沟槽图案2002中的对称性，应力在沟槽图案2002的中心处是中性的。然而，应力沿轴线a从沟槽图案2002的中心向沟槽图案2002的边缘增大。
91.如关于图20所讨论的，沟槽图案2002的边缘处的衬底段110的宽度大于沟槽图案2002的内部处的衬底段110的宽度。例如，比较图20的边缘衬底段110e与图20的内部衬底段110i。由于沟槽图案2002的边缘处的衬底段110的宽度大于沟槽图案2002的内部处的衬底段110的宽度，所以沟槽图案2002的边缘处的衬底段110具有比沟槽图案2002的内部处的衬底段110更大的刚度。因为沟槽图案2002的边缘处的应力最大，所以更大的刚度降低了沟槽图案2002的边缘处的衬底段110弯曲的可能性。这又降低了沟槽耗竭的可能性，并且提高了制造的良品率。
92.此外，如关于图20所讨论的，沟槽图案2002的边缘处的沟槽段2004的宽度大于沟槽图案2002的内部处的沟槽段2004的宽度。例如，比较图20的边缘沟槽段2004e与图20的内部沟槽段2004i。由于沟槽图案2002的边缘处的沟槽段2004的宽度大于沟槽图案2002的内部处的沟槽段2004的宽度，所以沟槽图案2002的边缘处的间隙108大于沟槽图案2002的内
部处的间隙108。间隙108促进应力吸收，并且沟槽图案2002的边缘处的更大间隙提供了应力最大的沟槽图案2002的边缘处的增加的应力吸收。结果，沟槽图案2002的边缘处的衬底段110不易弯曲，并且降低了沟槽图案2002的边缘处的沟槽耗竭的可能性。这反过来又提高了制造的良品率。
93.如图23的截面图2300所示，沉积盖层2302。沉积盖层2302以覆盖电极介电层2202和电极层2204。此外，沉积盖层2302以填充间隙108(例如，见图22)。在一些实施例中，盖层2302完全填充间隙108。在其他实施例中，盖层2302仅部分填充间隙108。
94.在一些实施例中，盖层2302是电介质。例如，盖层2302可以是氧化硅和/或一些其他合适的电介质。在其中盖层2302是电介质的一些实施例中，通过原子层沉积(ald)或一些其他合适的沉积工艺来沉积盖层2302。在其他实施例中，盖层2302是导电的。例如，盖层2302可以是或包括纯/元素钛、一些其他合适的金属、金属材料、氮化钛、氮化钽、一些其他合适的金属氮化物、一些其他合适的导电材料、或前述的任意组合。在其中盖层2302导电的一些实施例中，盖层2302通过金属有机化学气相沉积(mocvd)或一些其他合适的沉积工艺来沉积。
95.如图24的截面图2400所示，对盖层2302进行图案化以形成位于沟槽图案2002上方的盖结构1620。在一些实施例中，用于对盖层2302进行图案化的工艺包括：1)通过光刻在盖层2302上方形成光刻胶掩模2402；2)在光刻胶掩模2402就位的情况下对盖层2302进行蚀刻；以及3)去除光刻胶掩模2402。但是，其他工艺也是可以的。
96.如图25的截面图2500所示，硬掩模层2502沉积在盖结构1620、电极介电层2202和电极层2204上方。硬掩模层2502可以是或包括例如氮化硅、氧化硅、碳化硅、barc、一些其他合适的硬掩模材料或前述的任意组合。硬掩模层2502可例如通过气相沉积、旋涂或一些其他合适的沉积工艺形成。在一些实施例中，硬掩模层2502是或包括barc，并且通过旋涂而沉积，使得硬掩模层2502的顶面在重力作用下自成水平。
97.如图26的截面图2600所示，硬掩模层2502、电极层2204的顶部电极层和电极介电层2202的顶部介电层一起被图案化。图案化形成硬掩模1618、电容器电极116和电容器介电层114。硬掩模1618覆盖在盖结构1620上。电容器电极116位于硬掩模1618和盖结构1620下面，并且电容器介电层114位于电容器电极116下面。在一些实施例中，用于执行图案化的工艺包括：1)使用光刻在硬掩模层2502上方形成光刻胶掩模2602；2)在光刻胶掩模2602就位的情况下对硬掩模层2502、电极层2204的顶部电极层和电极介电层2202的顶部介电层进行蚀刻；以及3)去除光刻胶掩模2602。但是，其他工艺也是可以的。
98.如通过图27-图29的截面图2700-2900所示，电极介电层2202的剩余部分、电极层2204的剩余部分和介电衬层112从顶部到底部依次被图案化。剩余的电极层和紧邻的下部电极介电层一起被图案化。此外，将介电衬层112和紧邻的上部电极层一起图案化。在替代实施例中，不对介电衬层112进行图案化，而是将其用作紧邻的上部电极层的蚀刻停止层。图案化将介电衬层112局部化到沟槽图案2002，并且形成交替地堆叠在介电衬层112上方的附加电容器电极116和附加电容器介电层114。
99.在一些实施例中，剩余的电极层和紧邻的下部介电层的图案化包括：1)使用光刻在电极层上方形成光刻胶掩模；2)在光刻胶掩膜就位的情况下对电极层和介电层进行蚀刻；以及3)去除光刻胶掩模。但是，其他工艺也是可以的。光刻胶掩模的示例包括图27的第
一光刻胶掩模2702、图28的第二光刻胶掩模2802和图29的第三光刻胶掩模2902。
100.在完成图26-图29的图案化之后，保留了多个电容器介电层114和多个电容器电极116。电容器介电层114和电容器电极116交替堆叠，并且限定包括沟槽内电容器段106的沟槽电容器102。此外，在图26-图29将每个电极层和紧邻的下部电极介电层一起图案化的同时，可以交替地将每个电极层和紧邻的上部电极介电层一起图案化。
101.如图30的截面图3000所示，一对接触蚀刻停止层1614c沉积在沟槽电容器102上方。在替代实施例中，沉积更多接触蚀刻停止层。在替代实施例中，仅沉积一个接触蚀刻停止层。接触蚀刻停止层1614c是不同的介电材料，并且可以包括例如氧化物、氮化硅、一些其他合适的电介质或前述的任意组合。在一些实施例中，接触蚀刻停止层1614c的底部接触蚀刻停止层是氧化硅，而接触蚀刻停止层1614c的顶部接触蚀刻停止层是氮化硅。但是，其他合适的材料也是可以的。接触蚀刻停止层1614c可以例如通过气相沉积和/或一些其他合适的沉积工艺形成。
102.如图31的截面图3100所示，在接触蚀刻停止层1614c上方形成互连结构1602。互连结构1602包括多个接触件1604、多条导线1606和多个通孔3102。接触件1604从电容器电极116延伸，并且导线1606和通孔3102交替堆叠在接触件1604上方并与之电耦合。
103.介电结构围绕接触件1604、导线1606和通孔3102。介电结构包括ild层1608、多个imd层1610、钝化层1612和多个蚀刻停止层1614。钝化层1612覆盖导线1606并限定暴露顶部导线的开口1616。imd层1610位于钝化层1612下面并且围绕导线1606和通孔3102。ild层1608位于imd层1610下面并且围绕接触件1604。蚀刻停止层1614将ild层1608、imd层1610和钝化层1612彼此分离。
104.虽然参考方法描述了图20-图31，但是应当理解，图20-图31所示的结构不限于该方法，而是可以单独于该方法。此外，虽然图20-图31被描述为一系列动作，但是应当理解，这些动作不是限制性的，因为在其他实施例中可以改变动作的顺序，并且所公开的方法也适用于其他结构。在其他实施例中，可以完全或部分省略图示和/或描述的一些动作。
105.参考图32，提供了图20-图31的方法的一些实施例的框图3200。
106.在3202处，对衬底进行图案化以在衬底中形成沟槽图案，其中沟槽图案包括沿轴线以间距隔开的多个沟槽段，其中多个沟槽段包括分别位于沟槽图案的边缘和沟槽图案的中心的边缘沟槽段和中心沟槽段，并且其中边缘沟槽段的宽度大于中心沟槽段的宽度和/或边缘沟槽段处的间距大于中心沟槽段处的间距。例如，参见图20。
107.在3204处，将介电衬层、下部电极层、电极介电层和上部电极层堆叠沉积在衬底上方，并且对沟槽段进一步加衬和部分填充。例如，参见图21和图22。
108.在3206处，盖结构形成在上部电极层上方并与之电耦合，其中，盖结构密封或填充沟槽段的未填充部分。例如，参见图23和图24。
109.在3208处，沉积硬掩模层以覆盖盖结构和上部电极层。例如，参见图25。
110.在3210处，利用公共图案一起图案化硬掩模层、上部电极层和电容器介电层以形成硬掩模、上部电容器电极和电容器介电层。例如，参见图26。
111.在3212处，图案化下部电极层以形成位于上部电容器电极下面的下部电容器电极。例如，参见图27-图29。如在3210处所述，利用公共图案一起图案化电容器介电层和上部电极层。在替代实施例中，利用公共图案一起图案化电容器介电层和下部电极层。
112.在3214处，在上部和下部电容器电极上方沉积接触蚀刻停止层。例如，参见图30。
113.在3216处，在接触蚀刻停止层上方形成互连结构，其中互连结构包括多个接触件、多条导线和多个通孔，其中接触件分别从下部电容器电极和上部电容器电极延伸，并且其中导线和通孔交替堆叠在接触件上方并与之电耦合。例如，参见图31。
114.虽然本文将图32的框图3200示出和描述为一系列的动作或事件，但是应当理解，所示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同顺序发生和/或与除了本文所示和/或所述动作或事件之外的其他动作或事件同时发生。此外，可以不要求所有示出的动作都用于实施本文中描述的一个或多个方面或实施例，并且可以在一个或多个单独的动作和/或阶段中进行本文中示出的一个或多个动作。
115.在一些实施例中，本公开提供了一种集成芯片，包括：衬底；和沟槽电容器，位于衬底上，并且包括延伸到衬底中的多个电容器段；其中，多个电容器段包括位于沟槽电容器的边缘处的边缘电容器段和位于沟槽电容器的中心处的中心电容器段，电容器段在轴线上以间距隔开，并且边缘电容器段的宽度大于中心电容器段的宽度和/或边缘电容器段处的间距大于中心电容器段处的间距。在一些实施例中，边缘电容器段的宽度大于中心电容器段的宽度，并且边缘电容器段处的间距大于中心电容器段处的间距。在一些实施例中，边缘电容器段的宽度大于中心电容器段的宽度，其中，从边缘电容器段到中心电容器段，间距是统一的。在一些实施例中，边缘电容器段的宽度与中心电容器段的宽度相同，其中，边缘电容器段处的间距大于中心电容器段处的间距。在一些实施例中，多个电容器段包括位于边缘电容器段和中心电容器段之间的中间电容器段，其中，边缘电容器段的宽度大于中间电容器段的宽度，并且其中，中间电容器段的宽度大于中心电容器段的宽度。在一些实施例中，多个电容器段包括位于边缘电容器段和中心电容器段之间的中间电容器段，其中，边缘电容器段与中间电容器段之间的间距大于中间电容器段与中心电容器段之间的间距。在一些实施例中，电容器段具有线形的顶部布局。
116.在一些实施例中，本公开提供了一种集成芯片，包括：衬底，包括第一衬底段和第二衬底段；和沟槽电容器，位于衬底上，并且包括中心电容器段、中间电容器段和边缘电容器段；其中，中心电容器段、中间电容器段和边缘电容器段延伸到衬底中，中心电容器段和边缘电容器段分别位于沟槽电容器的中心和沟槽电容器的边缘处，中间电容器段位于中心电容器段和边缘电容器段之间，第一衬底段和第二衬底段分别将中间电容器段与中心电容器段和边缘电容器段分离，并且边缘电容器段的宽度大于中心电容器段的宽度和/或第二衬底段的宽度大于第一衬底段的宽度。在一些实施例中，中间电容器段的宽度与中心电容器段的宽度相同，其中，边缘电容器段的宽度大于中心电容器段的宽度。在一些实施例中，中间电容器段的宽度大于中心电容器段的宽度，其中，边缘电容器段的宽度大于中间电容器段的宽度。在一些实施例中，第二衬底段的宽度大于第一衬底段的宽度。在一些实施例中，中心电容器段、中间电容器段和边缘电容器段在衬底中至少部分地限定蛇形图案。在一些实施例中，中心电容器段、中间电容器段和边缘电容器段在衬底中部分地限定网格图案。在一些实施例中，沟槽电容器包括多个电容器电极和多个电容器介电层，其中，电容器电极和电容器介电层在中心电容器段、中间电容器段和边缘电容器段处凹入衬底中，并且其中，电容器电极和电容器介电层包裹在第一衬底段和第二衬底段的顶部周围。
117.在一些实施例中，本公开提供了一种用于形成沟槽电容器的方法，该方法包括：对
衬底进行图案化以在衬底中形成沟槽图案，其中，沟槽图案包括沿轴线以间距隔开的多个沟槽段，其中，多个沟槽段包括分别位于沟槽图案的边缘和沟槽图案的中心处的边缘沟槽段和中心沟槽段，并且其中，边缘沟槽段的宽度大于中心沟槽段的宽度和/或边缘沟槽段处的间距大于中心沟槽段处的间距；在衬底上方堆叠沉积下部电极层、电极介电层和上部电极层，并对沟槽段加衬，其中，介电电极层位于下部电极层和上部电极层之间；以及对下部电极层和上部电极层和介电电极层进行图案化以分别形成多个电容器电极和电容器介电层。在一些实施例中，边缘沟槽段和中心沟槽段具有线形的顶部布局，其在垂直于轴线的方向上平行地伸长。在一些实施例中，边缘沟槽段的宽度大于中心沟槽段的宽度，并且边缘沟槽段处的间距大于中心沟槽段处的间距。在一些实施例中，多个沟槽段包括沿轴线并且在中心沟槽段的与边缘沟槽段相对的一侧上与中心沟槽段间隔开的附加边缘沟槽段，其中，边缘沟槽段和附加边缘沟槽段具有相同的宽度。在一些实施例中，多个沟槽段包括在轴线上位于边缘沟槽段与中心沟槽段之间的中间沟槽段，其中，中间沟槽段的宽度大于中心沟槽段的宽度，并且其中，边缘沟槽段的宽度大于中间沟槽段的宽度。在一些实施例中，多个沟槽段包括在轴线上位于边缘沟槽段与中心沟槽段之间的中间沟槽段，其中，中间沟槽段的宽度与中心沟槽段的宽度相同，并且其中，边缘沟槽段的宽度大于中间沟槽段的宽度。
118.本技术的实施例提供一种集成芯片，包括：衬底；和沟槽电容器，位于所述衬底上，并且包括延伸到所述衬底中的多个电容器段；其中，所述多个电容器段包括位于所述沟槽电容器的边缘处的边缘电容器段和位于所述沟槽电容器的中心处的中心电容器段，所述电容器段在轴线上以间距隔开，并且所述边缘电容器段的宽度大于所述中心电容器段的宽度和/或所述边缘电容器段处的间距大于所述中心电容器段处的间距。在一些实施例中，边缘电容器段的宽度大于所述中心电容器段的宽度，并且所述边缘电容器段处的间距大于所述中心电容器段处的间距。在一些实施例中，边缘电容器段的宽度大于所述中心电容器段的宽度，并且其中，从所述边缘电容器段到所述中心电容器段，所述间距是统一的。在一些实施例中，边缘电容器段的宽度与所述中心电容器段的宽度相同，并且其中，所述边缘电容器段处的间距大于所述中心电容器段处的间距。在一些实施例中，多个电容器段包括位于所述边缘电容器段和所述中心电容器段之间的中间电容器段，其中，所述边缘电容器段的宽度大于所述中间电容器段的宽度，并且其中，所述中间电容器段的宽度大于所述中心电容器段的宽度。在一些实施例中，多个电容器段包括位于所述边缘电容器段和所述中心电容器段之间的中间电容器段，其中，所述边缘电容器段与所述中间电容器段之间的间距大于所述中间电容器段与所述中心电容器段之间的间距。在一些实施例中，电容器段具有线形的顶部布局。
119.本技术的实施例提供一种集成芯片，包括：衬底，包括第一衬底段和第二衬底段；和沟槽电容器，位于所述衬底上，并且包括中心电容器段、中间电容器段和边缘电容器段；其中，所述中心电容器段、所述中间电容器段和所述边缘电容器段延伸到所述衬底中，所述中心电容器段和所述边缘电容器段分别位于所述沟槽电容器的中心和所述沟槽电容器的边缘处，所述中间电容器段位于所述中心电容器段和所述边缘电容器段之间，所述第一衬底段和所述第二衬底段分别将所述中间电容器段与所述中心电容器段和所述边缘电容器段分离，并且所述边缘电容器段的宽度大于所述中心电容器段的宽度和/或所述第二衬底段的宽度大于所述第一衬底段的宽度。在一些实施例中，中间电容器段的宽度与所述中心
电容器段的宽度相同，并且其中，所述边缘电容器段的宽度大于所述中心电容器段的宽度。在一些实施例中，中间电容器段的宽度大于所述中心电容器段的宽度，并且其中，所述边缘电容器段的宽度大于所述中间电容器段的宽度。在一些实施例中，第二衬底段的宽度大于所述第一衬底段的宽度。在一些实施例中，中心电容器段、所述中间电容器段和所述边缘电容器段在所述衬底中至少部分地限定蛇形图案。在一些实施例中，中心电容器段、所述中间电容器段和所述边缘电容器段在所述衬底中部分地限定网格图案。在一些实施例中，沟槽电容器包括多个电容器电极和多个电容器介电层，其中，所述电容器电极和所述电容器介电层在所述中心电容器段、所述中间电容器段和所述边缘电容器段处凹入所述衬底中，并且其中，所述电容器电极和所述电容器介电层包裹在所述第一衬底段和所述第二衬底段的顶部周围。
120.本技术的实施例还提供一种用于形成沟槽电容器的方法，所述方法包括：对衬底进行图案化以在所述衬底中形成沟槽图案，其中，所述沟槽图案包括沿轴线以间距隔开的多个沟槽段，其中，所述多个沟槽段包括分别位于所述沟槽图案的边缘和所述沟槽图案的中心处的边缘沟槽段和中心沟槽段，并且其中，所述边缘沟槽段的宽度大于所述中心沟槽段的宽度和/或所述边缘沟槽段处的间距大于所述中心沟槽段处的间距；在所述衬底上方堆叠沉积下部电极层、电极介电层和上部电极层，并对所述沟槽段加衬，其中，所述电极介电层位于所述下部电极层和所述上部电极层之间；以及对所述下部电极层和所述上部电极层和所述电极介电层进行图案化以分别形成多个电容器电极和电容器介电层。在一些实施例中，边缘沟槽段和所述中心沟槽段具有在垂直于所述轴线的方向上平行地伸长的线形的顶部布局。在一些实施例中，边缘沟槽段的宽度大于所述中心沟槽段的宽度，并且所述边缘沟槽段处的间距大于所述中心沟槽段处的间距。在一些实施例中，多个沟槽段包括沿所述轴线并且在所述中心沟槽段的与所述边缘沟槽段相对的一侧上与所述中心沟槽段间隔开的附加边缘沟槽段，并且其中，所述边缘沟槽段和所述附加边缘沟槽段具有相同的宽度。在一些实施例中，多个沟槽段包括在所述轴线上位于所述边缘沟槽段与所述中心沟槽段之间的中间沟槽段，其中，所述中间沟槽段的宽度大于所述中心沟槽段的宽度，并且其中，所述边缘沟槽段的宽度大于所述中间沟槽段的宽度。在一些实施例中，多个沟槽段包括在所述轴线上位于所述边缘沟槽段与所述中心沟槽段之间的中间沟槽段，其中，所述中间沟槽段的宽度与所述中心沟槽段的宽度相同，并且其中，所述边缘沟槽段的宽度大于所述中间沟槽段的宽度。
121.以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这些等效结构并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。