测试电路、存储器装置和储存装置的制作方法

1.本公开的各种实施方式总体涉及电子装置，并且更具体地涉及测试电路、存储器装置、储存装置及其操作方法。


背景技术：

2.储存装置在主机的控制下存储数据。储存装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。通常，存在两种类型的存储器装置：易失性存储器装置和非易失性存储器装置。
3.易失性存储器装置可以仅在从电源供电时存储数据。当供电中断时，易失性存储器装置中存储的数据可能会丢失。易失性存储器装置的示例包括静态随机存取存储器(sram)和动态随机存取存储器(dram)。
4.在非易失性存储器装置中，即使来自电源的供电被中断，所存储的数据也被保留。非易失性存储器装置的示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)和闪存。


技术实现要素：

5.本公开的各种实施方式涉及检测字线中的缺陷因而防止性能的劣化的储存装置。
6.本公开的实施方式可以提供字线测试电路。字线测试电路可以包括：操作信号发生器，其被配置为响应于测试命令而生成多个操作信号；比较结果生成器，其被配置为响应于多个操作信号而基于测试电流生成目标电压，并且基于目标电压和参考电压之间的比较结果来生成比较信号，目标字线的随着测试电压而变化的电流被反映在测试电流中；以及字线缺陷检测器，其被配置为基于至少一个参考计数和参考时钟的计数来检测目标字线中的缺陷，参考时钟的周期被计数直到比较信号的电平从第一电平改变为第二电平为止。
7.本公开的实施方式可以提供存储器装置。存储器装置可以包括：存储器单元阵列，其包括多个存储器单元；以及字线测试电路，其被配置为响应于测试命令而生成测试电压，基于测试电流来对目标电压进行充电，其中目标字线的随着测试电压而变化的电流被反映在测试电流中，基于目标电压与参考电压之间的比较结果来生成比较信号，并且基于至少一个参考计数和参考时钟的计数来检测目标字线中的缺陷，参考时钟的周期被计数直到比较信号的电平从第一电平改变为第二电平为止。
8.本公开的实施方式可以提供储存装置。储存装置可以包括：存储器控制器，其被配置为输出指示检查在目标字线中是否存在缺陷的测试命令；以及存储器装置，其被配置为响应于测试命令而生成测试电压，基于测试电流来对目标电压进行充电，其中目标字线的随着测试电压而变化的电流被反映在测试电流中，基于目标电压与参考电压之间的比较结果来生成比较信号，基于至少一个参考计数和参考时钟的计数来检测目标字线中的缺陷，参考时钟的周期被计数直到比较信号的电平从第一电平改变为第二电平为止，并且向存储器控制器提供作为对测试命令的响应的测试响应。
9.本公开的实施方式可以提供存储器装置的操作方法。存储器装置的操作方法可以包括：向字线施加测试电压以在字线中生成电流；基于电流来将电容充电器充电至稳定的电压电平；以及基于将电容充电器从稳定的电压电平放电到参考电压电平所花费的时间量来确定字线是否有缺陷。
附图说明
10.图1是例示根据本公开的实施方式的储存系统的图。
11.图2是例示根据本公开的实施方式的存储器装置的图。
12.图3是例示图2的多个存储块中的任何一个的示例性结构的图。
13.图4是例示根据本公开的实施方式的字线测试电路的图。
14.图5是例示诸如图4的比较结果生成器之类的比较结果生成器的图。
15.图6是例示诸如图4的字线缺陷检测器之类的字线缺陷检测器的图。
16.图7是例示诸如图5的比较结果生成器之类的比较结果生成器的实施方式的电路图。
17.图8是例示诸如图7的比较结果生成器之类的比较结果生成器的变型的图。
18.图9是例示目标字线的电流如何随时间改变的示例的图。
19.图10是例示相对于时间的目标电压的图。
20.图11是例示其中对参考时钟进行计数的实施方式的图。
21.图12是例示检测一个存储块中的多条字线中的缺陷的方法的实施方式的图。
22.图13是例示检测一个存储块中的多条字线中的缺陷的方法的实施方式的图。
23.图14是例示检测多个存储块中的每个存储块中的特定字线中的缺陷的方法的实施方式的图。
24.图15是例示根据本公开的实施方式的检测字线中的缺陷的方法的流程图。
25.图16是例示根据本公开的实施方式的存储器控制器的图。
26.图17是例示根据本公开的实施方式的应用了储存装置的存储卡系统的框图。
27.图18是例示根据本公开的实施方式的应用了储存装置的固态驱动器(ssd)系统的框图。
28.图19是例示根据本公开的实施方式的应用了储存装置的用户系统的框图。
具体实施方式
29.提供特定的结构性描述和功能性描述以描述本公开的实施方式。然而，本发明可以以各种形式来实践并且以各种方式来施行，并且因此不应被解释为限于所公开的实施方式中的任何实施方式。另外，在整个说明书中，对“一个实施方式”、“另一实施方式”等的引用不一定指代仅一个实施方式，并且对任何这种短语的不同引用不一定指代同一实施方式。此外，除非明确意图的是仅一个，否则使用不定冠词(即，“一个”或“一”)表示一个或更多个。类似地，当在本文中使用时，术语“包括”、“包含”、“具有”等不排除除了所陈述的元素之外的一个或更多个其它元素的存在或添加。
30.图1是例示根据本公开的实施方式的储存系统的图。
31.参照图1，储存系统可以被实现为个人计算机(pc)、数据中心、企业数据储存系统、
包括直接附接储存(das)的数据处理系统、包括储存区域网络(san)的数据处理系统、或者包括网络附接储存(nas)的数据处理系统。
32.储存系统可以包括储存装置1000和主机400。
33.储存装置1000可以是响应于从诸如移动电话、智能电话、mp3播放器、膝上型计算机、台式计算机、游戏机、tv、平板pc或车载信息娱乐系统之类的主机400接收到的请求而存储数据的装置。
34.根据作为与主机400进行通信的方案的主机接口，可以将储存装置1000制造或配置为各种类型的储存装置中的任何一种。例如，储存装置1000可以被实现为固态盘(ssd)，诸如mmc、嵌入式mmc(emmc)、缩小尺寸的mmc(rs-mmc)或微型mmc之类的多媒体卡，诸如sd、迷你sd或微型sd之类的安全数字卡，通用串行总线(usb)储存装置，通用闪存(ufs)装置，个人计算机存储卡国际协会(pcmcia)卡类型储存装置，外围组件互连(pci)卡类型储存装置，快速pci(pci-e)卡类型储存装置，紧凑型闪存(cf)卡，智能媒体卡和/或记忆棒中的任何一种。
35.可以以各种类型的封装形式中的任何一种来制造储存装置1000。例如，储存装置1000可以被制造为层叠式封装(pop)、系统级封装(sip)、片上系统(soc)、多芯片封装(mcp)、板上芯片(cob)、晶圆级制造封装(wfp)和/或晶圆级层叠封装(wsp)。
36.储存装置1000可以包括存储器装置100和存储器控制器200。
37.存储器装置100可以响应于存储器控制器200的控制而操作。详细地，存储器装置100可以从存储器控制器200接收命令和地址，并且可以访问通过地址从存储器单元(未示出)当中选择的存储器单元。存储器装置100可以对通过地址选择的存储器单元执行由命令指示的操作。
38.命令可以是例如编程命令、读取命令或擦除命令，并且由命令指示的操作可以是例如编程操作(或写入操作)、读取操作或擦除操作。
39.例如，存储器装置100可以接收编程命令、地址和数据，并且可以将数据编程到通过地址选择的存储器单元。这里，可以将要编程到被选存储器单元的数据定义为写入数据。
40.例如，存储器装置100可以接收读取命令和地址，并且可以从存储器单元阵列(未示出)的通过地址选择的区域中读取数据。在存储器装置100中存储的数据当中，可以将从被选区域读取的数据定义为读取数据。
41.例如，存储器装置100可以接收擦除命令和地址，并且可以擦除存储在通过地址选择的区域中的数据。
42.在实施方式中，存储器装置100可以被实现为双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、nand闪存、垂直nand闪存、nor闪存装置、电阻式ram(rram)、相变存储器(pram)、磁阻式ram(mram)、铁电式ram(fram)或自旋转移扭矩ram(stt-ram)。
43.在本说明书中，通过示例的方式，在其中存储器装置100是nand闪存的上下文中描述了本发明的特征和方面。
44.存储器装置100可以在存储器控制器200的控制下存储写入数据，或者可以读取存储的读取数据并将读取数据提供给存储器控制器200。
45.存储器装置100可以包括至少一个平面。单个平面可以包括存储器单元阵列，该存储器单元阵列包括存储写入数据的存储器单元。
46.存储器单元阵列可以包括多个存储块(未示出)。存储块可以是对其执行擦除数据的操作的单位。
47.每个存储块可以包括多条字线。例如，第一存储块可以包括多条字线，第二存储块可以包括多条字线。
48.每个存储块可以包括多个页(未示出)。页可以是对其执行存储写入数据的编程操作或读取存储的读取数据的读取操作的单位。
49.存储器装置100可以响应于从存储器控制器200提供的测试命令tcmd而执行检测一条或更多条字线中的缺陷的测试操作。为此，存储器装置100可以包括字线测试电路300。
50.在执行测试操作之后，存储器装置100可以将测试结果trst作为对测试命令tcmd的响应提供给存储器控制器200。
51.测试结果trst可以包括指示测试操作已经完成的数据，关于多条字线的相应状态的数据，或者关于被检测为缺陷字线的数据。这里，多条字线中的每条的状态可以表示例如正常状态或缺陷状态。
52.在实施方式中，当检测到目标字线有缺陷时，存储器装置100可以存储关于缺陷目标字线的数据，并且可以在存储器控制器200的控制下将数据提供给存储器控制器200。
53.存储器控制器200可以控制储存装置1000的整体操作。
54.当向储存装置1000施加电力时，存储器控制器200可以运行固件(fw)。当存储器装置100是闪存装置时，固件可以包括主机接口层、闪存转换层和闪存接口层。
55.主机接口层可以控制主机400和存储器控制器200之间的操作。
56.闪存转换层可以将从主机400提供的逻辑地址转换为物理地址。对于该操作，存储器控制器200可以存储指示逻辑地址和物理地址之间的对应关系的映射数据。
57.闪存接口层可以控制存储器控制器200和存储器装置100之间的通信。
58.存储器控制器200可以控制存储器装置100，使得响应于从主机400接收到的写入请求、读取请求和擦除请求，分别执行编程操作、读取操作和擦除操作。
59.在编程操作期间，存储器控制器200可以向存储器装置100提供编程命令、物理地址、和写入数据。
60.在读取操作期间，存储器控制器200可以向存储器装置100提供读取命令和物理地址。
61.在擦除操作期间，存储器控制器200可以向存储器装置100提供擦除命令和物理地址。
62.在不存在从主机400提供的请求的情况下，存储器控制器200可以自主地生成命令、地址和数据。存储器控制器200可以将自主生成的命令、地址和数据发送到存储器装置100。
63.例如，存储器控制器200可以生成命令、地址和数据以执行后台操作。此外，存储器控制器200可以将命令，地址和数据发送到存储器装置100。
64.后台操作可以是损耗均衡操作、读取回收操作和垃圾收集操作中的至少一项。
65.损耗均衡操作可以包括存储已经对存储块执行了擦除操作的次数的计数并且将
数据编程到擦除计数最小的存储块。
66.读取回收操作可以包括在存储在存储块中的数据中发生不可纠正的错误之前将存储在存储块中的数据移动到另一个存储块。
67.垃圾收集操作可以包括将包括在存储块当中的坏块中的有效数据复制到空闲块并擦除坏块中的无效数据。
68.存储器控制器200可以控制两个或更多个存储器装置100。在这种情况下，存储器控制器200可以根据交错方案来控制存储器装置100以提高操作性能。
69.交错方案可以涉及控制存储器装置100，使得两个或更多个存储器装置100的操作彼此交叠。
70.存储器控制器200可以向存储器装置100提供命令，该命令指示要提供指示多条字线的相应状态的数据或关于缺陷字线的数据。
71.存储器控制器200可以基于测试结果trst向存储器装置100提供命令(未示出)，该命令指示将与被检测为缺陷字线相对应的存储块作为坏块进行处理。在这种情况下，响应于命令，存储器装置100可以将与被检测为缺陷字线相对应的存储块处理为坏块。
72.在实施方式中，当存储器装置100向存储器控制器200提供关于缺陷目标字线的数据时，存储器控制器200可以控制存储器装置100以使得基于该数据，存储器装置100中的多个存储块当中与目标字线对应的存储块被处理为坏块。
73.包括在存储器装置100中的字线测试电路300可以接收测试命令tcmd。字线测试电路300可以响应于测试命令tcmd而生成测试电压。
74.测试电压可以施加到从多条字线(未示出)当中选择的目标字线。通常，字线可以由诸如铜之类的金属材料制成。因此，当将测试电压施加到目标字线时，电流被生成并且流过目标字线。目标字线的电流可以根据测试电压而改变。
75.字线测试电路300可以生成其中反映了目标字线的电流的测试电流，并且可以基于测试电流来对目标电压进行充电。
76.测试电流可以用于检测目标字线中的缺陷。目标电压可以对应于测试电流的量值。当自测试电流的生成起逝去设定时间时，目标电压可以变得在特定电平处饱和。例如，当取决于测试电流的特定量的电荷存储在电容器中时，可以响应于存储在电容器中的特定量的电荷来生成目标电压。
77.字线测试电路300可以测量目标电压。可以使用不同的方法来测量模拟目标电压。所测量的模拟目标电压可以被转换为数字值。在另一示例中，当不能直接感测目标电压的模拟值时，测量目标电压从其当前电平减小到特定电平所花费的时间，因此可以间接地测量目标电压。
78.在实施方式中，当测量目标电压减小到特定电平所花费的时间时，字线测试电路300可以使充电的目标电压放电。此外，字线测试电路300可以从充电的目标电压被放电的时间到逝去预定时段的时间对参考时钟(未示出)的周期进行计数。
79.字线测试电路300可以基于参考时钟的计数和至少一个设定参考计数来检测目标字线中的缺陷。字线测试电路300可以输出关于检测结果的数据。
80.尽管在附图中未示出，但是储存装置1000还可以包括缓冲存储器。在实施方式中，缓冲存储器可以被实现为双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双
倍数据速率第四代(lpddr4)sdram、图形双倍数据速率(gddr)sdram、低功率ddr(lpddr)sdram、rambus动态随机存取存储器(rdram)、电阻式ram(rram)、相变存储器(pram)、磁阻式ram(mram)、铁电式ram(fram)或自旋转移扭矩ram(stt-ram)。
81.主机400可以通过接口(未示出)与储存装置1000通信。
82.接口可以被实现为串行高级技术附件(sata)接口、快速sata(satae)接口，串行附接小型计算机系统接口(sas)、快速外围组件互连(pcie)接口、快速非易失性存储器(nvme)接口、高级主机控制器接口(ahci)接口或多媒体卡接口。然而，本发明不限于任何特定接口。
83.主机400可以与储存装置1000通信，从而将写入数据存储在储存装置1000中或获取存储在储存装置1000中的读取数据。
84.在实施方式中，主机400可以向储存装置1000提供请求储存装置1000存储写入数据的写入请求。此外，主机400可以向储存装置1000提供写入请求、写入数据和用于标识写入数据的逻辑地址。
85.储存装置1000可以响应于从主机400提供的写请求而将从主机400提供的写入数据存储在存储器装置100中，并且可以将指示存储已经完成的响应提供给主机400。
86.在实施方式中，主机400可以向储存装置1000提供请求储存装置1000将存储在储存装置1000中的数据提供给主机400的读取请求。此外，主机400可以向储存装置1000提供读取请求和读取地址。
87.储存装置1000可以响应于从主机400提供的读取请求而从存储器装置100读取与从主机400提供的读取地址相对应的读取数据，并且可以向主机400提供读取数据作为对读取请求的响应。
88.图2是例示根据本公开的实施方式的存储器装置的图。
89.参照图1和图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
90.存储器单元阵列110可以包括多个存储块mb1至mbk(其中，k是2或更大的正整数)。
91.存储块mb1至mbk中的每一个可以联接至本地线ll以及位线bl1至bln(其中n是2或更大的正整数)。
92.本地线ll可以联接至行解码器122。
93.本地线ll可以联接至存储块mb1至mbk中的每一个。
94.尽管图中未示出，但是本地线ll可以包括第一选择线、第二选择线以及布置在第一选择线和第二选择线之间的多条字线。
95.尽管图中未示出，但是本地线ll还可以包括布置在第一选择线和字线之间的虚设线、布置在第二选择线和字线之间的虚设线以及管线。
96.位线bl1至bln可以共同联接至存储块mb1至mbk。
97.存储块mb1至mbk可以被实现为二维(2d)或三维(3d)结构。
98.例如，具有2d结构的存储块mb1至mbk中的存储器单元可以水平地布置在基板上。
99.例如，具有3d结构的存储块mb1至mbk中的存储器单元可以垂直地层叠在基板上。
100.外围电路120可以包括电压发生器121、行解码器122、页缓冲器组123、列解码器124、输入/输出(i/o)电路125和感测电路126。
101.电压发生器121可以响应于操作命令op_cmd而生成用于编程操作、读取操作和擦除操作的各种操作电压vop。此外，电压发生器121可以响应于操作命令op_cmd而使本地线ll选择性地放电。例如，电压发生器121可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、接通电压、读取电压、擦除电压、源极线电压等。
102.在实施方式中，电压发生器121可以通过调节外部电源电压来生成内部电源电压。由电压发生器121生成的内部电源电压可以用作存储器装置100的操作电压。
103.在实施方式中，电压发生器121可以使用外部电源电压或内部电源电压生成多个电压。例如，电压发生器121可以包括用于接收内部电源电压的多个泵送电容器，并且可以通过在控制逻辑130的控制下选择性地使能多个泵送电容器来生成多个电压。所生成的电压可以由行解码器122提供给存储器单元阵列110。
104.在实施方式中，电压发生器121可以使用外部电源电压或内部电源电压生成测试电压。例如，电压发生器121可以在控制逻辑130的控制下基于内部电源电压来生成测试电压。
105.由电压发生器121生成的测试电压可以被提供给行解码器122。
106.尽管在附图中未示出，但是测试电压可以是使用从包括在储存装置1000中的外部电源(例如，电池)供应的电力生成的电压。
107.行解码器122可以响应于行地址radd而将操作电压vop传送到本地线ll。可以通过本地线ll将操作电压vop传送到被选存储块(mb1至mbk中的任何一个)。
108.例如，在编程操作期间，行解码器122可以将编程电压施加到被选字线，并且将具有比编程电压的电平低的电平的编程通过电压施加到未选字线。在编程验证操作期间，行解码器122可以将验证电压施加到被选字线，并且将比验证电压高的验证通过电压施加到未选字线。
109.在读取操作期间，行解码器122可以将读取电压施加到被选字线，并且将比读取电压高的读取通过电压施加到未选字线。
110.在擦除操作期间，行解码器122可以根据解码的地址选择一个存储块。在擦除操作期间，行解码器122可以将接地电压施加到联接至被选存储块的字线。
111.行解码器122可以响应于行地址radd而将测试电压传送到本地线ll。测试电压可以通过本地线ll传送到存储块mb1至mbk。测试电压可以被传送到每个存储块中包括的多条字线当中的目标字线。
112.页缓冲器组123可以包括第一页缓冲器pb1至第n页缓冲器pbn，其可以通过第一位线bl1至第n位线bln联接至存储器单元阵列110。可以在控制逻辑130的控制下操作第一页缓冲器pb1至第n页缓冲器pbn。
113.详细地，可以响应于页缓冲器控制信号pbsignals而操作第一页缓冲器pb1至第n页缓冲器pbn。例如，第一页缓冲器pb1至第n页缓冲器pbn可以临时存储通过第一位线bl1至第n位线bln接收的数据，或者可以在读取操作或验证操作期间感测位线bl1至bln的电压或电流。
114.在编程操作期间，当将编程电压施加到被选字线时，第一页缓冲器pb1至第n页缓冲器pbn可以通过第一位线bl1至第n位线bln将通过列解码器124和输入/输出电路125接收的数据data传送至被选存储器单元。基于接收到的数据data，对被选页中的存储器单元进
行编程。联接至被施加以编程许可电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。联接至被施加以编程禁止电压(例如，电源电压)的位线的存储器单元的阈值电压可以被保持。
115.在验证操作期间，第一页缓冲器pb1至第n页缓冲器pbn可以通过第一位线bl1至第n位线bln从被选存储器单元中感测存储在被选存储器单元中的数据。
116.在读取操作期间，第一页缓冲器pb1至第n页缓冲器pbn可以通过第一位线bl1至第n位线bln感测来自被选页中的存储器单元的数据data，并且可以在列解码器124的控制下将感测到的数据data输出到输入/输出电路125。
117.在擦除操作期间，第一页缓冲器pb1至第n页缓冲器pbn可以允许第一位线bl1至第n位线bln浮置。
118.列解码器124可以响应于列地址cadd而在输入/输出电路125和页缓冲器组123之间传送数据。例如，列解码器124可以通过数据线dl与页缓冲器pb1至pbn交换数据，或者可以通过列线cl与输入/输出电路125交换数据。
119.输入/输出电路125可以将从存储器控制器200接收的命令cmd和地址add传送到控制逻辑130，或者可以与列解码器124交换数据data。
120.参照图1和图2，在实施方式中，输入/输出电路125可以将从存储器控制器200输出的测试命令tcmd传送到控制逻辑130。
121.在读取操作或验证操作期间，感测电路126可以响应于使能位vry_bit《#》而生成参考电流，并且可以将从页缓冲器组123接收的感测电压vpb与通过参考电流生成的参考电压进行比较，并且然后输出通过信号pass或失败信号fail。
122.控制逻辑130可以通过响应于命令cmd和地址add而输出操作命令op_cmd、行地址radd、页缓冲器控制信号pbsignals以及使能位vry_bit《#》来控制外围电路120。
123.参照图1和图2，控制逻辑130可以响应于测试命令tcmd而将与多条字线当中的目标字线相对应的行地址radd提供给行解码器122，并且可以向电压发生器121提供指示测试电压的生成的操作命令op_cmd。
124.图3是例示图2的多个存储块中的代表性存储块(mbi)的示例性结构的图。
125.参照图3，图3所示的存储块mbi可以是图2的存储块mb1至mbk中的任何一个。
126.存储块mbi可以包括第一选择线、第二选择线、多条字线wl1至wl16、源极线sl、多条位线bl1至bln以及多个串st。
127.如以下描述中所假定的，第一选择线可以是例如源极选择线ssl。
128.如以下描述中所假定的，第二选择线可以是例如漏极选择线dsl。
129.多条字线wl1至wl16可以在源极选择线ssl和漏极选择线dsl之间平行布置。
130.图3所示的字线wl1至wl16的数量是示例性的；本发明不限于任何特定数目的字线。
131.通常，多条字线wl1至wl16可以由金属材料制成。字线wl1至wl16可以具有相应的电阻值。寄生电容器可以存在于多条字线wl1至wl16之间。因此，当将每个操作电压vop或测试电压施加到多条字线wl1至wl16时，特定电平的电流流过字线wl1至wl16中的每一条，并且电流随时间逐渐减小。在这种情况下，根据由对应字线的电阻和字线之间的寄生电容器的电容给定的rc时间常数，电流可以从特定电平指数地减小。
132.这里，对应的字线的电阻和寄生电容器的电容根据字线的尺寸(例如，宽度、厚度、高度等)而不同，因此由此确定的rc时间常数可以根据字线的尺寸而不同。当rc时间常数针对每条字线变化时，流过多条字线wl1至wl16的电流的电平可以变化。另外，当rc时间常数针对每条字线变化时，电流减小到低于设定电平所花费的时间也可以变化。在这种情况下，当将相同电平的操作电压(例如，编程电压)施加到字线时，完成操作所花费的时间(例如，完成编程操作所花费的时间)可以针对字线wl1至wl16中的每一条而变化。
133.因此，需要将所有的多条字线wl1至wl16制造为具有均一的尺寸，但是在实际制造步骤中，多条字线wl1至wl16当中的一条或更多条字线可能具有与目标尺寸不同的尺寸。具有与目标尺寸不同的尺寸的每条字线可以被定义为缺陷字线。储存装置1000中的缺陷字线可能导致其性能下降。因此，需要检测缺陷字线以防止或减少这种劣化。
134.源极线sl可以共同联接至多个串st。
135.多条位线bl1至bln可以分别联接至串st。
136.多个串st可以联接至位线bl1至bln和源极线sl。
137.由于可以将每个串st配置为相同，因此通过示例的方式详细地描述联接至第一位线bl1的串st。
138.串st可以包括多个存储器单元mc1至mc16、至少一个第一选择晶体管和至少一个第二选择晶体管。
139.存储器单元mc1至mc16可以在源极选择晶体管sst和漏极选择晶体管dst之间彼此串联联接。
140.存储器单元mc1至mc16的栅极可以分别联接至字线wl1至wl16。因此，包括在一个串st中的存储器单元mc1至mc16的数量可以等于字线wl1至wl16的数量。
141.多个存储器单元mc1至mc16中的每一个可以被实现为例如slc、mlc、tlc或qlc。
142.在包括在不同的串st中的存储器单元当中的联接至同一字线的一组存储器单元可以被称为“物理页(pg)”。因此，存储块mbi可以包括与字线wl1至wl16相同数量的物理页(pg)。在下文中，假定包括在物理页(pg)中的存储器单元(例如，mc3)是被选存储器单元。
143.如以下描述中所假定的，第一选择晶体管可以是例如源极选择晶体管sst。
144.源极选择晶体管sst的第一电极可以联接至源极线sl。源极选择晶体管sst的第二电极可以联接至多个存储器单元mc1至mc16当中的第一存储器单元mc1。源极选择晶体管sst的栅电极可以联接至源极选择线ssl。
145.如以下描述中所假定的，第二选择晶体管可以是例如漏极选择晶体管dst。
146.漏极选择晶体管dst的第一电极可以联接至多个存储器单元mc1至mc16当中的第十六存储器单元mc16。漏极选择晶体管dst的第二电极可以联接至第一位线bl1。漏极选择晶体管dst的栅电极可以联接至漏极选择线dsl。
147.图4是例示根据本公开的实施方式的字线测试电路的图。
148.参照图4，字线测试电路300可以接收测试命令tcmd。字线测试电路300可以响应于测试命令tcmd而生成测试电压。字线测试电路300可以通过使用测试电压存储电荷来生成目标电压。字线测试电路300可以对目标电压进行放电，并且可以基于目标电压和参考电压之间的比较结果来生成比较信号compsig。字线测试电路300可以基于参考时钟的计数以及至少一个设定参考计数来检测目标字线中的缺陷，参考时钟的周期被计数直到比较信号
compsig的电平从第一电平改变为第二电平为止。
149.字线测试电路300可以包括操作信号发生器310、比较结果生成器320和字线缺陷检测器330。
150.操作信号发生器310可以响应于测试命令tcmd而生成多个操作信号opsig。
151.每个操作信号opsig可以是接通电平信号。
152.在实施方式中，操作信号发生器310可以生成第一操作信号至第三操作信号。此外，操作信号发生器310可以基于设定的定时将第一操作信号至第三操作信号顺序地输出到比较结果生成器320。
153.响应于多个操作信号opsig中的每一个，比较结果生成器320可以基于测试电流对目标电压充电，目标字线的随着测试电压而变化的电流被反映在测试电流中，并且可以基于目标电压和参考电压之间的比较结果来生成比较信号compsig。
154.在实施方式中，测试电流可以小于目标字线的电流。
155.当目标电压等于或大于参考电压时，比较信号compsig可以生成为处于第一电平。当目标电压小于参考电压时，比较信号compsig可以生成为处于第二电平。
156.参考电压可以用于确定参考时钟的计数要被停止或终止的时间。可以在对应的产品出厂之前通过设计、实验等来设定参考电压，但是本发明不限于此。也可以在产品已经出厂之后对参考电压进行更新。
157.根据实施方式，操作信号发生器310可以生成第一操作信号至第三操作信号。在这种情况下，比较结果生成器320可以响应于第一操作信号对目标电压充电。比较结果生成器320可以响应于第二操作信号来对经充电的目标电压进行放电。比较结果生成器320可以响应于第三操作信号，基于放电的目标电压和参考电压之间的比较结果来生成比较信号compsig。
158.字线缺陷检测器330可以对参考时钟的周期进行计数，直到比较信号compsig的电平从第一电平改变为第二电平为止。此外，字线缺陷检测器330可以基于参考时钟的计数和至少一个参考计数(其可以预先设定)来检测目标字线中的缺陷。
159.在实施方式中，字线缺陷检测器330可以对参考时钟的周期进行计数，直到比较信号compsig的电平从第一电平改变为第二电平为止，并且可以根据参考时钟的计数是否小于至少一个参考计数而输出指示目标字线中的缺陷的检测信号。
160.在实施方式中，可以预设第一参考计数和小于第一参考计数的第二参考计数。在这种情况下，字线缺陷检测器330可以对参考时钟进行计数，直到比较信号compsig的电平从第一电平改变为第二电平为止，并且可以根据参考时钟的计数值是否落入从第一参考计数到第二参考计数的范围内而输出指示目标字线正常的检测信号。
161.字线缺陷检测器330可以在存储器控制器200的控制下输出数据data作为测试结果trst。
162.数据data可以是指示多条字线的相应状态的信息。另选地，数据data可以是关于缺陷字线的信息。
163.根据本公开的实施方式的字线测试电路300可以使用包括在图2所示的电压发生器121、行解码器122和控制逻辑130中的每一个中的电路来实现。
164.根据以上描述，根据本公开的实施方式的字线测试电路可以通过检测每条字线是
否有缺陷来防止储存装置的性能劣化。
165.图5是例示图4的比较结果生成器的图。
166.参照图5，比较结果生成器320可以包括电流检测器321、电压充电器322、参考电压发生器323和电压比较器324。
167.电流检测器321可以响应于由操作信号发生器310生成的操作信号opsig来检测测试电流ic。详细地，电流检测器321可以响应于第一操作信号使用测试电压vtest检测到小于目标字线的电流的测试电流ic。电流检测器321可以将检测到的测试电流ic传送到电压充电器322。
168.电压充电器322可以将目标电压vc充电至通过将测试电流ic相对于时间进行积分而获得的电压。也就是说，在电压充电器322中充电的目标电压vc的量值可以是对测试电流ic的量值相对于时间进行积分的结果。电压充电器322可以将经充电的目标电压vc传送到电压比较器324。
169.参考电压发生器323可以基于测试电压vtest来生成参考电压vref。参考电压发生器323可以将参考电压vref传送到电压比较器324。
170.电压比较器324可以响应于由操作信号opsig生成的操作信号opsig，基于目标电压vc与参考电压vref之间的比较结果来输出第一电平或第二电平的比较信号compsig。详细地，电压比较器324可以响应于第二操作信号而使充电在电压充电器322中的目标电压vc放电，并且可以响应于第三操作信号，基于放电的目标电压vc与参考电压vref之间的比较结果而输出第一电平或第二电平的比较信号compsig。
171.当目标电压vc等于或大于参考电压vref时，比较信号compsig可以生成为处于第一电平。例如，比较信号compsig的第一电平可以是逻辑高。
172.当目标电压vc小于参考电压vref时，比较信号compsig可以生成为处于第二电平。例如，比较信号compsig的第二电平可以是逻辑低。
173.图6是例示图4的字线缺陷检测器的图。
174.参照图6，字线缺陷检测器330可以包括时钟发生器331、计数器332、缺陷检测器333、寄存器334和数据缓冲存储器335。
175.时钟发生器331可以生成参考时钟clk。详细地，时钟发生器331可以响应于测试命令tcmd而生成参考时钟clk。另选地，当储存装置1000被上电或引导时，时钟发生器331可以生成参考时钟clk。
176.参考时钟clk可以具有均匀的脉冲宽度和相应脉冲之间的均匀周期。
177.计数器332可以响应于第一电平的比较信号compsig而开始对参考时钟clk的脉冲进行计数。计数器332可以对参考时钟clk的脉冲进行计数，直到比较信号compsig的电平从第一电平改变为第二电平为止。计数器332可以响应于第二电平的比较信号compsig而停止对参考时钟clk进行计数。
178.在示例中，可以对参考时钟clk的上升沿进行计数。另选地，可以对参考时钟clk的脉冲进行计数。通常，可以以任何合适的方式对参考时钟clk的周期进行计数以生成计数clk_cnt。
179.计数器332可以将指示clk_cnt的信号提供给缺陷检测器333。
180.缺陷检测器333可以接收clk_cnt信号。此外，缺陷检测器333可以接收指示至少一
个参考计数clk_ref的信号。
181.缺陷检测器333可以基于clk_cnt和至少一个参考计数cnt_ref向数据缓冲存储器335输出检测信号det。
182.检测信号det可以是关于目标字线的检测结果的数据data。
183.在实施方式中，缺陷检测器333可以根据参考时钟clk的计数clk_cnt是否小于一个参考计数来输出指示目标字线中的缺陷的检测信号det。
184.在实施方式中，缺陷检测器333可以根据clk_cnt是否落入从第一参考计数到第二参考计数的范围内来输出指示目标字线正常的检测信号det。
185.寄存器334可以将指示参考计数cnt_ref的信号提供给缺陷检测器333。
186.数据缓冲存储器335可以存储来自检测信号det的、关于目标字线的检测结果的数据data。数据缓冲存储器335可以在存储器控制器200的控制下输出数据data。
187.图7是例示图5的比较结果生成器的实施方式的电路图。
188.参照图7，在实施方式中，包括在比较结果生成器320中的电流检测器321可以包括控制电流源cs1、电流镜cm和开关组件sw。
189.控制电流源cs1可以提供控制电流ia。控制电流源cs1的第一电极可以联接至第一节点n1，并且控制电流源cs1的第二电极可以联接至第二节点n2。控制电流ia可以从第一节点n1流到第二节点n2。
190.电流镜cm可以输出目标字线的电流is，并且可以输出通过将目标字线的电流is减小控制电流ia的量值而获得的电流作为测试电流ic。
191.在实施方式中，电流镜cm可以包括第一晶体管tr1和第二晶体管tr2，它们的栅电极彼此共同联接。
192.第一晶体管tr1的第一电极联接至被施加以测试电压vtest的第一节点n1，第一晶体管tr1的第二电极联接至第二节点n2，并且第一晶体管tr1的栅电极联接至第二节点n2。
193.第二晶体管tr2的第一电极联接至第一节点n1，第二晶体管tr2的第二电极联接至第三节点n3，第二晶体管tr2的栅电极联接至第二节点n2。
194.如图7所示，根据实施方式的第一晶体管tr1和第二晶体管tr2可以是但不限于p型晶体管，并且可以使用n型晶体管来实现电流镜cm。
195.目标字线的电流is可以从第二节点n2流到开关组件sw。
196.测试电流ic可以从第一节点n1流到第三节点n3。
197.图7所示的电流镜cm仅是示例，并且本发明不限于图7所示的电流镜。
198.开关组件sw可以响应于第一操作信号opsig1而将电流镜cm电联接至目标字线。
199.这里，可以从多条字线当中选择目标字线。多条字线可以联接至本地线ll。本地线ll可以联接至行解码器122，例如，行解码器122中包括的全局字线(未示出)或本地字线(未示出)。因此，当电流镜cm电联接至目标字线时，电流镜cm电联接至行解码器122。
200.在实施方式中，开关组件sw可以包括第三晶体管tr3，其响应于第一操作信号opsig1而接通。然而，本发明不限于此。虽然下面的描述是在其中开关组件sw包括晶体管的上下文中进行的，但是sw可以以与本文的教导一致的合适方式来实现。
201.第三晶体管tr3的第一电极可以联接至第二节点n2，第三晶体管tr3的第二电极可以联接至行解码器122，并且第一操作信号opsig1可以被提供给第三晶体管tr3的栅电极。
在实施方式中，第三晶体管tr3的第二电极可以联接至行解码器122中包括的全局字线或本地字线。
202.图7所示的电流检测器321仅是检测测试电流ic的配置的示例，并且本发明不限于图7所示的电路。更一般地，与本文的教导一致的任何类型的电路可以用于实现电流检测器321。
203.在实施方式中，包括在比较结果生成器320中的电压充电器322可以包括电容器cint。
204.电容器cint可以使用从电流检测器321输出的测试电流ic充电到目标电压vc。电容器cint的第一电极可以联接至第三节点n3，电容器cint的第二电极可以联接至具有比测试电压vtest的电位低的电位的电极，例如接地。以下描述是基于以下假设进行的：具有比测试电压vtest的电位低的电位的电极是接地。然而，本发明不限于该配置。
205.在实施方式中，电容器cint中充电的目标电压vc可以是通过对测试电流ic相对于时间进行积分而获得的电压。
206.目标电压vc可以被施加到第三节点n3。
207.图7所示的电压充电器322仅仅是通过对测试电流ic进行积分来生成目标电压vc的配置的示例，并且本发明不限于图7所示的电路。可以使用任何合适的电路来实现电压充电器322以执行它所描述的功能，例如其中在电压充电器322中附加地包括放大器(未示出)的电路。
208.在实施方式中，包括在比较结果生成器320中的参考电压发生器323可以包括参考电流源cs2和参考电阻器rref。
209.参考电流源cs2可以提供参考电流iref。参考电流源cs2的第一电极可以联接至第一节点n1，参考电流源cs2的第二电极可以联接至第四节点n4。参考电流iref可以从第一节点n1流到参考电阻器rref。
210.参考电阻器rref可以具有参考电阻值。参考电阻器rref可以串联联接至参考电流源cs2。参考电阻器rref的第一电极可以联接至参考电流源cs2，并且参考电阻器rref的第二电极可以联接至接地。
211.由于参考电流iref流过参考电阻器rref，因此可以在参考电阻器rref处生成参考电压vref。参考电压vref可以被施加到第四节点n4。
212.图7所示的参考电压发生器323仅是其中生成参考电压vref的配置的示例，并且本发明不限于图7所示的电路。可以使用能够生成vref的任何合适的电路来实现参考电压发生器323，诸如参考电压源。
213.包括在比较结果生成器320中的电压比较器324可以包括冲洗(flush)电流源cs3、放电控制开关组件tr4和比较器comp。
214.冲洗电流源cs3可以输出冲洗电流id。冲洗电流源cs3可以并联联接至电容器cint。冲洗电流源cs3的第一电极可以联接至第三节点n3，冲洗电流源cs3的第二电极可以联接至放电控制开关组件tr4。
215.冲洗电流id可以用于使充电在电压充电器322中的目标电压vc放电。冲洗电流id可以通过开关组件tr4从第三节点n3流到接地。
216.放电控制开关组件tr4可以响应于第二操作信号opsig2而将冲洗电流源cs3电联
接至接地。放电控制开关组件tr4可以串联联接至冲洗电流源cs3。
217.在实施方式中，放电控制开关组件tr4可以是第四晶体管。然而，本发明不限于该配置。以下描述基于放电控制开关组件tr4是p型晶体管的假设。
218.放电控制开关组件tr4的第一电极可以联接至冲洗电流源cs3，放电控制开关组件tr4的第二电极可以联接至接地，并且第二操作信号opsig2可以被提供给放电控制开关组件tr4的栅电极。
219.可以响应于第二操作信号opsig2而接通放电控制开关组件tr4。
220.响应于第三操作信号opsig3，比较器comp可以被开启。比较器comp可以接收目标电压和参考电压，并且可以基于目标电压和参考电压之间的比较结果来输出第一电平或第二电平的比较信号compsig。比较器comp的第一输入端子可以联接至第三节点n3，比较器comp的第二输入端子可以联接至第四节点n4，第三操作信号opsig3可以被提供到比较器comp的电源输入端子，并且比较器comp的输出端子可以电联接至字线缺陷检测器330。
221.在实施方式中，第一输入端子可以是非反相端子，并且第二输入端子可以是反相端子。
222.在实施方式中，比较器comp的第一输入端子可以是正电极，并且比较器comp的第二输入端子可以是负电极。
223.在实施方式中，当放电的目标电压等于或大于参考电压时，比较器comp可以输出第一电平的比较信号compsig，并且当放电的目标电压小于参考电压时，比较器comp可以输出第二电平的比较信号compsig。
224.在实施方式中，当接收到第三操作信号opsig3时，比较器comp可以输出第一电平的比较信号compsig。此外，在已经输出了第一电平的比较信号compsig之后，比较器comp可以输出第二电平的比较信号compsig。
225.在实施方式中，在已经输出了第一操作信号opsig1之后，可以输出第二操作信号opsig2和第三操作信号opsig3。
226.图7所示的电压比较器324只是将目标电压vc与参考电压vref进行比较并输出比较结果的配置的示例，并且本发明不限于图7所示的电路。可以使用任何合适的电路来实现电压比较器324。
227.图8是例示图7的比较结果生成器的变型的示图。
228.在描述图8中所示的比较结果生成器时，不再描述与图7中的组件相同的组件。
229.参照图8，电流检测器321中包括的开关组件sw可以包括第三晶体管tr3和第五晶体管tr5，它们的栅电极彼此共同联接。
230.第三晶体管tr3与图7所示的第三晶体管tr3相同。
231.第五晶体管tr5的第一电极联接至第五节点n5，第二晶体管tr2的第二电极联接至第五节点n5。第五晶体管tr5的第二电极联接至第三节点n3。第五晶体管tr5的栅电极可以联接至第六节点n6。第一操作信号opsig1被施加到第六节点n6。
232.类似于参照图7所作的描述，图8所示的电路仅是示例，并且本发明不限于图8所示的电路。
233.图9是例示目标字线的电流的示例的图。
234.参照图7和图9，在第一时间t1，可以将第一操作信号opsig1提供给电流检测器
321。可以将测试电压vtest施加到目标字线。目标字线的电流is可以在第一时间t1增加到特定电平。
235.在第一时间t1，缺陷目标字线的电流is(缺陷)的电平可以低于正常目标字线的电流is(正常)的电平。
236.在第一时间t1之后，目标字线的电流is可以非线性地减小。这里，目标字线的电流is非线性减小的程度可以根据rc时间常数而不同。
237.在第一时间t1之后，对应于缺陷目标字线的rc时间常数可以大于对应于正常目标字线的rc时间常数。因此，基于相同的时段，缺陷目标字线的电流is(缺陷)的减小可以小于正常目标字线的电流is(正常)的减小。
238.还可以通过将缺陷目标字线的电流is(缺陷)的减少量与正常目标字线的电流is(正常)的减少量进行比较并确定其间的差值，来检测字线中的缺陷。然而，对应于缺陷状态的减少量和对应于正常状态的减少量之间的差异可能不大。因此，根据本公开的实施方式的字线测试电路300可以使用与通过将目标字线的电流is相对于时间积分而获得的电压相对应的目标电压vc(即，电容器cint中充电的目标电压vc)来检测字线中的缺陷。
239.在第二时间t2处，目标字线的电流is的电平可以达到控制电流ia的电平。施加控制电流ia的原因是为了清楚地检测由缺陷目标字线的电流is(缺陷)充电的目标电压vc与由正常目标字线的电流is(正常)充电的目标电压vc之间的差异。
240.可以通过实验、设计、算法等来设定控制电流ia，并在对应产品出厂之前进行指示。然而，控制电流也可以在相应产品出厂之后进行更新。
241.可以根据控制电流ia确定从第一时间t1到第二时间t2的间隔。
242.图10是例示示例性目标电压的图。
243.参照图7和图10，当在第一时间t1生成目标字线的电流is并且在从第一时间t1到第二时间t2的间隔期间将测试电流ic提供给电容器cint时，目标电压vc可以被充电。目标电压vc可以非线性地增加。
244.在第二时间t2，目标电压vc可以饱和到特定电平。
245.如图9所示，由于在从第一时间t1到第二时间t2的间隔期间，缺陷目标字线的电流is(缺陷)的积分(积分)值小于正常目标字线的电流is(正常)的积分值，与缺陷目标字线相对应的目标电压vc(缺陷)可以低于与正常目标字线相对应的目标电压vc(正常)。
246.图11是例示其中对参考时钟的周期进行计数的实施方式的图。
247.参照图7和图11，在第二时间t2之后的第三时间t3，可以将第二操作信号opsig2和第三操作信号opsig3提供给电压比较器324。电压比较器324可以响应于第二操作信号opsig2而对充电的目标电压vc进行放电。此外，电压比较器324可以响应于第三操作信号opsig3，将放电的目标电压vc与参考电压vref进行比较并且可以基于比较结果来输出比较信号compsig。
248.在第三时间t3，目标电压vc可以开始放电，并且目标电压vc的电平可以高于参考电压vref的电平。电压比较器324可以在目标电压vc开始放电的时间(例如，第三时间t3)将第一电平的比较信号compsig输出到字线缺陷检测器330。字线缺陷检测器330可以响应于第一电平的比较信号compsig而对参考时钟clk的周期进行计数。
249.在第三时间t3，电压比较器324可以接收第三操作信号opsig3，其中目标电压vc的
电平可以高于参考电压vref的电平。电压比较器324可以在接收到第三操作信号opsig3的时间(例如，第三时间t3)将第一电平的比较信号compsig输出到字线缺陷检测器330。字线缺陷检测器330可以响应于第一电平的比较信号compsig来对参考时钟clk进行计数。
250.在第四时间t4，与缺陷目标字线相对应的目标电压vc(缺陷)的电平低于参考电压vref的电平，因此电压比较器324可以向字线缺陷检测器330输出第二电平的比较信号compsig。字线缺陷检测器330可以响应于第二电平的比较信号compsig而停止对参考时钟clk的周期进行计数，并且可以存储与缺陷目标字线相对应的计数clk_cnt。
251.在第四时间t4，与正常目标字线相对应的目标电压vc(正常)的电平高于参考电压vref的电平，因此字线缺陷检测器330可以响应于第一电平的比较信号compsig而继续对参考时钟clk进行计数。
252.在第五时间t5，与正常目标字线相对应的目标电压vc(正常)的电平低于参考电压vref的电平，因此字线缺陷检测器330可以响应于第二电平的比较信号compsig而停止对参考时钟clk的周期进行计数，并且可以存储与正常目标字线相对应的计数clk_cnt。
253.字线缺陷检测器330可以存储分别与多条字线(例如，图3所示的字线wl1至wl16)相对应的计数clk_cnt。
254.在实施方式中，缺陷检测器333可以存储分别与一个存储块(例如，图3所示的mbi)中的多条字线(例如，图3所示的字线wl1至wl16)相对应的计数clk_cnt。
255.在实施方式中，缺陷检测器333可以存储分别与存储块(例如，图2所示的存储块mb1至mbk)中的第一字线(例如，图3所示的wl1)相对应的计数clk_cnt。这里，第一字线是wl1，但这仅是示例，并且本发明不限于此。
256.在实施方式中，缺陷检测器333可以存储与存储块(例如，图2所示的存储块mb1至mbk)中的每个存储块中的多条字线(例如，图3所示的多条字线wl1至wl16)相对应的计数clk_cnt。
257.图12是例示检测包括在一个存储块中的多条字线中的缺陷的方法的实施方式的图。
258.参照图12，可以将分别与一个存储块中的多条字线wl1至wli(其中i是大于k的正整数)相对应的计数clk_cnt存储在缺陷检测器333中。图12的实施方式使用一个参考计数cnt_ref。
259.缺陷检测器333可以确定计数clk_cnt中的任何一个是否小于参考计数。
260.例如，如图12所示，多条字线wl1至wli当中与第k条字线wlk相对应的计数clk_cnt小于参考计数cnt_ref。
261.缺陷检测器333检测到与小于参考计数cnt_ref的计数clk_cnt相对应的每条字线是缺陷字线。
262.在图12的实施方式中，第k条字线wlk被检测为有缺陷。
263.图13是例示检测一个存储块中的多条字线中的缺陷的方法的实施方式的图。
264.参照图13，可以将分别与一个存储块中的多条字线wl1至wli对应的计数clk_cnt存储在缺陷检测器333中。
265.多条字线中的任何一条可能被制造有大于或小于目标尺寸的尺寸。具有不同于所需尺寸的尺寸的每条字线可以被确定为缺陷字线。因此，为了检测尺寸不同于目标尺寸的
字线，使用两个参考值来定义目标尺寸范围。
266.因此，缺陷检测器333可以确定是否存在任何计数clk_cnt落入从第一参考计数cnt_ref1到第二参考计数cnt_ref2的范围内。这里，从第一参考计数cnt_ref1到第二参考计数cnt_ref2的范围可以被定义为参考范围。
267.在图13的实施方式中，与第k条字线wlk对应的clk_cnt以及与第i条字线wli对应的clk_cnt未落入参考范围内。除了这两个计数之外，其它字线中的每一条的计数都落入参考范围内。
268.缺陷检测器333将与落入参考范围内的计数clk_cnt相对应的字线确定为正常。缺陷检测器333将与落入参考范围之外的计数clk_cnt相对应的字线确定为有缺陷。
269.在图13的实施方式中，第k条字线wlk和第i条字线wli被检测为有缺陷。
270.图14是例示检测多个存储块中的每个存储块中的特定字线中的缺陷的方法的实施方式的图。
271.参照图14，与分别包括在多个存储块mb1至mbi中的第一字线wl1对应的计数clk_cnt可以存储在缺陷检测器333中。
272.如以上参照图12所述，缺陷检测器333可以确定是否存在任何第一字线计数小于参考计数cnt_ref。此外，缺陷检测器333检测到与小于参考计数cnt_ref的计数clk_cnt相对应的每条字线是缺陷字线。
273.例如，在图14中，与第k个存储块mbk中的第一字线wl1对应的计数clk_cnt小于参考计数cnt_ref。在这种情况下，缺陷检测器333检测到第k个存储块mbk中的第一字线wl1是缺陷字线。
274.尽管在图14中作为示例使用第一字线wl1，但是该方法可以应用于存储块中的任何一组相似位置的字线，例如第六字线wl6。
275.尽管在图中未示出，但是如图13所示，缺陷检测器333可以基于计数clk_cnt和参考范围来检测目标字线中的缺陷。
276.图15是例示根据本公开的实施方式的检测字线中的缺陷的方法的流程图。
277.参照图15，在操作s110，存储器装置100可以将测试电压vtest施加到被选目标字线。详细地，存储器装置100响应于从存储器控制器200输出的测试命令tcmd而生成测试电压vtest，并将测试电压vtest施加到目标字线。
278.在操作s120中，存储器装置100使用测试电压vtest对目标电压vc进行充电。详细地，存储器装置100可以生成目标字线的电流is，该电流is随着测试电压vtest而变化，并且可以基于其中反映了目标字线的电流is的测试电流ic将电容器cint充电到目标电压vc。
279.存储器装置100可以在操作s130中对充电的目标电压vc进行放电并且可以开始对参考时钟clk的周期进行计数。详细地，存储器装置100使用冲洗电流id对充电的目标电压vc进行放电，并且从目标电压vc被放电的时间开始对参考时钟clk的周期进行计数。
280.在操作s140，存储器装置100确定放电的目标电压vc是否小于参考电压vref。
281.当放电的目标电压vc等于或大于参考电压vref(在操作s140中为否)时，存储器装置100在操作s150继续对参考时钟clk的周期进行计数。
282.当放电的目标电压vc小于参考电压vref(在操作s140为是)时，存储器装置100在操作s160基于计数clk_cnt和参考计数cnt_ref来检测目标字线中的缺陷，并且在操作s170
存储关于检测结果的数据data。
283.图16是例示根据本公开的实施方式的存储器控制器的图。
284.参照图1和图16，存储器控制器200可以包括处理器210、ram 220、纠错电路230、rom 260、主机接口270和闪存接口280。
285.处理器210可以控制存储器控制器200的整体操作。
286.ram 220可以用作存储器控制器200的工作存储器、缓冲存储器、或缓存存储器。在示例中，缓冲存储器可以是ram 220，并且可以是例如sram。
287.rom 260可以以固件的形式存储用于存储器控制器200的操作的各种类型的信息。
288.存储器控制器200可以通过主机接口270与外部装置(例如，主机400、应用处理器等)通信。
289.存储器控制器200可以通过闪存接口280与存储器装置100通信。存储器控制器200可以将命令cmd、地址addr、控制信号ctrl等发送到存储器装置100并且通过闪存接口280从存储器装置100接收数据data。
290.闪存接口280可以包括例如nand接口。
291.图17是例示根据本公开的实施方式的应用了储存装置的存储卡系统的框图。
292.参照图1和图17，存储卡系统2000可以包括存储器装置2100、存储器控制器2200和连接器2300。
293.在实施方式中，存储器装置2100可以被实现为诸如电可擦除可编程rom(eeprom)、nand闪存、nor闪存、相变ram(pram)、电阻式ram(reram)、铁电式ram(fram)和/或自旋转移扭矩磁性ram(stt-mram)之类的各种非易失性存储器装置中的任何一种。
294.存储器控制器2200联接至存储器装置2100。存储器控制器2200可以访问存储器装置2100。例如，存储器控制器2200可以控制存储器装置2100的读取操作、写入操作、擦除操作和后台操作。存储器控制器2200可以提供存储器装置2100和主机400之间的接口。存储器控制器2200可以运行用于控制存储器装置2100的固件。存储器控制器2200可以以与图1的存储器控制器200相同的方式来实现。
295.在实施方式中，存储器控制器2200可以包括诸如ram、处理器、主机接口、存储器接口和纠错电路之类的组件。
296.存储器控制器2200可以通过连接器2300与外部装置通信。存储器控制器2200可以基于特定通信协议与外部装置(例如，主机400)通信。在实施方式中，存储器控制器2200可以通过诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、快速pci(pci-e)、高级技术附件(ata)协议、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪存(ufs)、wifi、蓝牙和/或快速非易失性存储器(nvme)协议之类的各种接口协议中的至少一种与外部装置通信。在实施方式中，连接器2300可以由上述各种通信协议中的至少一种来定义。
297.存储器装置2100和存储器控制器2200可以集成到单个半导体装置中以形成存储卡，诸如个人计算机存储卡国际协会(pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc或emmc)、sd卡(sd、迷你sd、微型sd或sdhc)、通用闪存(ufs)等。
298.图18是例示根据本公开的实施方式的应用了储存装置的固态驱动器(ssd)系统的框图。
299.参照图1和图18，ssd系统可以包括主机400和ssd 3000。
300.ssd 3000可以通过信号连接器3001与主机400交换信号sig，并且可以通过电力连接器3002接收电力pwr。ssd 3000可以包括ssd控制器3200，多个闪存3100_1、3100_2和3100_n，辅助电源3300和缓冲存储器3400。
301.根据本公开的实施方式，ssd控制器3200可以执行图1的存储器控制器200的功能。
302.ssd控制器3200可以响应于从主机400接收的信号sig来控制多个闪存3100_1、3100_2和3100_n。在实施方式中，信号sig可以基于主机400和ssd 3000的接口。例如，信号sig可以由诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、快速pci(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪存(ufs)、wifi、蓝牙和/或快速非易失性存储器(nvme)接口之类的各种接口中的至少一种来定义。
303.辅助电源3300可以通过电力连接器3002联接至主机400。辅助电源3300可以被提供以来自主机400的电力pwr，并且由来自主机400的电力pwr进行充电。当来自主机400的电力供应未平稳地输送时，辅助电源3300可以提供ssd 3000的电力。在实施方式中，辅助电源3300可以位于ssd 3000内部或位于ssd 3000外部。例如，辅助电源3300可以位于主板中，并且还可以向ssd 3000提供辅助电源。
304.缓冲存储器3400可以临时存储数据。例如，缓冲存储器3400可以临时存储从主机400接收的数据或者从多个闪存3100_1、3100_2和3100_n接收的数据，或者可以临时存储闪存3100_1、3100_2和3100_n的元数据(例如，映射表)。缓冲存储器3400可以包括诸如dram、sdram、ddr sdram、lpddr sdram和gram之类的各种易失性存储器中的任何一种或者诸如fram、reram、stt-mram和pram之类的各种非易失性存储器中的任何一种。
305.图19是例示根据本公开的实施方式的应用了储存装置的用户系统的框图。
306.参照图19，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、储存模块4400和用户接口4500。
307.应用处理器4100可以运行用户系统4000中包括的组件、操作系统(os)或用户程序。在实施方式中，应用处理器4100可以包括用于控制用户系统4000中包括的组件的控制器、接口、图形引擎等。应用处理器4100可以设置为片上系统(soc)的形式。
308.存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或缓存存储器。存储器模块4200可以包括诸如dram、sdram、ddr sdram、ddr2 sdram、ddr3 sdram、lpddr sdarm、lpddr2 sdram和lpddr3sdram之类的各种易失性ram中的任何一种或者诸如pram、reram、mram和fram之类的各种非易失性ram中的任何一种。在实施方式中，应用处理器4100和存储器模块4200可以基于层叠式封装(pop)被封装，并且然后可以被设置为单个半导体封装件。
309.网络模块4300可以与外部装置通信。在实施方式中，网络模块4300可以支持诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、wimax、wlan、uwb、蓝牙或wifi之类的无线通信。在实施方式中，网
络模块4300可以被包括在应用处理器4100中。
310.储存模块4400可以存储数据。例如，储存模块4400可以存储从应用处理器4100接收的数据。另选地，储存模块4400可以将存储在储存模块4400中的数据发送到应用处理器4100。在实施方式中，储存模块4400可以被实现为诸如相变ram(pram)、磁性ram(mram)、电阻式ram(rram)、nand闪存、nor闪存或具有3d结构的nand闪存之类的非易失性半导体存储器装置。在实施方式中，储存模块4400可以被设置为可拆卸存储介质(可拆卸驱动器)，诸如用户系统4000的外部驱动器或存储卡。
311.在示例中，可以以与图1的储存装置1000相同的方式来操作储存模块4400。储存模块4400可以包括多个非易失性存储器装置，每个非易失性存储器装置可以以与图1的存储器装置100相同的方式操作。
312.用户接口4500可以包括向应用处理器4100输入数据或指令或者向外部装置输出数据的接口。在实施方式中，用户接口4500可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件之类的用户输入接口。用户接口4500还可以包括诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和/或监视器之类的用户输出接口。
313.如上所述，根据本公开的实施方式，存在以下优点：可以检测到字线中的缺陷，因此可以防止储存装置的性能劣化。
314.根据本公开的实施方式，提供了一种储存装置，该储存装置检测字线中的缺陷，因而防止储存装置的性能劣化。
315.虽然已经在特定实施方式的上下文中例示和描述了本发明，但是本领域技术人员将鉴于本公开而理解可以做出与本文的教导一致的各种变型。本发明涵盖落入权利要求的范围内的所有此类变型。
316.相关申请的交叉引用
317.本技术要求于2020年8月12日递交的韩国专利申请no.10-2020-0101386的优先权，其全部公开内容通过引用合并于此。