用于验证存储器设备的方法和系统与流程

1.本公开涉及对基于半导体的存储器设备的测试。具体地但非排他地，本公开涉及一种用于验证存储器设备的方法。


背景技术：

2.易失性存储器设备是在被供电时存储数据的存储器设备。诸如静态随机存取存储器(sram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等的半导体存储器设备是易失性存储器的示例。
3.在存储数据之前，会定期地测试或验证基于半导体的易失性存储器设备。可以使用外部测试过程或内部测试过程来进行测试。然而，在一些情况下，半导体存储器设备包含嵌入式存储器组件，嵌入式存储器组件硬连线到芯片上且无法在外部进行测试。此类嵌入式存储器只能使用内部过程进行测试。因此，在本领域中需要鲁棒的内置自测试过程来测试嵌入式存储器组件。
4.公开部分的该背景技术中所公开的信息仅用于增强对本公开的一般背景的理解，并且不应被视为对该信息形成本领域技术人员已经获知的现有技术的承认或任何形式的建议。


技术实现要素：

5.本文中公开了一种验证存储器设备的方法，该方法包括基于存储在第一存储器设备的经验证的预定部分中的一个或多个第一微码指令来验证第二存储器设备，以检测第二存储器设备的运行状态。此外，该方法包括在验证第二存储器设备之后接收一个或多个第二微码指令。最后，基于存储在第二存储器设备中的一个或多个第二微码指令来验证第一存储器设备以检测第一存储器设备的运行状态。
6.本公开的实施例提出了一种用于验证存储器设备的测试系统，该测试系统包括处理器和通信地耦合到该处理器的存储器。存储器存储处理器指令，处理器指令在被执行时，使处理器执行以下操作：基于存储在第一存储器设备的经验证的预定部分中的一个或多个第一微码指令来验证第二存储器设备以检测第二存储器设备的运行状态。此外，指令使处理器执行以下操作：在验证第二存储器设备之后，接收一个或多个第二微码指令。最后，指令使处理器执行以下操作：基于存储在第二存储器设备中的一个或多个第二微码指令来验证第一存储器设备以检测第一存储器设备的运行状态。
7.本公开的实施例提供了一种验证电子设备的存储器的方法，该电子设备包括第一存储器设备和第二存储器设备。该方法可以包括使用一个或多个预定微码指令来验证第一存储器设备的预定部分；以及至少部分地基于验证第一存储器设备的预定部分，将一个或多个第一微码指令存储在第一存储器设备的预定部分中；使用一个或多个第一微码指令来验证第二存储器设备；至少部分地基于验证第二存储器设备，将一个或多个第二微码指令存储在第二存储器设备中；以及使用一个或多个第二微码指令来验证所述第一存储器设
备。
8.前述发明内容仅是说明性的，而非意在以任何方式进行限制。除了上述的说明性方面、实施例和特征之外，通过参照附图和以下具体实施方式，其他方面、实施例和特征可以变得清楚明白。
附图说明
9.在所附权利要求中阐述了本公开的新颖特征和特性。然而，当结合附图进行阅读时，通过参照对说明性实施例的以下详细描述，可以最好地理解本公开本身及其优选的使用模式、进一步的目的和优点。并入本公开并构成本公开的一部分的附图示出了示例性实施例，并且与说明书一起用于解释所公开的原理。在附图中，附图标记中最左侧的数字标识首次出现该附图标记的附图。现在参照附图，仅通过示例的方式来描述一个或多个实施例，其中相似的附图标记表示相似的元素，并且在附图中：
10.图1示出了根据本公开的一些实施例的用于验证存储器设备的示例性环境；
11.图2示出了根据本公开的一些实施例的说明用于验证存储器设备的方法步骤的流程图；
12.图3a示出了根据本公开的一些实施例的验证第一存储器设备的一部分的示例性示图；
13.图3b示出了根据本公开的一些实施例的用于验证第一存储器设备的一部分的硬连线的mbist的示例性示图；
14.图3c示出了根据本公开的一些实施例的验证第二存储器设备的示例性示图；以及
15.图3d示出了根据本公开的一些实施例的验证第一存储器设备的示例性示图。
16.本领域技术人员应认识到，本文中的任何框图表示具体实现本主题的原理的说明性系统的概念图。类似地，可以认识到，任何流程图、流图、状态转换图、伪码等表示可以在计算机可读介质中实质表示并由计算机或处理器执行的各种过程，而不管是否明确地示出了这种计算机或处理器。
具体实施方式
17.本公开的实施例提出了一种验证存储器设备的方法。在将数据存储在基于半导体的存储器设备中之前，会定期地测试或验证存储器设备。可以通过诸如一台自动测试设备(ate)等的外部测试器来执行对存储器设备的测试。还可以在存储器设备内部进行测试。
18.复杂的片上系统(soc)结构(例如，asic芯片)可以具有大容量存储器。嵌入式存储器可以包括静态随机存取存储器(sram)、动态随机存取存储器(dram)、高速缓存、寄存器文件和闪存。soc芯片的嵌入式存储器可以位于芯片内部。因此，可能无法从设备的外部对嵌入式存储器进行存取以用于测试。结果是，可以在soc中使用存储器内置自测试(mbist)系统来测试soc上的嵌入式存储器阵列。
19.mbist系统可以包括用于基于存储在sram中的微码来生成测试模式的sram组件。本公开的实施例可以用于测试或验证与部署在soc中的mbist系统相关联的sram。示例性方法包括基于存储在第一存储器设备的经验证的预定部分中的一个或多个第一微码指令来验证第二存储器设备以检测第二存储器设备的运行状态。另外，该方法可以包括在验证第
二存储器设备之后接收一个或多个第二微码指令。最后，可以基于存储在第二存储器设备中的一个或多个第二微码指令来验证第一存储器设备以检测第一存储器设备的运行状态。
20.在本文档中，词语“示例性”在本文中是指“用作示例、实例或说明”。在本文中被描述为“示例性”的本主题的任何实施例或实现方式不必被解释为比其他实施例优选或有利。
21.尽管可以对本公开进行各种修改并且实现本公开的各种替代形式，但是其具体实施例已在附图中通过示例的方式进行示出并可以在下面详细地进行描述。然而，应理解的是，附图并非旨在将本公开限制为所公开的特定形式，而是相反地，本公开将涵盖落入本公开的范围内的所有修改、等同物和替代形式。
22.术语“包含”、“包括”、“包含有”、“包括有”或其任何其他变体旨在涵盖非排他性包括，使得包括组件或步骤列表的设置、设备或方法不仅包括这些组件或步骤，而且还可以包括未明确列出的其他组件或步骤或此类设置或设备或方法固有的其他组件或步骤。换言之，在没有更多限制的情况下，系统或装置中以“包含
……”
或“包括
……”
开头的一个或多个元素并不排除该系统或装置中存在其他元素或附加元素。
23.在本公开的实施例的以下详细描述中，参照形成其一部分的附图，其中在附图中通过示图的方式示出了可以实践本公开的具体实施例。充分详细地描述这些实施例，以使本领域技术人员能够实践本公开，并且应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例且可以进行改变。因此，以下描述不应当被视为限制性的。
24.图1示出了根据本公开的一些实施例的用于验证存储器设备的示例性环境。
25.本公开提出了一种验证或测试存储器设备(101)的方法。存储器设备(101)可以是基于半导体的。在示例性实施例中，一个或多个存储器设备被嵌入在片上系统(soc)中。soc是一种集成电路，其集成了计算机系统或其他电子系统的一个或多个组件。一个或多个组件包括中央处理单元(cpu)、存储器、输入/输出端口和辅助存储设备。此外，soc可以包括数字模拟混合信号处理功能和射频信号处理功能中的至少一种。soc中的存储器设备(101)检测制造缺陷并在制造之后对大型存储块进行鲁棒测试。使用存储器内置自测试系统来验证soc中的一个或多个存储器设备。在以下项中的至少一项期间对soc中的一个或多个存储器设备进行验证：当在用户应用开始之前soc启动时启动或离线自测试运行、由用户应用触发的在线(即，运行时)自测试、以及在用户应用结束时执行的关机自测试。
26.在示例性实施例中，如图1所示，存储器设备(101)包括第一存储器设备(103)。第一存储器设备(103)可以包括以下项中的至少一项：静态随机存取存储器(sram)、动态随机存取存储器(dram)、一个或多个sram片、一个或多个dram片等。使用测试系统(102)来验证第一存储器设备(103)。如图1所示，测试系统(102)可以包括硬连线的存储器、内置自测试(mbist)(105)和可配置的mbist(106)中的至少一个。硬连线的mbist(105)是存储器测试技术的硬件实现。使用基于微码的mbist和基于处理器的mbist中的至少一种来实现可配置的mbist(106)。基于微码的mbist用于使用控制器或处理器以及用于存储一组预定义的指令的存储器或者用于生成所选测试技术的微码来验证存储器设备(101)。基于处理器的mbist用于验证soc中的一个或多个存储器设备。基于处理器的mbist执行汇编语言以生成用于验证一个或多个存储器设备的测试模式。基于微码的mbist和基于处理器的mbist包括第二存储器设备(104)(例如，sram等)，第二存储器设备(104)用于存储与用于验证第一存储器设备(103)的所选测试技术相关联的汇编语言或微码。
27.在示例性实施例中，存储器设备(101)可以是高带宽存储器(hbm)，但是本公开不限于此。如图1所示，可以将三维堆叠的一个或多个dram片表示为高带宽存储器。此外，hbm可以包括存储器控制器(在图中未示出)和测试系统(102)。
28.在示例性实施例中，测试系统(102)用于使用硬连线的mbist(105)来验证第一存储器设备(103)的预定部分(107)。例如，预定部分(107)可以包括以下项中的一项：第一存储器设备(103)的一个dram片、至少一个dram片的一部分(例如，存储器单元的50％)、用于存储一个或多个第一微码指令的一定数量的存储器单元等。验证预定部分(107)包括检测以下项中的一项：第一存储器设备(103)的预定部分(107)的正确工作、或者第一存储器设备(103)的预定部分(107)中的一个或多个错误。在成功地验证第一存储器设备(103)的预定部分(107)之后，测试系统(102)可以使用ieee 1500总线接口来接收一个或多个第一微码指令。此外，测试系统(102)将一个或多个第一微码指令存储在第一存储器设备(103)的预定部分(107)中。
29.此外，在示例性实施例中，测试系统(102)基于存储在第一存储器设备(103)的经验证的预定部分(107)中的一个或多个第一微码指令来验证第二存储器设备(104)。第二存储器设备(104)可以由测试系统(102)的可配置的mbist(106)使用一个或多个第一微码指令来验证。验证第二存储器设备(104)包括检测第二存储器设备(104)的运行状态。检测运行状态包括检测以下项中的一项：第二存储器设备(104)的正确工作、或者第二存储器设备(104)中的一个或多个错误。在成功地验证第二存储器设备(104)之后，测试系统(102)可以使用ieee 1500总线接口来接收一个或多个第二微码指令。测试系统(102)将一个或多个第二微码指令存储在第二存储器设备(104)中。在另一实施例中，测试系统(102)可以从第一存储器设备(103)获取一个或多个第一微码指令。附加或备选地，测试系统(102)然后将一个或多个第一微码指令存储在第二存储器设备(104)中。一个或多个第一微码指令指示一个或多个第二微码指令。
30.此外，在示例性实施例中，测试系统(102)基于存储在第二存储器设备(104)中的一个或多个第二微码指令来验证第一存储器设备(103)。测试系统(102)的可配置的mbist(106)可以用于使用一个或多个第二微码指令来验证第一存储器设备(103)。验证第一存储器设备(103)包括检测第一存储器设备(103)的运行状态。检测运行状态可以包括检测以下项中的一项：第一存储器设备(103)的正确工作、或者第一存储器设备(103)中的一个或多个错误。
31.在示例性实施例中，一个或多个错误例如可以包括以下项中的至少一项：固定故障、转换故障、耦合故障、逆耦合故障、幂等性耦合故障、状态耦合故障、邻域模式敏感故障、地址解码器故障等。
32.在示例性实施例中，一个或多个第一微码指令和一个或多个第二微码指令可以与一种或多种测试技术相关联。一种或多种测试技术可以包括以下项中的至少一种：棋盘技术、滑动对角线技术、蝶式技术、基于行进的测试技术等。
33.在示例性实施例中，使用1和0的二进制串来指示一个或多个第一微码指令以及一个或多个第二微码指令。例如，“0111010”、“10010011”等。
34.图2示出了根据本公开的一些实施例的说明用于验证存储器设备(101)的方法步骤的流程图。
35.可以描述方法200的顺序不旨在被解释为限制，并且可以以任何顺序组合任意数量的所描述的方法框以实现该方法。附加或备选地，可以在不脱离本文中所描述的主题的范围的情况下从方法中删除各个框。此外，可以以任何合适的硬件、软件、固件或其组合实现该方法。
36.在操作201，测试系统(102)通过基于存储在第一存储器设备(103)的经验证的预定部分(107)中的一个或多个第一微码指令验证第二存储器设备(104)来检测第二存储器设备(104)的运行状态。
37.在示例性实施例中，如图3a所示，测试系统(102)使用硬连线的mbist(105)来验证第一存储器设备(103)的预定部分(107)。如图3b所示，硬连线的mbist(105)执行一个或多个预定义的微码指令以检测以下项中的一项：第一存储器设备(103)的预定部分(107)的正确工作、或者第一存储器设备(103)的预定部分(107)中的一个或多个错误。预定部分(107)包括第一存储器设备(103)的一部分。预定部分(107)的大小可以等于要存储在第一存储器设备(103)中的一个或多个第一微码指令的大小。第一存储器设备(103)包括一个或多个sram片、一个或多个dram片、高带宽存储器、其组合等。
38.在示例性实施例中，硬连线的mbist(105)是所选存储器测试技术的硬件实现。如图3b所示，存储器测试技术可以以有限状态机(fsm)(301)的形式进行存储，有限状态机(fsm)(301)可以是硬连线的。fsm用于使用控制器(302)和模式生成器(303)来生成一个或多个预定义的微码指令。本领域技术人员将认识到存在硬连线的mbist(105)的不同实施方式。
39.在一些示例中，可以将一个或多个预定义的微码指令提供给第一存储器设备(103)的预定部分(107)。第一存储器设备(103)基于一个或多个预定义的微码指令来执行读取操作或写入操作。例如，一个或多个预定义的微码指令可以指示第一存储器设备(103)向预定部分(107)中的存储器单元写入逻辑0并读取存储在该存储器单元中的数据值。如图3b所示，由比较器(304)接收执行预定部分(107)中的一个或多个预定义的微码指令的结果。
40.比较器(304)将一个或多个预定义的微码指令与从第一存储器设备(103)的预定部分(107)接收到的执行的结果进行比较。比较的结果指示检测到第一存储器设备(103)的预定部分(107)的正确工作或预定部分(107)中的一个或多个错误。例如，如果从预定部分(107)读取到的数据值指示逻辑0并且一个或多个预定义的微码指令将数据值指示为逻辑1，则比较器(304)检测到一个或多个错误。备选地，如果从预定部分(107)读取到的数据值指示逻辑0并且一个或多个预定义的微码指令将数据值指示为逻辑0，则比较器(304)检测到第一存储器设备(103)的预定部分中的存储器单元的正确工作。
41.在示例性实施例中，在验证第一存储器设备(103)的预定部分(107)之后，测试系统(102)使用总线接口(108)来接收一个或多个第一微码指令，根据一个示例，总线接口(108)可以是ieee 1500总线接口。如图3c所示，一个或多个第一微码指令存储在第一存储器设备(103)的预定部分(107)中。此外，测试系统(102)使用可配置的mbist(106)来验证第二存储器设备(104)。可配置的mbist(106)从第一存储器设备(103)获取一个或多个第一微码指令。此外，如图3c所示，可配置的mbist(106)将一个或多个微码指令提供给第二存储器设备(104)。
42.第二存储器设备(104)执行一个或多个第一微码指令，并且将执行的结果提供给可配置的mbist(106)。一个或多个第一微码指令可以包括从第一存储器设备(103)中的一个或多个存储器单元读取二进制逻辑值0或1或将二进制逻辑值0或1写入到第一存储器设备(103)中的一个或多个存储器单元。可配置的mbist(106)基于执行的结果来检测第二存储器设备(104)的运行状态。运行状态包括以下项中的一项：第二存储器设备(104)的正确工作、或者第二存储器设备(104)中的一个或多个错误。当执行的结果与一个或多个第一微码指令相匹配时，将运行状态检测为正确工作。当执行的结果与一个或多个第一微码指令不匹配时，将运行状态检测为第二存储器设备(104)中的一个或多个错误。
43.再次参照图2，在操作202，在验证第二存储器设备(104)之后，测试系统(102)的可配置的mbist(106)接收一个或多个第二微码指令。
44.在示例性实施例中，可配置的mbist(106)通过从第一存储器设备(103)获取一个或多个第一微码指令来接收一个或多个第二微码指令。一个或多个第一微码指令指示一个或多个第二微码指令。此外，一个或多个第二微码指令存储在第二存储器设备(104)中。在另一示例性实施例中，可配置的mbist(106)使用总线接口(108)来接收一个或多个第二微码指令。此外，如图3d所示，一个或多个第二微码指令存储在第二存储器设备(104)中。
45.返回参照图2，在操作203，测试系统(102)基于存储在第二存储器设备(104)中的一个或多个第二微码指令来验证第一存储器设备(103)以检测第一存储器设备(103)的运行状态。
46.在示例性实施例中，测试系统(102)的可配置的mbist(106)通过从第二存储器设备(104)获取一个或多个第二微码指令来验证第一存储器设备(103)。此外，如图3d所示，可配置的mbist(106)将一个或多个第二微码指令提供给第一存储器设备(103)。第一存储器设备(103)执行一个或多个第二微码指令，并且将执行的结果提供给可配置的mbist(106)。可配置的mbist(106)检测包括以下项中的一项的运行状态：第一存储器设备(103)的正确工作、或者第一存储器设备(103)中的一个或多个错误。当执行的结果与一个或多个第二微码指令相匹配时，可以将运行状态检测为正确工作。当执行的结果与一个或多个第二微码指令不匹配时，可以将运行状态检测为第一存储器设备(103)中的一个或多个错误。
47.验证存储器设备(101)的方法包括使用可配置的mbist(106)来测试和验证第一存储器设备(103)。可配置的mbist(106)可以用于测试和验证与可配置的mbist(106)相关联的第二存储器设备(104)。验证存储器设备(101)的方法消除了对用于测试第二存储器设备(104)的附加硬件的需要。通过基于一个或多个第一微码指令和一个或多个第二微码指令生成随机模式，使用一种或多种测试技术来测试和验证第一存储器设备(103)和第二存储器设备(104)。此外，可配置的mbist(106)可以用于生成复杂模式以检测存储器设备(101)中的一个或多个错误。
48.因此，本公开的实施例提供了一种验证电子设备的存储器(例如，存储器设备(101))的方法，该存储器(例如，存储器设备(101))包括第一存储器设备(103)和第二存储器设备(104)。该方法可以包括使用一个或多个预定微码指令来验证第一存储器设备(103)的预定部分(107)；至少部分地基于验证第一存储器设备(103)的预定部分(107)，将一个或多个第一微码指令存储在第一存储器设备(103)的预定部分(107)中；使用一个或多个第一微码指令来验证第二存储器设备(104)；至少部分地基于验证第二存储器设备(104)，将一
个或多个第二微码指令存储在第二存储器设备(104)中；以及使用一个或多个第二微码指令来验证第一存储器设备(103)。
49.除非另外明确规定，否则术语“一实施例”、“示例性实施例”、“实施例”、“多个实施例”、“所述实施例”、“所述多个实施例”、“一个或多个实施例”、“一些实施例”和“一个实施例”表示“本公开的一个或多个(但不是全部)实施例”。
50.除非另外明确规定，否则术语“包括”、“包含”、“具有”及其变体表示“包括但不限于”。
51.除非另外明确规定，否则项目的枚举罗列不暗指任何或所有的项目相互排斥。除非另外明确规定，否则术语“一”、“一个”和“所述”表示“一个或多个”。
52.对其中多个组件彼此通信的示例性实施例的描述并不暗指使用或需要所有的此类组件。相反，描述了多种可选组件以说明本公开的多种可能的实施例。
53.当在本文中描述单个设备或物品时，可以显而易见的是，可以使用多于一个设备和/或物品(无论该设备和/或物品是否协作)来代替单个设备和/或物品。类似地，在本文中描述多于一个设备或物品的情况下(无论设备和/或物品是否协作)的情况下，可以显而易见的是，可以使用单个设备/物品来代替该多于一个设备或物品，或者可以使用不同数量的设备/物品来代替所示数量的设备或物品。设备的功能和/或特征可以备选地由未被明确地描述为具有这种功能/特征的一个或多个其他设备具体实现。因此，本公开的其他实施例不需要包括设备本身。
54.图2所示的操作示出了以特定顺序发生的特定事件。在备选实施例中，可以以不同的顺序执行、修改或去除特定的操作。此外，可以向上述逻辑增加步骤并且所述步骤仍然符合所述实施例。此外，本文中所描述的操作可以顺序地发生，或者可以并行地处理特定的操作。此外，可以由单个处理单元或由分布式处理单元执行操作。
55.最后，本说明书中所使用的语言主要是出于可读性和指导性的目的而选择的，并且所使用的语言并非选择来界定或限定本发明的主题。因此，意图是本公开的范围可以不受该具体实施方式的限制，而是应由基于本技术而发布的任何权利要求限制。因此，本公开的实施例的公开内容旨在说明而非限制在所附权利要求中阐述的本公开的范围。
56.虽然本文中已公开了各个方面和实施例，但是其他方面和实施例对于本领域技术人员而言可以是显而易见的。本文中所公开的各个方面和实施例是出于说明的目的，而不是旨在进行限制，真实的范围由所附权利要求指示。
57.附图标记：
58.附图编号描述101存储器设备102测试系统103第一存储器设备104第二存储器设备105硬连线的mbist106可配置的mbist107预定部分301硬连线的有限状态机
302控制器303模式生成器304比较器。