半导体结构及其制备方法与流程

1.本发明涉及半导体制造领域，尤其涉及一种半导体结构及其制备方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，其存储阵列区由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与位线结构相连、漏极或源极其中之一与位线结构相连、漏极或源极其中之一与电容器相连，位线结构上的电压信号能够控制晶体管的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。
3.随着制程的微缩，动态随机存取存储器中各个导线连接位置的接触电阻显得越发重要。其中，阵列区的电容器与dram的晶体管的导电连接位置的接触电阻及外围电路区的mos管源漏区导线连接位置的接触电阻尤为重要。目前，在制作导线结构时，在沉积金属导线之前先沉积一层过渡层，以减小接触电阻，增加层与层之间的连接性能。
4.由于阵列区及外围电路区的过渡层是在同一步骤中形成，则阵列区及外围电路区的过渡层的厚度相同。对于阵列区而言，过渡层越厚，其导通电流越大，导线性能越好，而对于外围电路区而言，过渡层太厚，则会引起过高的导通电流，就可能会引起击穿效应，导致漏电增大。
5.因此，如何在阵列区及外围电路区形成不同厚度的过渡层，成为目前亟需解决的问题。


技术实现要素：

6.本发明所要解决的技术问题是，提供一种半导体结构及其制备方法，其能够在阵列区及外围电路区形成不同厚度的过渡层，从而能够提高阵列区导线的导电性能，且能够避免外围电路区由于过渡层过厚而漏电。
7.为了解决上述问题，本发明提供了一种半导体结构的制备方法，其包括如下步骤：提供半导体衬底，所述半导体衬底包括阵列区及外围电路区，在所述阵列区，所述半导体衬底上具有多个电容接触孔，所述电容接触孔底部沉积有第一导电层，在所述外围电路区，所述半导体衬底上具有器件层；对所述第一导电层进行处理，以增大所述第一导电层的粗糙度；在所述外围电路区形成导线接触孔，所述导线接触孔暴露所述半导体衬底；形成过渡层，所述过渡层至少覆盖所述第一导电层表面及所述导线接触孔暴露的所述半导体衬底表面；形成第二导电层，所述第二导电层覆盖所述过渡层，且填充所述电容接触孔及所述导线接触孔。
8.进一步，在所述半导体衬底上形成多个分立设置的位线结构，所述电容接触孔设置在所述位线结构之间，对所述第一导电层进行处理的步骤之前，对所述阵列区的位线结构及所述外围电路区的器件层进行减薄处理。
9.进一步，所述位线结构包括位线接触岛及位线，所述位线接触岛与所述半导体衬底接触，所述位线设置在所述位线接触岛上，所述位线包括导电层及设置在所述导电层上的介质层，在减薄处理步骤中，所述介质层被减薄。
10.进一步，对所述第一导电层进行处理的步骤进一步包括：对所述第一导电层进行离子注入，以破坏第一导电层表面平整度，增大所述第一导电层的粗糙度。
11.进一步，所述第一导电层为多晶硅层，对所述第一导电层进行离子注入的步骤为，对所述第一导电层进行锗离子、碳离子或者砷离子注入。
12.进一步，对所述第一导电层进行离子注入的步骤中，在所述外围电路区的器件层表面也形成沉积层。
13.进一步，对所述第一导电层进行处理的步骤之后，进一步包括如下步骤：形成隔离层，所述隔离层覆盖所述阵列区及所述外围电路区的表面；在所述外围电路区形成导线接触孔的步骤之后，去除所述隔离层。
14.进一步，形成过渡层的步骤进一步包括：沉积钴层，在所述电容接触孔底部及所述导线接触孔底部，钴分别与所述第一导电层及所述半导体衬底反应，形成所述过渡层；进行快速热处理。
15.进一步，位于所述阵列区的过渡层的厚度大于位于所述外围电路区的过渡层的厚度。
16.进一步，所述第二导电层包括黏附层及金属导电层，形成第二导电层的步骤进一步包括如下步骤：在过渡层表面形成黏附层；
17.在所述黏附层表面形成金属导电层，且所述金属导电层填充所述电容接触孔及所述导线接触孔。
18.本发明还提供一种半导体结构，其包括：半导体衬底，包括阵列区及外围电路区，在所述阵列区，所述半导体衬底上具有多个电容接触孔，所述电容接触孔暴露出所述半导体衬底，在所述外围电路区，所述半导体衬底上具有多个导线接触孔，所述导线接触孔暴露出所述半导体衬底；多个电容导电结构，设置在所述电容接触孔内，所述电容导电结构包括填充部分所述电容接触孔的第一导电层、至少覆盖所述第一导电层的过渡层及覆盖所述过渡层且填充所述电容接触孔的第二导电层，所述第一导电层与所述半导体衬底接触；多个导线结构，设置在所述导电接触孔内，所述导线结构包括覆盖所述半导体衬底表面的过渡层、覆盖所述过渡层且填充所述导线接触孔的第二导电层，所述过渡层与所述半导体衬底接触；其中，所述电容导电结构的过渡层的厚度大于所述导线结构的过渡层的厚度。
19.进一步，在所述外围电路区，所述半导体衬底上具有结构层，所述导线接触孔贯穿所述结构层。
20.进一步，所述电容导电结构还包括一离子注入层，所述离子注入层位于所述第一导电层内，在所述外围电路区，所述结构层还包括器件层及位于所述器件层上的沉积层，所述沉积层与所述离子注入层为同种材料层。
21.进一步，在阵列区，在所述半导体衬底上具有多个分立设置的位线结构，所述电容接触孔设置在所述位线结构之间。
22.进一步，所述位线结构包括位线接触岛及位线，所述位线接触岛与所述半导体衬底接触，所述位线设置在所述位线接触岛上，所述位线包括导电层及设置在所述导电层上
的介质层。
23.进一步，所述第二导电层包括黏附层及金属导电层，所述黏附层至少覆盖所述过渡层表面，所述金属导电层覆盖所述黏附层，且分别填充所述电容接触孔及所述导线接触孔。
24.本发明的优点在于，在阵列区，对第一导电层表面进行粗糙化处理，使得在同一步骤中，在阵列区及在外围电路区形成的过渡层的厚度不同，满足了阵列区及外围电路区对过渡层厚度的要求，能够提高阵列区导线的导电性能，且能够避免外围电路区由于过渡层过厚而漏电，大大提高了半导体结构的性能，且制备工艺简单，不会额外增加繁琐的工艺步骤。
附图说明
25.图1是本发明半导体结构的制备方法的一实施例的步骤示意图；
26.图2～图9是本发明半导体结构的制备方法的一实施例的工艺流程图。
具体实施方式
27.下面结合附图对本发明提供的半导体结构及其制备方法的具体实施方式做详细说明。
28.图1是本发明半导体结构的制备方法的一实施例的步骤示意图。请参阅图1，所述半导体结构的制备方法包括如下步骤：步骤s10，提供半导体衬底，所述半导体衬底包括阵列区及外围电路区，在所述阵列区，所述半导体衬底上具有多个电容接触孔，所述电容接触孔底部沉积有第一导电层，在所述外围电路区，所述半导体衬底上具有器件层；步骤s11，对所述第一导电层进行处理，以增大所述第一导电层的粗糙度；步骤s12，在所述外围电路区形成导线接触孔，所述导线接触孔暴露所述半导体衬底；步骤s13，形成过渡层，所述过渡层至少覆盖所述第一导电层表面及所述导线接触孔暴露的所述半导体衬底表面；步骤s14，形成第二导电层，所述第二导电层覆盖所述过渡层，且填充所述电容接触孔及所述导线接触孔。
29.图2～图9是本发明半导体结构的制备方法的一实施例的工艺流程图。
30.请参阅步骤s10及图2，提供半导体衬底200，所述半导体衬底200包括阵列区a及外围电路区b，在所述阵列区a，所述半导体衬底200上具有多个电容接触孔210，所述电容接触孔210底部沉积有第一导电层220，在所述外围电路区b，所述半导体衬底200上具有器件层230。
31.所述半导体衬底200包括但不限于硅衬底或者锗衬底。
32.在所述阵列区a，所述半导体衬底200内设置有浅沟槽隔离结构201及被所述浅沟槽隔离结构201分隔的有源区202。所述电容接触孔210暴露出部分所述有源区202。所述第一导电层220沉积在所述电容接触孔210的底部，并能够与所述有源区202电连接。在本实施例中，所述第一导电层220为多晶硅层。
33.进一步，在所述半导体衬底200上形成多个分立设置的位线结构203，相邻的位线结构203之间具有间隔，所述电容接触孔210设置在相邻的所述位线结构203之间间隔的区域。所述位线结构203沿一设定方向延伸，例如，在该实施例中，所述位线结构203沿垂直纸
面的方向延伸。
34.所述位线结构203包括位线接触岛203a及设置在所述位线接触岛203a上的位线。所述位线接触岛203a间隔分布在所述半导体衬底200上，例如，在本实施例中，在所述位线203的延伸方向上，所述位线接触岛203a依次排布。所述位线接触岛203a与半导体衬底200中的有源区202接触，进而将位线与有源区202电连接。具体地说，在如图2所示的截面示意图中，存在位线接触岛203a的区域，位线通过所述位线接触岛203a与有源区202电连接，在不存在位线接触岛203a的区域，位线与有源区之间具有绝缘层，即位线不与有源区202电连接。所述位线接触岛203a可由多晶硅等材料形成。所述位线可由多层导电层2031构成，例如，在一实施例中，所述位线由多晶硅层、tin层及金属钨层等导电层构成。在所述导电层2031上设置有介质层2032，以保护所述导电层，所述介质层2032包括但不限于氮化硅层。
35.进一步，所述位线结构203还包括设置在所述导电层2031及所述介质层2032侧壁的保护层2033，所述保护层2033可为氮化硅层。
36.在所述外围电路区b，所述半导体衬底200包括浅沟槽隔离结构201、被所述浅沟槽隔离结构201分隔的有源区202、设置在所述半导体衬底200上的所述器件层230。所述器件层230包括设置在半导体衬底表面的导电结构层231及绝缘层232。所述导电结构层231内设置有导电结构，且所述导电结构与所述有源区202对应。所述导电结构可作为晶体管的栅极。所述绝缘层232覆盖所述导电结构层231，以保护所述导电结构层231。
37.进一步，为了便于后续工艺的进行，例如，为了便于后续第二导电层(绘示于图9中)的填充，在步骤s10之后，还包括减薄步骤。具体地说，请参阅图3，对所述阵列区a的位线结构203及所述外围电路区b的器件层230进行减薄处理。在该步骤中，在阵列区a，所述介质层2032及其侧壁的保护层2033被减薄，所述位线的导电层2031未暴露；在所述外围电路区b，所述器件层230的绝缘层232被减薄，所述器件层230的导电结构层231中的导电结构未被暴露。进一步，可采用刻蚀等方式减薄所述介质层2032、所述保护层2033及所述绝缘层232。
38.请参阅步骤s11及图4，对所述第一导电层220进行处理，以增大所述第一导电层220的粗糙度。在该步骤中，所述第一导电层220表面的粗糙度增加，则其表面的表面积增大，有利于后续形成过渡层250(绘示于图8中)的工艺中，过渡层与第一导电层220的接触面积增大，进而能够增大过渡层的厚度。
39.在本实施例中，对所述第一导电层220进行离子注入，以破坏第一导电层220表面平整度，增大所述第一导电层220的粗糙度，在图4中采用阴影绘示第一导电层220表面被影响的区域220a。在对所述第一导电层220进行离子注入时，离子会轰击第一导电层220的表面，打断第一导电层220的化学键，破坏第一导电层220表面的平整度，使第一导电层220表面粗糙度增加。例如，当所述第一导电层220为多晶硅时，离子注入会打断多晶硅的si-si化学键，破坏多晶硅表面的平整度，使多晶硅表面粗糙度增加，进而增加后续过渡层与多晶硅反应面积，增大过渡层的厚度。
40.其中，可采用原子半径较大的离子进行离子注入，例如锗离子、碳离子或者砷离子，以进一步打断第一导电层220的化学键，进一步增加第一导电层220的粗糙度。
41.如图4所示，在进行离子注入后，在阵列区a，在所述第一导电层220中形成了一层离子注入层400。而在外围电路区b，由于所述器件层230的阻挡作用，具体地说，由于绝缘层232的阻挡，离子并未注入所述器件层230，而是沉积在器件层230表面，形成沉积层410。离
子注入的深度可根据实际情况确定，离子注入后形成的所述离子注入层400的位置不影响后续过渡层250的形成即可。
42.进一步，为了避免在后续工艺中第一导电层被氧化，在步骤s11后，还包括一形成隔离层的步骤。具体地说，请参阅图5，形成隔离层500，所述隔离层500覆盖所述阵列区a及所述外围电路区b的表面。在该实施例中，所述隔离层500为氮化硅层，在阵列区a，其覆盖所述位线结构203的表面、所述第一导电层220的表面，在外围电路区b，所述隔离层500覆盖所述沉积层410的表面。
43.请参阅步骤s12及图6，在所述外围电路区b，形成导线接触孔240，所述导线接触孔240暴露所述半导体衬底200。具体地说，在本实施例中，采用光刻及刻蚀工艺形成所述导线接触孔240。所述导线接触孔240贯穿所述沉积层410及所述器件层230，并暴露出所述半导体衬底200的有源区202。其中，所述导线接触孔240设置在所述导电结构层231的导电结构的两侧。
44.可以理解的是，在形成所述导线接触孔240时，所述阵列区a被掩膜遮挡，以避免被刻蚀。
45.进一步，在步骤s12，形成导线接触孔后，还包括如下步骤：请参阅图7，去除所述隔离层500，以暴露出所述第一导电层220。在该步骤中，可采用刻蚀的方法去除所述隔离层500。
46.请参阅步骤s13及图8，形成过渡层250，所述过渡层250至少覆盖所述第一导电层220表面及所述导线接触孔240暴露的所述半导体衬底200表面。
47.在本实施例中，形成所述过渡层250的方法是，在阵列区a及外围电路区b沉积钴，在所述电容接触孔210底部及所述导线接触孔240底部，钴分别与所述半导体衬底200及所述第一导电层220反应，形成过渡层250，在其它区域，例如，所述电容接触孔210侧壁及所述导线接触孔240的侧壁，钴沉积形成钴层。在沉积钴后，采用酸洗等方法清洗去除所述电容接触孔210侧壁及所述导线接触孔240侧壁的钴层，保留所述过渡层250。具体地说，当所述半导体衬底为硅衬底，所述第一导电层220为多晶硅层时，在所述电容接触孔210底部及所述导线接触孔240底部，钴与硅反应，形成硅化钴(cosix)层，所述硅化钴层为所述过渡层，在其他区域，钴沉积形成钴层。沉积钴后，清洗去除所述钴层。在图8中为了清楚显示过渡层250的结构，适当夸大了过渡层250的尺寸。
48.进一步，在形成过渡层250后，接着在惰性气体的环境下进行一快速热处理(rapid thermal process，rtp)，例如在制作工艺温度介于700℃～850℃的温度环境。如此，电容接触孔210及导线接触孔240尚未反应的钴以及未完全反应的cosi相硅化物会完全反应形成一完整的硅化钴层，进一步降低其阻值。
49.在步骤s13中，第一导电层220进行过粗糙化处理，而导线接触孔240暴露的半导体衬底200并未进行过粗糙化处理，其表面为平整的表面，则第一导电层220表面的粗糙度大于导线接触孔240暴露的半导体衬底200的粗糙度，使得在沉积钴时，钴与第一导电层220的接触面积大于钴与导线接触孔240暴露的半导体衬底200的接触面积，在电容接触孔210中形成的过渡层250的厚度远大于在导线接触孔240中形成的过渡层250的厚度。对于阵列区a而言，过渡层250厚度足够厚，其导通电流大，导线性能好，而对于外围电路区b而言，过渡层250不会太厚，进而不会引起过高的导通电流，避免击穿效应，避免增大漏电。
50.请参阅步骤s14及图9，形成第二导电层260，所述第二导电层260覆盖所述过渡层250，且填充所述电容接触孔210及所述导线接触孔240。
51.在本实施例中，所述第二导电层260包括黏附层261及金属导电层262。形成第二导电层260的步骤进一步包括如下步骤：在过渡层250表面、电容接触孔210侧壁及导线接触孔240侧壁形成黏附层261，所述黏附层261包括但不限于tin层；在所述黏附层261表面形成金属导电层262，且所述金属导电层262填充所述电容接触孔210及所述导线接触孔240，所述金属导电层262可为金属钨层。
52.在所述阵列区a，所述第一导电层220、所述过渡层250及所述第二导电层260形成电容导电结构，所述过渡层250能够减小第一导电层220与第二导电层260之间的接触电阻。
53.在所述外围电路区b，所述过渡层250与所述第二导电层260形成导线结构，所述过渡层250分别连接所述半导体衬底200与第二导电层260，其能够降低所述半导体衬底200与第二导电层260之间的接触电阻，增加层与层之间的连接性能。在所述外围电路区，所述导线结构与半导体衬底200中晶体管的源漏区接触，用于将源漏区引出，所述器件层230的导电结构层231中的导电结构作为晶体管的栅极，用于控制晶体管的导通。所述晶体管主要用作控制电路。
54.本发明半导体结构的制备方法能够在同一步骤中在阵列区a能够形成厚度较厚的过渡层，而在外围电路区b能够形成厚度较薄的过渡层，满足了阵列区a及外围电路区b对过渡层厚度的要求，大大提高了半导体结构的性能。
55.本发明还提供一种采用上述制备方法制备的半导体结构。请参阅图9，所述半导体结构包括半导体衬底200、多个电容导电结构及多个导线结构。
56.所述半导体衬底200包括阵列区a及外围电路区b。在所述阵列区a，所述半导体衬底200上具有多个电容接触孔210，所述电容接触孔210暴露出所述半导体衬底200，在所述外围电路区b，所述半导体衬底200上具有多个导线接触孔240，所述导线接触孔240暴露出所述半导体衬底200。多个电容导电结构设置在所述电容接触孔210内。所述电容导电结构包括填充部分所述电容接触孔210的第一导电层220、至少覆盖所述第一导电层220的过渡层250及覆盖所述过渡层250且填充所述电容接触孔220的第二导电层260，所述第一导电层220与所述半导体衬底200接触，所述过渡层250形成在所述第一导电层220上。所述过渡层250能够降低所述第一导电层220与所述第二导电层260的接触电阻，提高电容导电结构的性能。
57.进一步，在阵列区a，在所述半导体衬底200上具有多个分立设置的位线结构203，所述电容接触孔210设置在所述位线结构203之间，则所述电容导电结构也位于所述位线结构203之间。所述位线结构203包括位线接触岛203a及位线，所述位线接触岛203a与所述半导体衬底200接触，所述位线设置在所述位线接触岛203a上。进一步，所述位线包括导电层2031及设置在所述导电层2031上的介质层2032。
58.进一步，所述电容导电结构还包括一离子注入层400，所述离子注入层400位于所述第一导电层220内。
59.多个导线结构设置在所述导电接触孔240内，所述导线结构包括覆盖所述半导体衬底200表面的过渡层250、覆盖所述过渡层250且填充所述导线接触孔240的第二导电层260，所述过渡层250与所述半导体衬底200接触。进一步，在所述外围电路区b，所述半导体
衬底200上具有结构层，所述导线接触孔240贯穿所述结构层。所述结构层包括器件层230及位于所述器件层230上的沉积层410。所述沉积层410与所述离子注入层400为同种材料层，例如，均为锗材料层、碳材料层或砷材料层。
60.进一步，所述第二导电层260包括黏附层261及金属导电层262，所述黏附层261至少覆盖所述过渡层250表面，所述金属导电层262覆盖所述黏附层261，且分别填充所述电容接触孔210及所述导线接触孔240。
61.所述电容导电结构的过渡层250的厚度大于所述导线结构的过渡层250的厚度，满足了阵列区a及外围电路区b对过渡层厚度的要求，大大提高了半导体结构的性能。
62.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。