1.本技术涉及电子
技术领域：
：，特别涉及一种电路板组件及电子设备。
背景技术：
：：2.随着手机技术的日趋发展，用户希望手机的电路板中能够集成更多的电子元器件，从而实现手机的更多样化功能。然而，传统手机的电路板的面积是有限的，很难设置较多的电子元器件，手机很难实现更多样化功能。因此，设计一种排布有较多电子元器件的电路板组件日趋紧迫。技术实现要素：3.本技术技术方案提供一种排布有较多电子元器件的电路板组件及电子设备。4.第一方面，提供了一种电路板组件。电路板组件包括电路板、架高板、第一电子元器件以及芯片。所述架高板设置于所述电路板。所述第一电子元器件固定于所述电路板。所述第一电子元器件与所述架高板位于所述电路板的同一侧。所述芯片包括多个焊球。所述多个焊球固定于所述架高板远离所述电路板的一侧。所述芯片通过所述架高板电连接所述电路板。所述芯片在第一表面的正投影为第一投影。所述第一电子元器件在所述第一表面的正投影为第二投影。所述第二投影位于所述第一投影之内。所述第一表面为所述电路板朝向所述架高板的表面。此时，在所述电路板组件的厚度方向上，所述芯片覆盖所述第一电子元器件，也即所述第一电子元器件位于所述芯片与所述电路板之间。5.在本技术中，芯片以通用存储器为例进行描述。可以理解的是，通用存储器包括主体及多个焊球。多个焊球设置于主体的一表面。其中，主体的内部一般采用多层设置，此时，通主体的多条时钟线能够共用一条地址线。主体的地址线的数量较少。与地址线电连接的焊球的数量能够相应地减少。此时，多个焊球将未能够排满主体的表面。通过将焊球集中排布于主体的部分区域，在主体的表面上腾出未排布焊球的区域。在本实现方式中，焊球集中排布于主体的中部。6.可以理解的是，通过在通用存储器的中部与电路板之间设置架高板，从而在通用存储器与电路板之间的区域内开辟出能够排布器件的空间，也即通用存储器中被腾出的区域与电路板、架高板所围的区域。这样，若将设置于电路板上其他位置的第一电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，提高电路板组件的空间利用率，另一方面电路板上的其他位置也能够腾出设置第一电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第一电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，另一方面电子设备能够实现多样化的功能。7.另外，当第一电子元器件位于电路板与通用存储器之间时，第一电子元器件与通用存储器在电路板上的排布更加的紧凑。电路板上的面积不容易被浪费。8.另外，架高板既可以起到支撑通用存储器的作用，又可以起到将通用存储器电连接至电路板的作用。因此，本实施方式的架高板具有“一物多用”的功能。9.在本实施方式中，第一电子元器件可以包括电源分配网络的部分电子元器件。10.例如，第一电子元器件可以包括电源芯片。电源芯片电连接于通用存储器。电源芯片可以用于给通用存储器提供能量。可以理解的是，当电源芯片位于通用存储器与电路板之间时，电源芯片与通用存储器之间的连接距离较小，此时，能量在传输过程中损耗较小。11.再例如，第一电子元器件也可以包括滤波电容。滤波电容连接于电源芯片与通用存储器之间。可以理解的是，当电源芯片给通用存储器提供能量时，滤波电容能够对电源的信号进行滤波等电性能处理。此外，由于滤波电容位于通用存储器与电路板之间，滤波电容与通用存储器之间的连接距离较短。此时，滤波电容的滤波效果较佳。12.再例如，第一电子元器件也可以包括调压电阻。调压电阻连接于电源芯片与通用存储器之间。当电源芯片给通用存储器提供能量时，调压电阻能够调节流入通用存储器内部的电压。由于调压电阻位于通用存储器与电路板之间，调压电阻与通用存储器之间的连接距离较短。调压电阻的调压效果较佳，也即流入通用存储器内部的电压更佳准确。13.在其他可选的方式中，第一电子元器件也可以包括稳压器、电感等电子元器件。14.在其他可选的方式中，当第一电子元器件包括电源分配网络的部分电子元器件时，第一电子元器件也可以对电路板组件的其他芯片的电源和信号进行滤波等电性能处理。15.在其他可选的方式中，第一电子元器件也可以包括其他具有新功能的芯片，例如指南针芯片、近距离无线通信技术(nearfieldcommunication,nfc)芯片、快充芯片或者wifi芯片等。16.根据第一方面的一种可能的实现方式中，所述架高板的周侧面在所述第一表面的正投影为第三投影。所述第三投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件环绕所述架高板的周侧面设置。此时，所述第一电子元器件位于所述架高板的周边。多个第一电子元器件可以围成环状、“l”型、“匚”型、“г”型或者п型等。17.可以理解的是，当多个所述第一电子元器件环绕所述架高板的周侧面设置时，通用存储器与电路板之间能够排布器件的空间较大。此时，排布于该空间内的第一电子元器件的数量较多。这样，电路板组件的空间利用率较高，且电子设备更容易多样化的功能。18.根据第一方面的一种可能的实现方式中，所述架高板包括朝向相反的第一侧面与第二侧面，以及朝向相反的第三侧面与第四侧面。所述第三侧面与所述第四侧面连接在所述第一侧面与所述第二侧面之间。所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度。所述第一侧面与所述第二侧面在所述第一表面的正投影为第四投影。部分所述第四投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件靠近所述第一侧面设置。或者，多个所述第一电子元器件靠近所述第二侧面设置。或者，部分所述第一电子元器件靠近所述第一侧面设置且部分所述第一电子元器件靠近所述第二侧面设置。19.可以理解的是，当所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度时，可将架高板靠近第三侧面的端部，以及架高板靠近所述第四侧面的端部连接于电路板。此时，架高板与电路板连接面积较大，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。20.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。21.根据第一方面，或以上第一方面的任意一种实现方式，架高板的高度在0.1毫米至5毫米的范围内，也即架高板的顶面与架高板的底面之间的距离在0.1毫米至5毫米。例如，架高板的高度可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。此时，第一电子元器件可以采用高度在0.1毫米至5毫米的电子元器件。22.可以理解的是，在该尺寸下，一方面，电路板组件的厚度不会因架高板的高度太高而显著地增大，此时，当电路板组件应用于电子设备时，电子设备的厚度也不会较大程度增大。另一方面，电路板与通用存储器之间的距离较大。此时，电路板与通用存储器之间能够排布一些高度较高的器件。23.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端，所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。所述架高板的顶面为所述架高板朝向所述芯片的表面。所述架高板的底面为所述架高板朝向所述电路板的表面。24.可以理解的是，通过将每个所述第一导电件的第一端均连接于所述焊球，第二端连接于所述电路板，从而使得通用存储器能够通过架高板电连接于电路板。25.根据第一方面，或以上第一方面的任意一种实现方式，电路板还可以包括多个接地件。所述多个接地件与所述第一投影相对设置。此时，在电路板组件的厚度方向上，通用存储器覆盖接地件。多个接地件均接地。这样，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。26.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。所述多个第二导电件位于所述多个第一导电件与所述架高板的周侧面之间。每个所述第二导电件靠近所述电路板的端部均连接于所述电路板，每个所述第二导电件靠近所述电路板的端部均通过所述电路板接地。每个所述第二导电件靠近所述通用存储器的端部均连接有第一焊盘。所述第一焊盘相对所述架高板朝向所述通用存储器的表面伸出。27.可以理解的是，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至电路板，并经电路板传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。28.另外，由于多个第二导电件大致形成一个环状，使得当第一电子元器件产生的静电从不同方向靠近焊球时，大部分静电能够被第一焊盘捕获，并经第二导电件传输至大地，从而有效地避免通用存储器被损坏。29.另外，通过第二导电件连接于电路板，从而使得架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。30.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。31.一种实现方式中，每个所述第二导电件靠近所述通用存储器的端部连接于接地件，并通过接地件接地。32.根据第一方面，或以上第一方面的任意一种实现方式，所述第二导电件相对所述架高板的周侧面露出。33.可以理解的是，当第一电子元器件或者电路板上的其他电子元器件产生静电，且静电靠近通用存储器时，静电能够较容易被第二导电件捕获，并经第二导电件以及第二焊盘传输至电路板，再经电路板传输至大地。这样，通用存储器不容易被静电损坏。此外，由于第二导电件相对基板的周侧面露出，使得第二导电件相对基板露出的面积较多。这样，第二导电件能够屏蔽来自较多方向的静电，也即第二导电件屏蔽静电的能力较佳。34.另外，第二导电件可以采用钻孔电镀的常规工艺所形成。此时，第二导电件呈弧形结构。可以理解的是，相较于侧壁电镀工艺，通过钻孔电镀工艺可以省去孔壁化学沉铜、电镀铜等步骤，从而降低架高板的加工复杂度以及降低加工成本。35.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件包括第二电子元器件。所述第二电子元器件设置于所述架高板的周侧面。所述第二电子元器件电连接于所述架高板。36.可以理解的是，通过将第二电子元器件设置于架高板的周侧面，从而有效地利用周侧面的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第一电子元器件的面积较少而导致排布的第一电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。37.另外，当第二电子元器件固定于架高板的周侧面时，电路板上的其他位置也能够腾出设置第二电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。或者，当第二电子元器件为具有新功能的电子元器件时，电子设备也能够实现多样化功能。38.根据第一方面，或以上第一方面的任意一种实现方式，电路板组件还包括屏蔽罩。屏蔽罩固定于电路板，且屏蔽罩盖住通用存储器。此时，屏蔽罩也盖住架高板与第一电子元器件。这样，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。39.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件还包括胶层。部分所述胶层设置于所述通用存储器与所述架高板之间。40.可以理解的是，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。41.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有胶槽。所述胶槽的开口位于所述架高板的顶面。部分所述胶层设置于所述胶槽内。42.可以理解的是，当架高板设置有胶槽时，架高板的表面积能够增大。此时，当部分胶层设置于胶槽内时，胶层与架高板之间的连接面积较大，通用存储器与架高板之间的连接牢固度更佳。43.另外，相较于在电路板上开设胶槽，本实施方式通过在架高板开设胶槽，从而有效地利用架高板的面积小的优势，显著地降低开设胶槽的时间，简化开设胶槽的工序，进而显著地降低成本，以及避免了电路板发生损坏。44.根据第一方面，或以上第一方面的任意一种实现方式，所述胶槽的开口自所述架高板的顶面延伸至部分所述架高板的周侧面。45.可以理解的是，在点胶过程中，通用存储器与架高板之间的胶水能够通过周侧面的开口流出。此时，滞留在通用存储器与架高板之间的胶水较少。当通用存储器与架高板之间的胶水固化形成胶层时，胶层在厚度方向上的厚度不会太厚。通用存储器与架高板之间的胶层不容易因受热膨胀而迫使通用存储器的焊球与架高板分开。46.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设有导流孔。所述导流孔自所述胶槽的底壁贯穿至所述架高板底面。部分所述胶层位于所述导流孔。部分所述胶层设置于所述电路板与所述架高板之间。47.可以理解的是，在点胶过程中，通用存储器与架高板之间的胶水能够通过胶槽、导流孔流动至电路板与架高板之间。此时，滞留在通用存储器与架高板之间的胶水较大程度地减少。当通用存储器与架高板之间的胶水固化形成胶层时，胶层在厚度方向上的厚度较薄。这样，通用存储器与架高板之间的胶层不容易因受热膨胀而迫使通用存储器与架高板分开。48.另外，当通用存储器与架高板之间的胶水通过胶槽、导流孔流动至电路板与架高板之间，并固化形成胶层时，胶层将电路板与架高板进一步粘牢。此时，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发生碰撞时，架高板不容易与电路板发生分离或者裂开。49.另外，相较于分别通过在通用存储器与架高板之间点胶，以及在电路板与架高板之间点胶的方案，在本实施方式中，当在架高板设置胶槽与导流孔时，通过在通用存储器与架高板之间点胶，胶水能够同时在通用存储器与架高板之间，电路板与架高板之间形成胶层。换言之，本实施方式在一个位置点胶，可在两个位置同时形成胶层。本实施方式的点胶次数较少，可以节省工艺步骤，减少成本投入。50.根据第一方面，或以上第一方面的任意一种实现方式，导流孔的形状也可以为“上宽下窄”的阶梯孔，也即导流孔在胶槽底壁的开口的尺寸大于导流孔在底面的开口的尺寸。51.可以理解的是，对于焊球排布较为密集的通用存储器，在点胶过程中，焊球之间的胶水能够快速地经导流孔流出。此时，滞留在焊球之间的胶水的量较少。当焊球之间的胶水固化形成胶层时，胶层的厚度较薄。这样，焊球之间的胶层不容易因受热膨胀而迫使通用存储器与架高板分开。52.根据第一方面，或以上第一方面的任意一种实现方式，导流孔的形状也可以为“上窄下宽”的阶梯孔，也即导流孔在胶槽的开口的尺寸小于导流孔在底面的开口的尺寸。53.可以理解的是，对于焊球排布较为稀疏的通用存储器，在点胶过程中，焊球之间的胶水能够以较慢的速度经导流孔流出。此时，滞留在焊球之间的胶水的量较适中。当焊球之间的胶水固化形成胶层时，胶层的厚度较适中。这样，焊球之间的胶层不容易因厚度较薄而降低通用存储器与架高板之间的连接牢固度。54.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设有凹槽。所述凹槽的开口位于所述架高板的底面。所述电路板组件包括第三电子元器件。所述第三电子元器件位于所述凹槽内。所述第三电子元器件固定于所述电路板，且电连接于所述电路板。55.可以理解的是，本实施方式通过在架高板设置凹槽，且凹槽的开口位于架高板的底面，从而进一步地在通用存储器与电路板之间的区域内开辟出能够排布电子元器件的空间，也即凹槽与电路板所围的空间。此时，若将设置于电路板上其他位置的第三电子元器件设置于凹槽内，从而有效地利用通用存储器与电路板之间的空间，提高电路板组件的空间利用率。另外，电路板上的其他位置能够腾出设置第三电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第三电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，另一方面电子设备能够实现多样化的功能。56.另外，第三电子元器件与通用存储器在电路板上的排布更加的紧凑。电路板上的面积不容易被浪费。57.根据第一方面，或以上第一方面的任意一种实现方式，所述凹槽的开口自所述架高板的底面延伸至部分所述架高板的周侧面。58.可以理解的是，通过将凹槽的开口延伸至周侧面，从而增大凹槽与电路板所围空间的体积。此时，排布于凹槽内的第三电子元器件的数量更多，或者第三电子元器件的尺寸更大。这样，电路板上的其他位置能够腾出更多的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。59.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件还包括第四电子元器件。所述第四电子元器件设置于所述凹槽的侧壁。所述第四电子元器件电连接于所述架高板。60.可以理解的是，通过将第四电子元器件设置于凹槽的侧壁，从而有效地利用凹槽的侧壁的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第三电子元器件的面积较少而导致排布的第三电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。61.另外，当第四电子元器件设置于凹槽的侧壁时，电路板上的其他位置也能够腾出设置第四电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。62.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件包括第五电子元器件。所述第五电子元器件设置于所述凹槽的底壁。所述第五电子元器件电连接于所述架高板。63.可以理解的是，通过将第五电子元器件设置于凹槽的底壁，从而有效地利用凹槽的底壁的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第三电子元器件的面积较少而导致排布的第三电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。64.另外，当第五电子元器件设置于凹槽的底壁时，电路板上的其他位置也能够腾出设置第五电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。65.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有第一通孔。所述第一通孔自所述凹槽的底壁贯穿至所述架高板的顶面。所述电路板组件包括第六电子元器件。部分所述第六电子元器件位于所述凹槽内。部分所述第六电子元器件位于所述第一通孔内。66.可以理解的是，通过在架高板设置第一通孔，且第一通孔自凹槽的底壁贯穿至架高板的顶面，从而进一步地在通用存储器与电路板之间的区域内开辟出新的空余空间(包括第一通孔内的空间以及通用存储器与第一通孔之间的空间)。此时，再将设置于电路板上其他位置的第六电子元器排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第六电子元器的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。67.根据第一方面，或以上第一方面的任意一种实现方式，所述第一通孔与所述焊球错开设置。所述第六电子元器件包括第一滤波电容。所述第一滤波电容固定于所述电路板。所述第一滤波电容电连接于所述电路板。68.可以理解的是，通过将设置于电路板上其他位置的第六电子元器排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第六电子元器的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。69.根据第一方面，或以上第一方面的任意一种实现方式，所述焊球包括第一焊球。所述第一焊球与所述第一通孔相对设置。所述第六电子元器件包括第二滤波电容。所述第二滤波电容的一端连接于所述第一焊球，另一端固定于所述电路板。所述第一焊球通过所述第二滤波电容电连接于所述电路板。70.可以理解的是，通过将第二滤波电容的一端电连接于电路板，另一端电连接于通用存储器的第一焊球，从而较大程度地缩短第二滤波电容与第一焊球之间的距离，第二滤波电容的滤波效果较佳。71.根据第一方面，或以上第一方面的任意一种实现方式，所述焊球包括间隔设置的第一焊球及第二焊球。所述第一焊球与所述第二焊球均与所述第一通孔相对设置。72.所述第六电子元器件包括第三滤波电容。所述第三滤波电容的一端连接于所述第一焊球，另一端连接于所述第二焊球。所述第一焊球通过所述第三滤波电容电连接于所述第二焊球。73.可以理解的是，通过将第三滤波电容的一端电连接于第一焊球，另一端电连接于第二焊球，从而较大程度地缩短第三滤波电容与第一焊球之间的距离，以及第三滤波电容与第二焊球之间的距离，进而使得第三滤波电容的滤波效果较佳。74.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有第二通孔。所述第二通孔自所述架高板的顶面贯穿至所述架高板的底面。所述电路板组件包括第七电子元器件。所述第七电子元器件位于所述第二通孔内。75.可以理解的是，通过在架高板设置第二通孔，且第二通孔自架高板的顶面贯穿至架高板的底面，从而进一步地在通用存储器与电路板之间的区域内开辟出新的空余空间(包括第二通孔内的空间以及通用存储器与第二通孔之间的空间)。此时，再将设置于电路板上其他位置的第一滤波电容排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第一滤波电容的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。76.根据第一方面，或以上第一方面的任意一种实现方式，通用存储器的焊球包括第一焊球。部分第二通孔与第一焊球相对设置。另外，第七电子元器件为第二滤波电容。第二滤波电容可以用于对通用存储器的电源和信号进行滤波等电性能处理。部分第二滤波电容位于第二通孔内。第二滤波电容的一端连接于电路板，另一端连接于通用存储器的第一焊球。第一焊球通过第二滤波电容电连接于电路板。77.可以理解的是，通过将第二滤波电容的一端电连接于电路板，另一端电连接于通用存储器的焊球，从而较大程度地缩短第二滤波电容与焊球之间的距离，第二滤波电容的滤波效果较佳。78.根据第一方面，或以上第一方面的任意一种实现方式，通用存储器的焊球包括第一焊球与第二焊球。部分第二通孔与第一焊球及第二焊球相对设置。另外，第七电子元器件为第三滤波电容。第三滤波电容可以用于对通用存储器的电源和信号进行滤波等电性能处理。部分第三滤波电容位于第二通孔内。第三滤波电容的一端连接于第一焊球，另一端连接于第二焊球。第一焊球通过第三滤波电容电连接于第二焊球。79.可以理解的是，通过将第三滤波电容的一端电连接于第一焊球，另一端电连接于第二焊球，从而较大程度地缩短第三滤波电容与第一焊球之间的距离，以及第三滤波电容与第二焊球之间的距离，第三滤波电容的滤波效果较佳。80.根据第一方面的一种可能的实现方式中，所述架高板为环状，所述第一电子元器件位于所述架高板所围的区域内。81.可以理解的是，通过将架高板设置为环状，从而在芯片与电路板之间的区域内开辟出新的空余空间(也即芯片、架高板所包围的区域以及电路板所围成的空间)。此时，再将设置于电路板上其他位置的第一电子元器件排布于该空余空间内，从而较大程度地利用芯片与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第一电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。82.根据第一方面的一种可能的实现方式中，所述芯片为通用存储器，所述第一电子元器件包括电源芯片、滤波电容或者调压电阻。所述架高板包括周侧面。所述架高板的周侧面在所述第一表面的正投影为第三投影。所述第三投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件环绕所述架高板的周侧面设置。83.所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端。所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。84.所述电路板包括接地件。所述接地件接地。所述接地件与所述第一投影相对设置。此时，在电路板组件的厚度方向上，所述通用存储器覆盖所述接地件。85.所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。所述多个第二导电件位于所述多个第一导电件与所述架高板的周侧面之间。所述多个第二导电件环绕所述第一导电件设置。每个所述第二导电件靠近所述电路板的端部均连接于所述接地件，并通过所述接地件接地。每个所述第二导电件靠近所述通用存储器的端部均连接有第一焊盘。所述第一焊盘相对所述架高板朝向所述通用存储器的表面伸出。86.所述电路板组件还包括胶层。部分所述胶层设置于所述通用存储器与所述架高板之间。部分所述胶层设置于所述架高板与所述电路板之间。87.所述电路板组件还包括屏蔽罩。所述屏蔽罩固定于所述电路板，且所述屏蔽罩盖住所述通用存储器。88.可以理解的是，当多个所述第一电子元器件环绕所述架高板的周侧面设置时，通用存储器与电路板之间能够排布器件的空间较大。此时，排布于该空间内的第一电子元器件的数量较多。这样，电路板组件的空间利用率较高，且电子设备更容易多样化的功能。89.另外，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。90.另外，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至接地件，并经接地件传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。91.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。92.此外，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。93.另外，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。94.根据第一方面的一种可能的实现方式中，所述芯片为通用存储器。所述第一电子元器件包括电源芯片、滤波电容或者调压电阻。95.所述架高板包括朝向相反的第一侧面与第二侧面，以及朝向相反的第三侧面与第四侧面。所述第三侧面与所述第四侧面连接在所述第一侧面与所述第二侧面之间。所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度。所述第一侧面与所述第二侧面在所述第一表面的正投影为第四投影。所述第四投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件靠近所述第一侧面设置。或者，多个所述第一电子元器件靠近所述第二侧面设置。或者，部分所述第一电子元器件靠近所述第一侧面设置且部分所述第一电子元器件靠近所述第二侧面设置。96.所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端。所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。97.所述电路板包括接地件。所述接地件与所述第一投影相对设置。所述接地件接地。98.所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。一部分所述第二导电件位于所述第一导电件与所述第三侧面之间。一部分所述第二导电件位于所述第一导电件与所述第四侧面之间。每个所述第二导电件靠近所述电路板的端部均连接于所述接地件，并通过所述接地件接地。每个所述第二导电件靠近所述芯片的端部均连接有第一焊盘。所述第一焊盘相对所述架高板顶面伸出。99.所述电路板组件还包括胶层。部分所述胶层设置于所述芯片与所述架高板之间。部分所述胶层设置于所述架高板与所述电路板之间。100.所述电路板组件还包括屏蔽罩。所述屏蔽罩固定于所述电路板。且所述屏蔽罩盖住所述芯片。101.可以理解的是，由于所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度，也即架高板在第三侧面朝向第四侧面的方向上的尺寸较大，当将第二导电件沿第三侧面朝向第四侧面的方向排布时，第二导电件的数量可以排布得更多。这样，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。102.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。103.另外，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。104.另外，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至接地件，并经接地件传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。105.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。106.此外，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。107.另外，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。108.第二方面，提供了一种电子设备。该电子设备包括壳体及上述的电路板组件。所述电路板组件固定连接于所述壳体的内部。109.可以理解的是，当电路板组件应用于电子设备时，电子设备能够实现多样性的功能。附图说明110.图1是本技术实施例提供的电子设备的结构示意图；111.图2是图1所示的电子设备的部分分解示意图；112.图3是图1所示的电子设备在a-a线处的部分剖面示意图；113.图4是传统电子设备的电路板组件的俯视图；114.图5是图1所示电子设备的电路板组件的结构示意图；115.图6是图5所示的电路板组件的部分分解示意图；116.图7是图5所示的电路板组件的芯片的一种实施方式的仰视图；117.图8是图5所示的电路板组件的架高板的一种实施方式的俯视图；118.图9是图5所示的电路板组件在b-b线的一种实施方式的剖面示意图；119.图10是图5所示的电路板组件的一种实施方式的俯视图；120.图11是图5所示的电路板组件在b-b线的另一种实施方式的剖面示意图；121.图12是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；122.图13是图5所示的电路板组件的架高板的另一种实施方式的俯视图；123.图14是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；124.图15是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；125.图16是图5所示的电路板组件的架高板的再一种实施方式的俯视图；126.图17是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；127.图18是图5所示的电路板组件的架高板的再一种实施方式的俯视图；128.图19a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；129.图19b是图19a所示的架高板在c-c线的部分剖面示意图；130.图20是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；131.图21是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；132.图22是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；133.图23是图5所示的电路板组件的架高板的再一种实施方式的俯视图；134.图24是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；135.图25是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；136.图26是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；137.图27是图5所示的电路板组件的架高板的再一种实施方式的俯视图；138.图28是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；139.图29是图5所示的电路板组件的架高板的再一种实施方式的俯视图；140.图30是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；141.图31是图5所示的电路板组件的架高板的再一种实施方式的俯视图；142.图32是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；143.图33a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；144.图33b是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；145.图34是图5所示的电路板组件的架高板的再一种实施方式的俯视图；146.图35是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；147.图36是图5所示的电路板组件的架高板的再一种实施方式的俯视图；148.图37是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；149.图38是图5所示的电路板组件的架高板的再一种实施方式的俯视图；150.图39是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；151.图40是图5所示的电路板组件的架高板的再一种实施方式的俯视图；152.图41是图5所示的电路板组件的另一种实施方式的俯视图；153.图42是图5的电路板组件的芯片的另一种实施方式的仰视图；154.图43是图5所示的电路板组件的再一种实施方式的俯视图；155.图44是图5的电路板组件的芯片的再一种实施方式的仰视图；156.图45是图5所示的电路板组件的再一种实施方式的俯视图；157.图46是图5的电路板组件的芯片的再一种实施方式的仰视图；158.图47是图5所示的电路板组件的再一种实施方式的俯视图；159.图48是图5的电路板组件的芯片的再一种实施方式的仰视图；160.图49是图5的电路板组件的架高板的再一种实施方式的俯视图；161.图50是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；162.图51是图5的电路板组件的芯片的再一种实施方式的仰视图；163.图52是图5的电路板组件的架高板的再一种实施方式的俯视图；164.图53是图5所示的电路板组件的再一种实施方式的俯视图。具体实施方式165.请参阅图1，图1是本技术实施例提供的电子设备100的结构示意图。电子设备100可以为手机、手表、平板电脑(tabletpersonalcomputer)、膝上型电脑(laptopcomputer)、个人数码助理(personaldigitalassistant，pda)、个人计算机、笔记本电脑、车载设备、可穿戴设备、增强现实(augmentedreality，ar)眼镜、ar头盔、虚拟现实(virtualreality，vr)眼镜、vr头盔或者设置有电路板的其他形态设备。图1所示实施例的电子设备100以手机为例进行阐述。为了便于描述，定义电子设备100的宽度方向为x轴。电子设备100的长度方向为y轴。电子设备100的厚度方向为z轴。166.请参阅图2，并结合图1所示，图2是图1所示电子设备100的部分分解示意图。电子设备100包括屏幕10、壳体20以及电路板组件30。需要说明的是，图1、图2以及下文的各附图仅示意性的给出了一些部件，这些部件的实际形状、实际大小和实际构造不受图1、图2以及下文的各附图所限定。167.其中，屏幕10可用于显示图像、文字等。屏幕10可以为平面屏，也可以为曲面屏，或者也可以为360°的环绕屏。图1及图2所示实施例的电子设备100以平面屏为例进行阐述。此外，屏幕10可以包括保护盖板11和显示屏12。保护盖板11层叠于显示屏12。保护盖板11可以紧贴显示屏12设置，可主要用于对显示屏12起到保护以及防尘作用。保护盖板11的材质可以为但不仅限于为玻璃。显示屏12可以采用有机发光二极管(organiclight-emittingdiode，oled)显示屏，有源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrixorganiclight-emittingdiode，amoled)显示屏等。168.另外，壳体20可用于支撑屏幕10。壳体20可以包括后盖21、边框22以及中板23。后盖21与屏幕10相对设置。后盖21与屏幕10分别安装于边框22的两侧，此时，后盖21、边框22与屏幕10共同围设出电子设备100的内部。中板23连接于边框22的内表面。中板23位于屏幕10与后盖21之间。中板24可以用于支撑相关器件。例如屏幕10以及电池等。在其他可选的方式中，壳体20也可以不包括中板24。169.一种可选的方式中，中板23可以与边框22为一体成型结构。在其他可选的方式中，中板23也可以通过拼接、焊接、卡扣卡合等方式固定于边框22上。170.一种可选的方式中，后盖21可以通过粘胶固定连接于边框22上。在另一种可选的方式中，后盖21与边框22为一体成型结构，即后盖21与边框22为一个整体结构。171.请参阅图3，并结合图2所示，图3是图1所示的电子设备100在a-a线处的部分剖面示意图。电路板组件30位于壳体20的内部。电路板组件30固定于中板23朝向后盖21的一侧。当壳体20未包括中板23时，电路板组件30可以直接固定连接于屏幕10。另外，附图1通过虚线示意性地给出了电路板组件30在壳体20的内部位置。应理解，电路板组件30的位置不仅限于附图1所示意的位置。172.此外，电路板组件30可以用于设置芯片以及电源分配网络(powerdistributionnet，pdn)。例如，芯片可以为中央处理器(centralprocessingunit，cpu)、图形处理器(graphicsprocessingunit，gpu)或者通用存储器(universalflashstorage，ufs)。电源分配网络包括电容、电感以及电阻等电子元器件。电源分配网络可以用于向各个芯片分配电量。173.请参阅图4，图4是传统电子设备的电路板组件的俯视图。电路板组件200包括电路板201、中央处理器202、通用存储器203以及电源分配网络204。中央处理器202、通用存储器203以及电源分配网络204分散地固定于电路板201上。附图4通过虚线示意性地圈出电源分配网络204。174.可以理解的是，传统电子设备的电路板组件201具有如下缺陷：175.1、由于中央处理器202、通用存储器203以及电源分配网络204分散地固定于电路板201，使得中央处理器202、通用存储器203以及电源分配网络204占用了电路板201的大部分面积，导致电路板201很难再设置其他电子元器件，这样，电子设备很难实现多功能化需求。176.2、中央处理器202、通用存储器203以及电源分配网络204在电路板201设置较为分散，导致中央处理器202与通用存储器203之间的空间、通用存储器203与电源分配网络204之间的空间，以及中央处理器202与电源分配网络204之间的空间被浪费，电路板201的空间利用率较低。177.在本技术中，通过设置一种电路板组件结构，电路板组件的电子元器件设置较为紧凑，从而一方面电路板组件的电路板能够排布较多的电子元器件，有利于电子设备实现多功能化需求；另一方面电路板组件的电路板的空间不容易被浪费，电路板组件的空间利用率能够较大程度地提高。下文将结合相关附图具体介绍电路板组件的几种设置方式。178.第一种可选的方式：请参阅图5及图6，图5是图1所示电子设备100的电路板组件30的结构示意图。图6是图5所示的电路板组件30的部分分解示意图。电路板组件30包括电路板31、架高板32(以参阅图6为主)、芯片33以及第一电子元器件34(以参阅图6为主)。应理解，第一电子元器件34的数量不仅限于图6所示意的四个。179.其中，电路板31可以为硬质电路板，也可以为柔性电路板，也可以为软硬结合电路板。电路板31可以采用fr-4介质板，也可以采用罗杰斯(rogers)介质板，也可以采用fr-4和rogers的混合介质板，等等。这里，fr-4是一种耐燃材料等级的代号，rogers介质板为一种高频板。180.请参阅图7，并结合图6所示，图7是图5所示的电路板组件30的芯片33的一种实施方式的仰视图。在本实施方式中，芯片33为通用存储器。下文的通用存储器的标号也一致通过33标识。在其他可选的方式中，芯片33也可以为其他类型。具体的下文将结合相关附图描述。这里不再赘述。181.其中，通用存储器33包括主体331及多个焊球333。多个焊球333设置于主体331的一表面。可以理解的是，通用存储器33的内部一般采用多层设置，此时，通用存储器33的多条时钟线能够共用一条地址线。此时，通用存储器33的地址线的数量较少。与地址线电连接的焊球333的数量能够相应地减少。此时，多个焊球333将未能够排满主体311的表面。可以理解的是，通过将焊球333集中排布于主体331的部分区域，在主体331的表面上腾出未排布焊球333的区域。182.在本实施方式中，焊球333在主体331的排布方式具有多种设置方式。下文将结合附图具体介绍一种实施方式。183.请再次参阅图7，主体331包括相对设置的第一边缘3311及第二边缘3312、相对设置的第三边缘3313及第四边缘3314。第三边缘3313与第四边缘3314连接在第一边缘3311与第二边缘3312之间。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3大于或等于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4大于或等于1毫米。此时，多个焊球333大致位于主体331的中部。184.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域、第一行b1与第三边缘3313之间的区域以及第n行b与第四边缘3314之间的区域能够被腾出。185.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。186.请参阅图8，并结合图6所示，图8是图5所示的电路板组件30的架高板32的一种实施方式的俯视图。架高板32包括基板321以及多个第一导电件322。187.其中，基板321可以采用硬质的基板321，也可以采用软质的基板321，也可以为软硬结合的基板321。此外，基板321可以采用fr-4介质板，也可以采用罗杰斯(rogers)介质板，也可以采用fr-4和rogers的混合介质板。188.另外，第一导电件322用于电连接焊球333(请参阅图7)。第一导电件322的数量与焊球333的数量相同。第一导电件322的排布形状与焊球333的排布形状相同。当然，在其他可选的方式中，第一导电件322的数量与焊球333的数量也可以不同。多个第一导电件322在基板321的排布形状与多个焊球333的排布形状也可以不同。189.请参阅图9，图9是图5所示的电路板组件30在b-b线的一种实施方式的剖面示意图。需要说明的是，图9所示的剖面图的所在位置也在图7与图8中的相应位置示出，也即图7与图8也示意了剖面线b-b线。另外，为了能够使得图9中的剖面图示意得更加清楚，图9中省去了部分焊球333以及部分第一导电件322。架高板32设置于电路板31。通用存储器33的焊球333固定于架高板32远离电路板31的一侧。此时，架高板32位于电路板31与通用存储器33之间。190.其中，架高板32的基板321包括顶面3211与底面3212。基板321的顶面3211朝向通用存储器33。基板321的底面3212朝向电路板31。应理解，基板321的顶面3211也为架高板32的顶面3211。基板321的底面3212也为架高板32的底面3212。191.另外，多个第一导电件322均固定于基板321。每个第一导电件322均包括第一端3221及第二端3222。第一端3221相对架高板32的顶面3211露出。第一端3221连接于一个焊球333。第二端3222相对架高板32的底面3212露出。第二端3222连接于电路板31。这样，通用存储器33通过架高板32电连接于电路板31。192.在其他可选的方式中，第一导电件322的一端也可以同时连接于多个焊球333。193.在其他可选的方式中，第一导电件322的结构不仅限于图9所示意的实心的柱体结构。第一导电件322也可以采用其他形状，例如空心的柱体结构。194.请再次参阅图9，每个第一导电件322的第二端3222均设置有固定焊盘3223。固定焊盘3223用于与电路板31的焊盘焊接。此时，第一导电件322通过固定焊盘3223电连接于电路板31。这样，通用存储器33的信号能够经焊球333、第一导电件322以及固定焊盘3223传输至电路板31。电路板31上的信号也能够经固定焊盘3223、第一导电件322与焊球333传输至通用存储器33。195.在其他可选的方式中，每个第一导电件322的第一端3221也可以设置有固定焊盘3223，并通过固定焊盘3223连接于焊球333。196.请再次参阅图9，架高板32在z轴方向上的高度在0.1毫米至5毫米的范围内，也即架高板32的顶面3211与架高板32的底面3212之间的距离在0.1毫米至5毫米。例如，架高板32的高度可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。可以理解的是，在该尺寸下，电路板组件30的厚度不会因架高板32的高度太高而显著地增大，此时，当电路板组件30应用于电子设备100时，电子设备100的厚度也不会较大程度增大。197.在其他可选的方式中，架高板32在z轴方向上的高度也可以不在该尺寸范围内。198.上文具体介绍了架高板32的一种设置方式。但架高板32的设置方式不局限于上文介绍的结构。例如，在其他可选的方式中，架高板32也可以为电路板、转接板或者连接器等。在其他可选的方式中，架高板32也可以未包括基板321。此时，通用存储器33通过多个第一导电件322直接连接于电路板31。199.此外，由上文也可知，本实施方式的架高板32既可以起到支撑通用存储器33的作用，又可以起到将通用存储器33电连接至电路板31的作用。因此，本实施方式的架高板32具有“一物多用”的功能。200.请再次参阅图9，第一电子元器件34固定于电路板31，且第一电子元器件34电连接于电路板31。第一电子元器件34与架高板32位于电路板31的同一侧。第一电子元器件34位于架高板32的周边。此外，电路板31包括第一表面312。第一表面312朝向架高板32。通用存储器33在第一表面312的正投影为第一投影。第一电子元器件34在第一表面312的正投影为第二投影。第二投影位于第一投影之内。可以理解的是，正投影指的是平行投射线垂直于投影面。此外，第二投影可以部分或者全部位于第一投影之内。此时，在z轴方向上，通用存储器33覆盖第一电子元器件34，也即第一电子元器件34位于电路板31与通用存储器33之间。201.另外，请参阅图10，并结合图9所示，图10是图5所示的电路板组件30的一种实施方式的俯视图。架高板32还包括周侧面3214。周侧面3214连接在架高板32的顶面3211(以参阅图9为主)与架高板32的底面3212(以参阅图9为主)之间。在本实施方式中，周侧面3214在第一表面312的正投影为第三投影。第三投影位于通用存储器33在第一表面312的正投影之内。此时，在z轴方向上，通用存储器33覆盖周侧面3214，也即架高板32的周侧面3214位于通用存储器33与电路板31之间。202.另外，多个第一电子元器件34环绕架高板32的周侧面3214设置。此时，多个第一电子元器件34可以围成一个大致呈环状的结构。需要说明的是，由于通用存储器33覆盖架高板32以及第一电子元器件34，附图10通过虚线示意性地给出了架高板32以及第一电子元器件34。203.在其他可选的方式中，多个第一电子元器件34环绕部分周侧面3214设置。此时，多个第一电子元器件34也可以围成“l”型、“匚”型、“г”型或者п型等。204.在本实施方式中，在尺寸方面上，第一电子元器件34可以采用高度在0.1毫米至5毫米的电子元器件。例如，第一电子元器件34可以包括英制008004、01005、0201或者0402等封装电容。再例如，第一电子元器件34采用玻璃体封装的芯片。可以理解的是，通过在通用存储器33与电路板31之间排布该尺寸的第一电子元器件34，能够避免电路板组件30的厚度因架高板32的高度太高而显著地增大。205.在本实施方式中，在功能方面上，第一电子元器件34可以包括电源分配网络的部分电子元器件。第一电子元器件34通过电路板31与架高板32电连接于通用存储器33。第一电子元器件34用于对通用存储器33的信号进行充电、滤波或调压等电性能处理。206.例如，第一电子元器件34可以包括电源芯片。电源芯片电连接于通用存储器33。电源芯片可以用于给通用存储器33提供能量。可以理解的是，当电源芯片位于通用存储器33与电路板31之间时，电源芯片与通用存储器33之间的连接距离较小，此时，能量在传输过程中损耗较小。207.在其他可选的方式中，电源芯片的数量为多个。不同的电源芯片能够给通用存储器33的不同部件提供不同电压。208.再例如，第一电子元器件34也可以包括滤波电容。滤波电容的一端电连接于电源芯片与通用存储器33之间，另一端接地。可以理解的是，当电源芯片给通用存储器33提供能量时，滤波电容能够对电源的信号进行滤波等电性能处理。此外，由于滤波电容位于通用存储器33与电路板31之间，滤波电容与通用存储器33之间的连接距离较短。此时，滤波电容的滤波效果较佳。在其他可选的方式中，滤波电容也可以一端电连接于通用存储器33，另一端接地。209.再例如，第一电子元器件34也可以包括调压电阻。调压电阻的一端电连接于电源芯片，另一端电连接于通用存储器33。当电源芯片给通用存储器33提供能量时，调压电阻能够调节流入通用存储器33内部的电压。由于调压电阻位于通用存储器33与电路板31之间，调压电阻与通用存储器33之间的连接距离较短。调压电阻的调压效果较佳，也即流入通用存储器33内部的电压更佳准确。210.在其他可选的方式中，第一电子元器件34也可以包括稳压器、电感等电子元器件。211.在其他可选的方式中，当第一电子元器件34包括电源分配网络的部分电子元器件时，第一电子元器件34也可以对电路板组件30的其他芯片的信号进行充电、滤波或者调压等电性能处理。212.在其他可选的方式中，第一电子元器件34也可以包括其他具有新功能的芯片，例如指南针芯片、近距离无线通信技术(nearfieldcommunication,nfc)芯片、快充芯片或者wifi芯片等。213.在本实施方式中，由于通用存储器33中与地址线电连接的焊球333的数量减少，焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的中部，从而使得多个焊球333的第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域、第一行b1与第三边缘3313之间的区域以及第n行b与第四边缘3314之间的区域能够被腾出。此时，再通过在通用存储器33与电路板31之间设置架高板32，且架高板32的周侧面3214位于通用存储器33与电路板31之间，从而在通用存储器33与电路板31之间的区域内开辟出能够排布器件的空间，也即通用存储器33中被腾出的区域与电路板31、架高板32所围的区域。这样，若将设置于电路板31上其他位置的第一电子元器件34排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率，另一方面电路板31上的其他位置也能够腾出设置第一电子元器件34的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第一电子元器件34排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。214.另外，当第一电子元器件34位于电路板31与通用存储器33之间时，第一电子元器件34与通用存储器33在电路板31上的排布更加的紧凑。电路板31上的面积不容易被浪费。215.请再次参阅图9，电路板31还可以包括多个接地件311。接地件311与通用存储器33在第一表面312的正投影相对设置。多个接地件311均接地。接地件311的数量不仅限于附图9所示意的两个。可以理解的是，通过在电路板31上设置接地的接地件311，且通用存储器33覆盖接地件311，从而当电路板31上的电子元器件产生静电，且静电经电路板31靠近通用存储器33时，静电能够被接地件311传输至大地。这样，通用存储器33不容易因静电而发生损坏。216.在其他可选的方式中，电路板31也可以不包括接地件311。217.请再次参阅图8，架高板32还包括多个第二导电件323。多个第二导电件323位于多个第一导电件322与架高板32的周侧面3214之间，且多个第二导电件323环绕多个第一导电件322设置。此时，多个第二导电件323大致形成一个环状。需要说明的是，为了能够清楚地区分第一导电件322与第二导电件323。附图8通过尺寸不同的圆圈简单地区分第一导电件322与第二导电件323。但第一导电件322与第二导电件323的实际尺寸、实际数量以及实际形状不受附图8限制。在其他可选的方式中，第二导电件323也可以环绕部分第一导电件322。此时，第二导电件323的排布形状也可以为“l”型、“匚”型、“г”型或者п型等。218.请再次参阅图9，多个第二导电件323均固定于基板321内。每个第二导电件323靠近通用存储器33的端部连接第一焊盘3231。第一焊盘3231相对架高板32的顶面3211伸出。每个第二导电件323靠近电路板31的端部连接第二焊盘3232。第二焊盘3232相对架高板32的底面3212伸出，第二焊盘3232连接于接地件311。此时，多个第二导电件323通过第二焊盘3232一一对应地连接于多个接地件311。每个第二导电件323靠近电路板31的端部均通过电路板31接地。219.可以理解的是，当第一电子元器件34产生静电，且静电经架高板32与通用存储器33之间的空间靠近焊球333时，静电能够被第一焊盘3231捕获，并经第一焊盘3231、第二导电件323以及第二焊盘3232传输至接地件311，并经接地件311传输至大地。这样，通用存储器33不容易因第一电子元器件34产生的静电而发生损坏。220.另外，由于多个第二导电件323大致形成一个环状，使得当第一电子元器件34产生的静电从不同方向靠近焊球333时，大部分静电能够被第一焊盘3231捕获，并经第二导电件323传输至大地，从而有效地避免通用存储器33被损坏。221.另外，通过第二导电件323连接于接地件311，从而使得架高板32与电路板31(请参阅图40)之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发生碰撞时，架高板32与电路板31之间的连接点，以及架高板32与通用存储器33(请参阅图40)之间的连接点不容易开裂。222.此外，电路板31一般会通过螺钉固定于电子设备100的内部，此时，在电路板31上锁螺钉，或者从电路板31上拆卸螺钉的过程中，螺钉会对电路板31施加应力。该应力容易经电路板31传递至架高板32以及通用存储器33。当架高板32与电路板31具有较佳的连接牢固度时，架高板32能够有效地抵抗该部分应力，从而避免架高板32与电路板31之间的连接点发生开裂，或者通用存储器33与架高板32之间的连接点发生开裂。223.在其他可选的方式中，第二导电件323靠近电路板31的端部也可以通过电路板31上其他部件或者器件接地。224.在其他可选的方式中，第二导电件323靠近电路板31的端部也可以不设置第二焊盘3232。225.在其他可选的方式中，架高板32也可以不包括第二导电件323。226.请再次参阅图10，架高板32的周侧面3214包括第一侧面3215。第一侧面3215靠近第一边缘3311设置。第一侧面3215与第一边缘3311之间的距离l1在0.1毫米至5毫米的范围内。例如，l1可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。可以理解的是，在该尺寸下，架高板32的宽度不会因太小而降低架高板32的强度，从而保证架高板32能够稳定地支撑通用存储器33。另一方面，电路板31、第一侧面3215以及通用存储器33所围成的空间体积较大。此时，该空间内能够排布较多的第一电子元器件34，或者尺寸较大的第一电子元器件34。227.在其他可选的方式中，第一侧面3215与第一边缘3311之间的距离d1也可以不在该尺寸范围内。228.在其他可选的方式中，通用存储器33的其他边缘与架高板32的周侧面3214之间的尺寸关系也可参阅通用存储器33的第一边缘3311与第一侧面3215之间的尺寸。这里不再赘述。229.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图11，图11是图5所示的电路板组件30在b-b线的另一种实施方式的剖面示意图。电路板组件30还包括屏蔽罩35。屏蔽罩35固定于电路板31，且屏蔽罩35盖住通用存储器33。此时，屏蔽罩35也盖住架高板32与第一电子元器件34。这样，当通用存储器33周边的电子元器件产生静电，且静电靠近通用存储器33时，屏蔽罩35能够有效地屏蔽静电，防止静电损坏通用存储器33。230.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图12，图12是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第二电子元器件391。第二电子元器件391设置于架高板32的周侧面3214。第二电子元器件391电连接于架高板32。需要说明的是，第二电子元器件391的数量不仅限于附图12所示意的两个。例如，第二电子元器件391也可以参阅图10所示的第一电子元器件34环绕架高板32的周侧面3214设置。此时，第二电子元器件391所围成的形状可以为环状、“l”型、“匚”型、“г”型或者п型等。231.一种可选的方式中，第二电子元器件391可以通过架高板32内的走线或者导电件电连接于电路板31。232.一种可选的方式中，第二电子元器件391可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。233.在本实施方式中，第二电子元器件391可以包括电源分配网络的部分电子元器件。具体的，第二电子元器件391的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。234.可以理解的是，通过将第二电子元器件391设置于架高板32的周侧面3214，从而有效地利用周侧面3214的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上固定第一电子元器件34的面积较少而导致排布的第一电子元器件34的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。235.另外，当第二电子元器件391设置于架高板32的周侧面3214时，电路板31上的其他位置也能够腾出设置第二电子元器件391的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。或者，当第二电子元器件391为具有新功能的电子元器件时，电子设备100也能够实现多样化功能。236.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图13及图14，图13是图5所示的电路板组件30的架高板32的另一种实施方式的俯视图。图14是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图14所示的剖面图的所在位置也在图13中的相应位置示出，也即图13也示意了剖面线b-b线。部分第二导电件323相对基板321的周侧面3214露出。237.可以理解的是，当第一电子元器件34或者电路板31上的其他电子元器件产生静电，且静电靠近通用存储器33时，静电能够较容易被第二导电件323捕获，并经第二导电件323以及第二焊盘3232传输至接地件311，再经接地件311传输至大地。这样，通用存储器33不容易被静电损坏。此外，由于第二导电件323相对基板321的周侧面3214露出，使得第二导电件323相对基板321露出的面积较多。这样，第二导电件323能够屏蔽来自较多方向的静电，也即第二导电件323屏蔽静电的能力较佳。238.另外，第二导电件323可以采用钻孔电镀的常规工艺所形成。此时，第二导电件323呈弧形结构。可以理解的是，相较于侧壁电镀工艺，通过钻孔电镀工艺可以省去孔壁化学沉铜、电镀铜等步骤，从而降低架高板32的加工复杂度以及降低加工成本。239.在其他可选的方式中，第二导电件323也可以设置有如图9所示意的第一焊盘3231。240.在其他可选的方式中，当架高板32未设置第二导电件323时，部分第一导电件322也可以相对基板321的周侧面3214露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。241.可以理解的是，本实施方式的三个可选的方式彼此之间也可以相互结合。242.第二种可选的方式，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图15，图15是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括胶层36。胶层36设置于通用存储器33与架高板32之间。此时，胶层36可以包覆焊球333。本实施方式可以采用点胶工艺，在通用存储器33与架高板32之间滴加underfill胶水，以使underfill胶水固化形成胶层36。243.可以理解的是，当胶层36设置于通用存储器33与架高板32之间时，一方面，胶层36能够提高通用存储器33与架高板32之间的连接牢固度。当电子设备100发生跌落或者与其他物体发射碰撞时，通用存储器33不容易与架高板32发生分离或者裂开。另一方面，当电路板31上的电子元器件(包括第一电子元器件34)产生静电，且静电经电路板31靠近通用存储器33时，静电能够被胶层36屏蔽。此时，静电不容易损坏通用存储器33。244.在其他可选的方式中，通用存储器33与架高板32之间也可以未设置胶层36。245.在其他可选的方式中，架高板32与电路板31之间也可以设置胶层36。此时，胶层36能够提高架高板32与电路板31之间的连接牢固度，电路板组件30的整体性较佳。246.在其他可选的方式中，第二种可选的方式也可以与第一种可选的方式内的任一种可选的方式相互结合。247.第三种可选的方式，与第二种可选的方式(参阅附图15)的相同的技术内容不再赘述：请参阅图16及图17，图16是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图17是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图17所示的剖面图的所在位置也在图16中的相应位置示出，也即图16也示意了剖面线b-b线。248.其中，架高板32设置胶槽324。胶槽324与第一导电件322错开设置，也即胶槽324未占用第一导电件322的空间。胶槽324的开口位于架高板32的顶面3211。部分胶层36设于胶槽324内。应理解，胶槽324的数量不仅限于附图16所示意的一个。胶槽324的开口的形状也不仅限于附图16所示意的长方形。例如，胶槽324的开口也可以为圆形，三角形等。249.可以理解的是，当架高板32设置有胶槽324时，架高板32的表面积能够增大。此时，当部分胶层36设置于胶槽324内时，胶层36与架高板32之间的连接面积较大，通用存储器33与架高板32之间的连接牢固度更佳。250.另外，相较于在电路板31上开设胶槽，本实施方式通过在架高板32开设胶槽324，从而有效地利用架高板32的面积小的优势，显著地降低开设胶槽324的时间，简化开设胶槽324的工序，进而显著地降低成本，以及避免了电路板31发生损坏。251.一种可选的方式中，在z轴方向上，胶槽324的深度在0.15mm至2mm的范围内。例如，胶槽324的深度为0.15mm、0.2mm、0.5mm、0.7mm、0.9mm、1.3mm、1.4mm、1.7mm、1.9mm或者2毫米。可以理解的是，当胶槽324的深度满足该尺寸时，一方面，胶槽324对架高板32的结构强度的影响较小，另一方面，当部分胶层36设置于胶槽324内时，胶层36的厚度能够保证通用存储器33与架高板32之间具有较佳的连接牢固度。252.一种可选的方式中，与第三种可选的方式(参阅附图16至附图17)相同的技术内容不再赘述：请参阅图18，图18是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。周侧面3214包括朝向相反的第一侧面3215以及第二侧面3216。胶槽324的开口自架高板32的顶面3211延伸至架高板32的第一侧面3215与第二侧面3216。253.可以理解的是，在点胶过程中，通用存储器33(请参阅图17)与架高板32之间的胶水能够通过第一侧面3215的开口以及第二侧面3216的开口流出。此时，滞留在通用存储器33与架高板32之间的胶水较少。当通用存储器33与架高板32之间的胶水固化形成胶层36(请参阅图17)时，胶层36在z轴方向上的厚度不会太厚。通用存储器33与架高板32之间的胶层36不容易因受热膨胀而迫使通用存储器33的焊球333与架高板32分开。254.在其他可选的方式中，胶槽324的开口也可以沿其他方向延伸至周侧面3214的其他部分。此时，在点胶过程中，通用存储器33与架高板32之间的胶水也能够通过其他侧面的开口流出，从而较大程度地减少滞留在通用存储器33的中部331与架高板32之间的胶水。255.一种可选的方式中，与上述可选的方式(参阅附图18)相同的技术内容不再赘述：请参阅图19a和图19b，图19a是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图19b是图19a所示的架高板在c-c线的部分剖面示意图。为了能够使得图19b中的剖面图示意得更加清楚，图19b中省去了部分第一导电件322。胶槽324的中部的形状不仅限于为附图18所示意的长方形。胶槽324的中部的形状也可以为附图19a所示意的环状结构。此时，架高板32不会因开设尺寸较大的胶槽324而导致结构强度降低。当然，在其他可选的方式中，胶槽324的中部也可以为其他形状。256.第四种可选的方式中，与第三种可选的方式(参阅附图16至附图17)相同的技术内容不再赘述：请参阅图20，图20是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。架高板32还开设有导流孔325。导流孔325自胶槽324的底壁贯穿至架高板32的底面3212。部分胶层36设置于导流孔325，部分胶层36设置于架高板32与电路板31之间。257.可以理解的是，在点胶过程中，通用存储器33与架高板32之间的胶水能够通过胶槽324、导流孔325流动至电路板31与架高板32之间。此时，滞留在通用存储器33与架高板32之间的胶水较大程度地减少。当通用存储器33与架高板32之间的胶水固化形成胶层36时，胶层36在z轴方向上的厚度较薄。这样，通用存储器33与架高板32之间的胶层36不容易因受热膨胀而迫使通用存储器33与架高板32分开。258.另外，当通用存储器33与架高板32之间的胶水通过胶槽324、导流孔325流动至电路板31与架高板32之间，并固化形成胶层36时，胶层36将电路板31与架高板32进一步粘牢。此时，架高板32与电路板31之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发生碰撞时，架高板32不容易与电路板31发生分离或者裂开。259.另外，相较于分别通过在通用存储器33与架高板32之间点胶，以及在电路板31与架高板32之间点胶的方案，在本实施方式中，当在架高板32设置胶槽324与导流孔325时，通过在通用存储器33与架高板32之间点胶，胶水能够同时在通用存储器33与架高板32之间，电路板31与架高板32之间形成胶层36。换言之，本实施方式在一个位置点胶，可在两个位置同时形成胶层36。本实施方式的点胶次数较少，可以节省工艺步骤，减少成本投入。260.一种可选的方式中，与第四种可选的方式(参阅附图20)相同的技术内容不再赘述：请参阅图21，图21是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。导流孔325的形状不仅限于为附图20所示意的直孔。导流孔325的形状也可以为附图21所示意的“上宽下窄”的阶梯孔，也即导流孔325在胶槽324底壁的开口的尺寸大于导流孔325在底面3212的开口的尺寸。261.可以理解的是，对于焊球333排布较为密集的通用存储器33，在点胶过程中，焊球333之间的胶水能够快速地经导流孔325流出。此时，滞留在焊球333之间的胶水的量较少。当焊球333之间的胶水固化形成胶层36时，胶层36的厚度较薄。这样，焊球333之间的胶层36不容易因受热膨胀而迫使通用存储器33与架高板32分开。262.一种可选的方式中，与第四种可选的方式(参阅附图20)相同的技术内容不再赘述：请参阅图22，图22是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。导流孔325的形状也可以为“上窄下宽”的阶梯孔，也即导流孔325在胶槽324的开口的尺寸小于导流孔325在底面3212的开口的尺寸。263.可以理解的是，对于焊球333排布较为稀疏的通用存储器33，在点胶过程中，焊球333之间的胶水能够以较慢的速度经导流孔325流出。此时，滞留在焊球333之间的胶水的量较适中。当焊球333之间的胶水固化形成胶层36时，胶层36的厚度较适中。这样，焊球333之间的胶层36不容易因厚度较薄而降低通用存储器33与架高板32之间的连接牢固度。264.在其他可选的方式中，导流孔325也可以为其他形状的通孔。265.第五种可选的方式中，与第一个实施方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图23及图24，图23是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图24是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图24所示的剖面图的所在位置也在图23中的相应位置示出，也即图23也示意了剖面线b-b线。架高板32设置有凹槽326。凹槽326的开口位于架高板32的底面3212。需要说明的是，在附图23所示意的角度下，凹槽326被架高板32的顶面3211遮挡，此时，附图23通过虚线示意性地给出了凹槽326的位置。应理解，凹槽326的位置、形状以及大小不仅限于附图23所示意的位置、形状及大小。在本实施方式中，相较于附图9，凹槽326与第一导电件322未错开设置。凹槽326占用第一导电件322的部分空间。此时，通过改变第一导电件的322的形状，以使第一导电件322绕开凹槽326，第一导电件322电连接于电路板31。在一种可选的方式中，凹槽326与第一导电件322错开设置。此时，凹槽326可以避开第一导电件322设置。266.电路板组件30包括第三电子元器件392。第三电子元器件392固定于电路板31，且电连接于电路板31。第三电子元器件392位于凹槽326内。需要说明的是，在不考虑架高板32与电路板31之间的缝隙的情况下，第三电子元器件392均位于凹槽326内。在架高板32与电路板31之间的缝隙较大的情况下，第三电子元器件392部分位于凹槽326内，部分位于架高板32与电路板31之间。267.在本实施方式中，第三电子元器件392可以包括电源分配网络的部分电子元器件。具体的，第三电子元器件392的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。268.可以理解的是，本实施方式通过在架高板32设置凹槽326，且凹槽326的开口位于架高板32的底面3212，从而进一步地在通用存储器33与电路板31之间的区域内开辟出能够排布电子元器件的空间，也即凹槽326与电路板31所围的空间。此时，若将设置于电路板31上其他位置的第三电子元器件392设置于凹槽326内，从而有效地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率。另外，电路板31上的其他位置能够腾出设置第三电子元器件392的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第三电子元器件392排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。269.另外，第三电子元器件392与通用存储器33在电路板31上的排布更加的紧凑。电路板31上的面积不容易被浪费。270.在其他可选的方式中，当凹槽326占据大部分架高板32的空间时，部分第一导电件322可以相对周侧面3214露出。部分第一导电件322也可以相对凹槽326的槽壁露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。271.在其他可选的方式中，凹槽326内也可以设置第二种可选的方式的胶层326。272.在其他可选的方式中，第五种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。273.在其他可选的方式中，第五种可选的方式也可以与第四种可选的方式以及第四种可选的方式内的任一种可选的方式相互结合。应理解，架高板32的凹槽326与第四种可选的方式的导流孔325的位置不同，凹槽326可以与导流孔325错开设置，也可以彼此连通设置。274.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图25，图25是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第四电子元器件393。第四电子元器件393设置于凹槽326的侧壁3261。需要说明的是，第四电子元器件393的数量不仅限于附图25所示意的两个。例如，多个第四电子元器件393也可以环绕凹槽326的侧壁3261设置。此时，多个第四电子元器件393围成一个环状、“l”型、“匚”型、“г”型或者п型等。275.一种可选的方式中，第四电子元器件393可以通过架高板32内的走线或者导电件电连接于电路板31。276.一种可选的方式中，第四电子元器件393,可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。277.在本实施方式中，第四电子元器件393可以包括电源分配网络的部分电子元器件。具体的，第四电子元器件393的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。278.可以理解的是，通过将第四电子元器件393设置于凹槽326的侧壁3261，从而有效地利用凹槽326的侧壁3261的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上设置第三电子元器件392的面积较少而导致排布的第三电子元器件392的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。279.另外，当第四电子元器件393设置于凹槽326的侧壁3261时，电路板31上的其他位置也能够腾出设置第四电子元器件393的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。280.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图26，图26是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第五电子元器件394。第五电子元器件394设置于凹槽326的底壁3262。需要说明的是，第五电子元器件394的数量不仅限于附图26所示意的两个。281.一种可选的方式中，第五电子元器件394可以通过架高板32内的走线或者导电件电连接于电路板31。282.一种可选的方式中，第五电子元器件394也可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。283.在本实施方式中，第五电子元器件394可以包括电源分配网络的部分电子元器件。具体的，第五电子元器件394的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。284.可以理解的是，通过将第五电子元器件394设置于凹槽326的底壁3262，从而有效地利用凹槽326的底壁3262的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上固定第三电子元器件392的面积较少而导致排布的第三电子元器件392的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。285.另外，当第五电子元器件394设置于凹槽326的底壁3262时，电路板31上的其他位置也能够腾出设置第五电子元器件394的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。286.在其他可选的方式中，本实施方式也可以与第五种可选的方式内的任一种可选的方式相互结合。287.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图27和图28，图27是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图28是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图28所示的剖面图的所在位置也在图27中的相应位置示出，也即图27也示意了剖面线b-b线。288.其中，凹槽326的开口自架高板32的底面3212延伸至第一侧面3215。应理解，凹槽326的开口也可以延伸至架高板32的其他侧面。另外，凹槽326与第一导电件322未错开设置。凹槽326占用第一导电件322的部分空间。此时，通过改变第一导电件的322的形状，以使第一导电件322绕开凹槽326，第一导电件322电连接于电路板31。289.可以理解的是，通过将凹槽326的开口延伸至第一侧面3215，从而增大凹槽326与电路板31所围空间的体积。此时，排布于凹槽326内的第三电子元器件392的数量更多，或者第三电子元器件392(例如中央处理器)的尺寸更大。这样，电路板31上的其他位置能够腾出更多的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。290.在其他可选的方式中，本实施方式也可以与第五种可选的方式内的任一种可选的方式相互结合。291.第六种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图29及图30，图29是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图30是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图30所示的剖面图的所在位置也在图29中的相应位置示出，也即图29也示意了剖面线b-b线。架高板32设置有第一通孔327。第一通孔327自凹槽326的底壁3262贯穿至架高板32的顶面3211。在本实施方式中，第一通孔327与第一导电件322错开设置。此时，第一通孔327与焊球333错开设置。292.另外，电路板组件30包括第六电子元器件。第六电子元器件可以包括电源分配网络的部分电子元器件。具体的，第六电子元器件的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。293.在本实施方式中，第六电子元器件为第一滤波电容395。第一滤波电容395用于对通用存储器33的电源和信号进行滤波等电性能处理。294.第一滤波电容395固定于电路板31，且第一滤波电容395与焊球333错开设置。附图30中的无剖面线的焊球333与第一滤波电容395不在同一剖面上，该焊球333与第一滤波电容395错开设置。第一滤波电容395电连接于电路板31。此外，部分第一滤波电容395位于凹槽326内，部分第一滤波电容395位于第一通孔327内。此外，部分第一滤波电容395也可以伸出第一通孔327。295.可以理解的是，通过在架高板32设置第一通孔327，且第一通孔327自凹槽326的底壁3262贯穿至架高板32的顶面3211，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第一通孔327内的空间以及通用存储器33与第一通孔327之间的空间)。此时，再将设置于电路板31上其他位置的第一滤波电容395排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一滤波电容395的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。296.在其他可选的方式中，第一通孔327的数量不仅限于附图29所示意的一个。297.在其他可选的方式中，第一通孔327内也可以设置第二种可选的方式的胶层326。298.在其他可选的方式中，第六种可选的方式也可以与第五种可选的方式内的任一种可选的方式相互结合。299.在其他可选的方式中，第六种可选的方式也可以与第四种可选的方式以及第四种可选的方式内的任一种可选的方式相互结合。应理解，架高板32的第一通孔327与第四种可选的方式的导流孔325的位置不同，第一通孔327可以与导流孔325错开设置，也可以彼此连通设置。300.第七种可选的方式，与第六种可选的方式(参阅附图29与附图30)相同的技术内容不再赘述：请参阅图31及图32，图31是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图32是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图32所示的剖面图的所在位置也在图31中的相应位置示出，也即图31也示意了剖面线b-b线。通用存储器33的焊球333包括第一焊球3331。部分第一通孔327与第一焊球3331相对设置。需要说明的是，中间无剖面线的焊球333未与第一通孔327相对设置。此时，相较于附图29，第一通孔327占用一个第一导电件322的空间。架高板32减少了一个第一导电件322。301.另外，第六电子元器件为第二滤波电容3971。第二滤波电容3971可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第二滤波电容3971位于凹槽326内。部分第二滤波电容3971位于第一通孔327内。第二滤波电容3971的一端连接于电路板31，另一端连接于第一焊球3331。第一焊球3331通过第二滤波电容3971电连接于电路板31。302.可以理解的是，通过在架高板32设置第一通孔327，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第一通孔327内的空间)。此时，再将设置于电路板31上其他位置的第二滤波电容3971排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第二滤波电容3971的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。303.另外，通过将第二滤波电容3971的一端电连接于电路板31，另一端电连接于通用存储器33的第一焊球3331，从而较大程度地缩短第二滤波电容3971与第一焊球3331之间的距离，第二滤波电容3971的滤波效果较佳。304.在其他可选的方式中，第一通孔327也可以与多个焊球333相对设置。此时，第一通孔327占用多个第一导电件322的空间。架高板32减少了多个第一导电件322。此时，第二滤波电容3971的数量也为多个。305.在其他可选的方式中，当第一通孔327的尺寸较小时，第一通孔327内也可以未设置第一滤波电容395。306.第八种可选的方式，与第六种可选的方式(参阅附图29与附图30)相同的技术内容不再赘述：请参阅图33a和图33b，图33a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；图33b是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图。需要说明的是，图33b所示的剖面图的所在位置也在图33a中的相应位置示出，也即图33a也示意了剖面线b-b线。307.通用存储器33的焊球333包括间隔设置的第一焊球3331和第二焊球3332。部分第一通孔327与第一焊球3331及第二焊球3332相对设置。需要说明的是，中间无剖面线的焊球333未与第一通孔327相对设置。此时，相较于附图29，第一通孔327占用两个第一导电件322的空间。架高板32减少了两个第一导电件322。308.此外，第六电子元器件为第三滤波电容3972。第三滤波电容3972可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第三滤波电容3972位于凹槽326内。部分第三滤波电容3972位于第一通孔327内。第三滤波电容3972的一端连接于第一焊球3331，另一端连接于第二焊球3332。第一焊球3331通过第三滤波电容3972电连接于第二焊球3332。309.可以理解的是，通过将第三滤波电容3972的一端电连接于第一焊球3331，另一端电连接于第二焊球3332，从而较大程度地缩短第三滤波电容3972与第一焊球3331之间的距离，以及第三滤波电容3972与第二焊球3332之间的距离，进而使得第三滤波电容3972的滤波效果较佳。310.在其他可选的方式中，第一通孔327内也可以设置有第六种可选的方式的第一滤波电容395。311.在其他可选的方式中，第一通孔327内也可以设置第二种可选的方式的胶层326。312.第九种可选的方式中，与第一种可选的实施方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图34与图35，图34是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图35是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图35所示的剖面图的所在位置也在图34中的相应位置示出，也即图34也示意了剖面线b-b线。架高板32设置有第二通孔328。第二通孔328自架高板32的顶面3211贯穿至架高板32的底面3212。在本实施方式中，第二通孔328与第一导电件322错开设置。此时，第二通孔328与焊球333错开设置。应理解，第二通孔328的形状、大小、数量不仅限于附图34与35所示意的形状、大小、数量。313.另外，电路板组件30包括第七电子元器件。第七电子元器件可以包括电源分配网络的部分电子元器件。具体的，第七电子元器件的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。314.在本实施方式中，第七电子元器件为第一滤波电容396。第一滤波电容396可用于对通用存储器33的电源和信号进行滤波等电性能处理。在其他可选的方式中，第七电子元器件也可以包括电源分配网络的其他部分电子元器件。315.第一滤波电容396固定于电路板31，且第一滤波电容396与焊球333错开设置。附图35中的无剖面线的焊球333与第一滤波电容396不在同一剖面上，该焊球333与第一滤波电容396错开设置。第一滤波电容396电连接于电路板31。此外，第一滤波电容396位于第二通孔328内。需要说明的是，在不考虑架高板32与电路板31之间的缝隙的情况下，第一滤波电容396可以全部位于第二通孔328内内。当架高板32与电路板31之间的缝隙较大的情况时，第一滤波电容396部分位于第二通孔328内，部分位于架高板32与电路板31之间。此外，部分第一滤波电容396也可以伸出第二通孔328，且位于架高板32与通用存储器33之间。316.可以理解的是，通过在架高板32设置第二通孔328，且第二通孔328自架高板32的顶面3211贯穿至架高板32的底面3212，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第二通孔328内的空间以及通用存储器33与第二通孔328之间的空间)。此时，再将设置于电路板31上其他位置的第一滤波电容396排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一滤波电容396的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。317.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。318.在其他可选的方式中，当第二通孔328占据大部分架高板32的空间时，部分第一导电件322可以相对周侧面3214露出。部分第一导电件322也可以相对第二通孔328的孔壁露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。319.在其他可选的方式中，第九种可选的方式也可以与第一种可选的方式、第二种可选的方式、第三种可选的方式以及各个可选的方式内的任一种可选的方式相互结合。320.第十种可选的方式中，与第九种可选的方式(参阅附图34与附图35)相同的技术内容不再赘述：请参阅图36与图37，图36是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图37是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图37所示的剖面图的所在位置也在图36中的相应位置示出，也即图36也示意了剖面线b-b线。通用存储器33的焊球333包括第一焊球3331。部分第二通孔328与第一焊球3331相对设置。需要说明的是，中间无剖面线的焊球333未与第二通孔328相对设置。此时，相较于附图34，第二通孔328占用一个第一导电件322的空间。架高板32减少了一个第一导电件322。321.另外，第七电子元器件为第二滤波电容3971。第二滤波电容3971可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第二滤波电容3971位于第二通孔328内。322.第二滤波电容3971的一端连接于电路板31，另一端连接于通用存储器33的第一焊球3331。323.第一焊球3331通过第二滤波电容3971电连接于电路板31。324.可以理解的是，通过在架高板32设置第二通孔328，从而进一步地在通用存储器33与电路板31之间的区域内开辟出能够排布电子元器件的空间(包括第二通孔328内的空间)。此时，再将设置于电路板31上其他位置的第二滤波电容3971排布于该空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第二滤波电容3971的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。325.另外，通过将第二滤波电容3971的一端电连接于电路板31，另一端电连接于通用存储器33的焊球333，从而较大程度地缩短第二滤波电容3971与焊球333之间的距离，第二滤波电容3971的滤波效果较佳。326.在其他可选的方式中，第二通孔328也可以与多个焊球333相对设置。此时，第二通孔328占用多个第一导电件322的空间。架高板32减少了多个第一导电件322。此时，第二滤波电容3971的数量也为多个。327.在其他可选的方式中，当第二通孔328的尺寸较小时，第二通孔328内也可以未设置第一滤波电容396。328.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。329.第十一种可选的方式中，与第九种可选的方式(参阅附图34与附图35)相同的技术内容不再赘述：请参阅图38与图39，图38是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图39是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图39所示的剖面图的所在位置也在图38中的相应位置示出，也即图38也示意了剖面线b-b线。330.其中，通用存储器33的焊球333包括第一焊球3331与第二焊球3332。部分第二通孔328与第一焊球3331及第二焊球3332相对设置。需要说明的是，中间无剖面线的焊球333未与第二通孔328相对设置。此时，相较于附图34，第二通孔328占用两个第一导电件322的空间。架高板32减少了两个第一导电件322。331.另外，第七电子元器件为第三滤波电容3972。第三滤波电容3972可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第三滤波电容3972位于第二通孔328内。第三滤波电容3972的一端连接于第一焊球3331，另一端连接于第二焊球3332。第一焊球3331通过第三滤波电容3972电连接于第二焊球3332。332.可以理解的是，通过将第三滤波电容3972的一端电连接于第一焊球3331，另一端电连接于第二焊球3332，从而较大程度地缩短第三滤波电容3972与第一焊球3331之间的距离，以及第三滤波电容3972与第二焊球3332之间的距离，第三滤波电容3972的滤波效果较佳。333.在其他可选的方式中，第二通孔328内也可以设置有第九种可选的方式的第一滤波电容396。334.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。335.第十二种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图40，图40是图5所示的电路板组件30的另一种实施方式的俯视图。架高板32还包括朝向相反的第一侧面3215与第二侧面3216，以及朝向相反的第三侧面3217与第四侧面3218。第三侧面3217与第四侧面3218连接在第一侧面3215与第二侧面3216之间。第三侧面3217与第四侧面3218之间的长度大于第一侧面3215与第二侧面3216之间的长度。336.在本实施方式中，第一侧面3215与第二侧面3216在第一表面312的正投影为第四投影。部分第四投影位于第一投影之内，也即部分第一侧面3215与部分第二侧面3216位于通用存储器33与电路板31之间。第三侧面3217与第四侧面3218相对通用存储器33的边缘伸出。在其他可选的方式中，第三侧面3217与第四侧面3218中的一者可以相对通用存储器33的边缘伸出。或者，第三侧面3217与第四侧面3218也可以均与通用存储器33的边缘齐平设置，或者未相对边缘伸出。337.另外，第一电子元器件34的数量为多个。一部分第一电子元器件34靠近第一侧面3215设置。一部分第一电子元器件34靠近第二侧面3216设置。此时，第一电子元器件34分布于架高板32的两侧。338.需要说明的是，由于通用存储器33覆盖架高板32的部分第一侧面3215、部分第二侧面3216以及第一电子元器件34，附图40通过虚线示意出部分第一侧面3215、部分第二侧面3216以及第一电子元器件34。339.可以理解的是，通过设置第三侧面3217与第四侧面3218之间的长度大于第一侧面3215与第二侧面3216之间的长度，从而增大架高板32在x轴方向上的尺寸。此时，一方面，架高板32的整体强度较佳。架高板32能够较稳定地支撑通用存储器33。另一方面，架高板32具有足够的空间来设置紧固件(例如螺钉、螺丝、或者焊盘)，从而利用紧固件将架高板32稳定地固定于电路板31。340.此外，通过在通用存储器33与电路板31之间设置架高板32，且部分第一侧面3215与部分第二侧面3216位于通用存储器33与电路板31之间，从而在通用存储器33与电路板31之间的区域内开辟出能够排布器件的空间(包括通用存储器33、第一侧面3215与电路板31所围的空间，以及通用存储器33、第二侧面3216和电路板31所围的空间)。此时，若将设置于电路板31上其他位置的第一电子元器件34排布于该空间内，则一方面较大程度地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率，另一方面电路板31上的其他位置能够腾出设置第一电子元器件34的面积，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。此时，若将具有新功能的第一电子元器件34排布于该空间内，则一方面较大程度地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。341.在其他可选的方式中，第一电子元器件34的数量也可以为一个。第一电子元器件34靠近第一侧面3215设置，或者靠近第二侧面3216设置。342.在其他可选的方式中，第十二种可选的方式可以与第一种可选的方式至第十一种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。343.请参阅图41，图41是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。架高板32的第二导电件323位于第一导电件322的两侧。一部分第二导电件323位于第一导电件322与第三侧面3217之间。一部分第二导电件323位于第一导电件322与第四侧面3218之间。需要说明的是，第二导电件323的数量以及排布形状不仅限于附图41所示意的数量及排布形状。344.可以理解的是，由于架高板32在x轴方向上的尺寸较大，当将第二导电件323沿x轴方向排布时，第二导电件323的数量可以排布得更多。这样，架高板32与电路板31(请参阅图40)之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发射碰撞时，架高板32与电路板31之间的连接点，以及架高板32与通用存储器33(请参阅图40)之间的连接点不容易开裂。345.此外，电路板31一般会通过螺钉固定于电子设备100的内部，此时，在电路板31上锁螺钉，或者从电路板31上拆卸螺钉的过程中，螺钉会对电路板31施加应力。该应力容易经电路板31传递至架高板32以及通用存储器33。当架高板32与电路板31具有较佳的连接牢固度时，架高板32能够有效地抵抗该部分应力，从而避免架高板32与电路板31之间的连接点发生开裂，或者通用存储器33与架高板32之间的连接点发生开裂。346.上文具体介绍了一种芯片33的焊球333的排布方式。下文将结合相关附图具体介绍另外几种芯片33的焊球333的排布。当芯片33的焊球333采用下文的排布方式时，芯片33也可以通过架高板32架高，从而在芯片33与电路板31之间开辟新的空间。该空间可以用于排布第一电子元器件34，从而显著地提高电路板组件30的空间利用率。347.第十三种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图42，图42是图5的电路板组件的芯片的另一种实施方式的仰视图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2小于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3小于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。348.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域能够被腾出。349.请参阅图43，图43是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括第一侧面3215。多个第一电子元器件34靠近第一侧面3215设置。需要说明的是，由于芯片33覆盖架高板32以及第一电子元器件34，附图43通过虚线示意性地给出了架高板32以及第一电子元器件34。350.在其他可选的方式中，第十三种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。351.第十四种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图44，图44是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3小于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。352.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域以及第n列an与第二边缘3312之间的区域能够被腾出。353.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。354.请参阅图45，图45是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括朝向相反的第一侧面3215与第二侧面3216。多个第一电子元器件34的一部分靠近第一侧面3215设置，另一部分靠近第二侧面3216设置。需要说明的是，由于芯片33覆盖架高板32以及第一电子元器件34，附图45通过虚线示意性地给出了架高板32以及第一电子元器件34。355.在其他可选的方式中，第十四种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。356.第十五种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图46，图46是图5的电路板组件的芯片的再一种实施方式的结构示意图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3大于或等于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。357.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域以及第一行b1与第三边缘3313之间的区域能够被腾出。358.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。359.请参阅图47，图47是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括朝向相反的第一侧面3215与第二侧面3216，以及朝向相反的第三侧面3217与第四侧面3218。第三侧面3217与第四侧面3218连接在第一侧面3215与第二侧面3216之间。多个第一电子元器件34的一部分靠近第一侧面3215设置，另一部分靠近第二侧面3216设置，另一部分靠近第三侧面3217设置。需要说明的是，由于芯片33覆盖架高板3232以及第一电子元器件34，附图47通过虚线示意性地给出了架高板3232以及第一电子元器件34。360.在其他可选的方式中，第十五种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。361.第十六种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图48，图48是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333排布于主体331的周缘。多个焊球333呈环状。此时，多个焊球333未排满主体311的表面。主体331的中部区域能够被腾出。362.请参阅图49及图50，图49是图5的电路板组件的架高板的再一种实施方式的俯视图。图50是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图50所示的剖面图的所在位置也在图48和图49中的相应位置示出，也即图48和图49也示意了剖面线b-b线。架高板32设置有第三通孔329。第三通孔329自架高板32的顶面3211贯穿至架高板32的底面3212。架高板32呈环状。此外，第一电子元器件34位于第三通孔329内，也即第一电子元器件34位于架高板32所围的区域内。此外，第一电子元器件34也可以伸出第三通孔329。363.在本实施方式中，由于芯片33中焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的部分区域，从而使得主体331的部分区域能够被腾出。364.这样，通过在芯片33与电路板31之间设置架高板32，且架高板32设置有第三通孔329，从而在芯片33与电路板31之间的区域内开辟出新的空余空间(包括第三通孔329内的空间以及芯片33与第三通孔329之间的空间)。此时，再将设置于电路板31上其他位置的第一电子元器件34排布于该空余空间内，从而较大程度地利用芯片33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一电子元器件34的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。365.在其他可选的方式中，第十六种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。366.第十七种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图51，图51是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333排布于主体331的一侧。且多个焊球333分成多个部分。每一部分呈n行n列排布于主体331的一表面，其中n大于或等于1。每部分在主体331的排布面积等于每部分的长度乘以每部分的宽度。每部分的长度为第一行的焊球333的最外侧边缘与第n行的焊球333的最外侧边缘之间的距离。每部分的宽度为第一列的焊球333的最外侧边缘与第n列的焊球333的最外侧边缘之间的距离。附图51示意了多个焊球333分成四个部分。每部分的长度分别为c1、c2、c3以及c4。每部分的宽度分别为d1、d2、d3以及d4。此时，每个部分在主体331的排布面积依次为r1、r2、r3以及r4。367.这样，所有部分在主体331的排布面积的总和为rn，其中，rn＝r1 r2 r3 r4。另外，主体331的一侧的表面积为rm。rn与rm的比值小于或等于80％。此时，多个焊球333未排满主体331的表面。368.请参阅图52以及图53，并结合图51所示，图52是图5的电路板组件的架高板的再一种实施方式的俯视图。图53是图5所示的电路板组件的再一种实施方式的俯视图。架高板32设置有第三通孔329。第三通孔329与第一导电件322及第二导电件323错开设置。此时，当芯片33固定于架高板32时，第三通孔329与焊球333错开设置。369.另外，第一电子元器件34位于第三通孔329内。370.在本实施方式中，由于芯片33中焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的部分区域，从而使得主体331的部分区域能够被腾出。371.这样，通过在芯片33与电路板31之间设置架高板32，且架高板32设置有第三通孔329，从而在芯片33与电路板31之间的区域内开辟出新的空余空间(包括第三通孔329内的空间以及芯片33与第三通孔329之间的空间)。此时，再将设置于电路板31上其他位置的第一电子元器件34排布于该空余空间内，从而较大程度地利用芯片33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一电子元器件34的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。372.在其他可选的方式中，第十七种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。373.以上，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本
技术领域：
：的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。当前第1页12当前第1页12
技术领域：
：，特别涉及一种电路板组件及电子设备。
背景技术：
：：2.随着手机技术的日趋发展，用户希望手机的电路板中能够集成更多的电子元器件，从而实现手机的更多样化功能。然而，传统手机的电路板的面积是有限的，很难设置较多的电子元器件，手机很难实现更多样化功能。因此，设计一种排布有较多电子元器件的电路板组件日趋紧迫。技术实现要素：3.本技术技术方案提供一种排布有较多电子元器件的电路板组件及电子设备。4.第一方面，提供了一种电路板组件。电路板组件包括电路板、架高板、第一电子元器件以及芯片。所述架高板设置于所述电路板。所述第一电子元器件固定于所述电路板。所述第一电子元器件与所述架高板位于所述电路板的同一侧。所述芯片包括多个焊球。所述多个焊球固定于所述架高板远离所述电路板的一侧。所述芯片通过所述架高板电连接所述电路板。所述芯片在第一表面的正投影为第一投影。所述第一电子元器件在所述第一表面的正投影为第二投影。所述第二投影位于所述第一投影之内。所述第一表面为所述电路板朝向所述架高板的表面。此时，在所述电路板组件的厚度方向上，所述芯片覆盖所述第一电子元器件，也即所述第一电子元器件位于所述芯片与所述电路板之间。5.在本技术中，芯片以通用存储器为例进行描述。可以理解的是，通用存储器包括主体及多个焊球。多个焊球设置于主体的一表面。其中，主体的内部一般采用多层设置，此时，通主体的多条时钟线能够共用一条地址线。主体的地址线的数量较少。与地址线电连接的焊球的数量能够相应地减少。此时，多个焊球将未能够排满主体的表面。通过将焊球集中排布于主体的部分区域，在主体的表面上腾出未排布焊球的区域。在本实现方式中，焊球集中排布于主体的中部。6.可以理解的是，通过在通用存储器的中部与电路板之间设置架高板，从而在通用存储器与电路板之间的区域内开辟出能够排布器件的空间，也即通用存储器中被腾出的区域与电路板、架高板所围的区域。这样，若将设置于电路板上其他位置的第一电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，提高电路板组件的空间利用率，另一方面电路板上的其他位置也能够腾出设置第一电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第一电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，另一方面电子设备能够实现多样化的功能。7.另外，当第一电子元器件位于电路板与通用存储器之间时，第一电子元器件与通用存储器在电路板上的排布更加的紧凑。电路板上的面积不容易被浪费。8.另外，架高板既可以起到支撑通用存储器的作用，又可以起到将通用存储器电连接至电路板的作用。因此，本实施方式的架高板具有“一物多用”的功能。9.在本实施方式中，第一电子元器件可以包括电源分配网络的部分电子元器件。10.例如，第一电子元器件可以包括电源芯片。电源芯片电连接于通用存储器。电源芯片可以用于给通用存储器提供能量。可以理解的是，当电源芯片位于通用存储器与电路板之间时，电源芯片与通用存储器之间的连接距离较小，此时，能量在传输过程中损耗较小。11.再例如，第一电子元器件也可以包括滤波电容。滤波电容连接于电源芯片与通用存储器之间。可以理解的是，当电源芯片给通用存储器提供能量时，滤波电容能够对电源的信号进行滤波等电性能处理。此外，由于滤波电容位于通用存储器与电路板之间，滤波电容与通用存储器之间的连接距离较短。此时，滤波电容的滤波效果较佳。12.再例如，第一电子元器件也可以包括调压电阻。调压电阻连接于电源芯片与通用存储器之间。当电源芯片给通用存储器提供能量时，调压电阻能够调节流入通用存储器内部的电压。由于调压电阻位于通用存储器与电路板之间，调压电阻与通用存储器之间的连接距离较短。调压电阻的调压效果较佳，也即流入通用存储器内部的电压更佳准确。13.在其他可选的方式中，第一电子元器件也可以包括稳压器、电感等电子元器件。14.在其他可选的方式中，当第一电子元器件包括电源分配网络的部分电子元器件时，第一电子元器件也可以对电路板组件的其他芯片的电源和信号进行滤波等电性能处理。15.在其他可选的方式中，第一电子元器件也可以包括其他具有新功能的芯片，例如指南针芯片、近距离无线通信技术(nearfieldcommunication,nfc)芯片、快充芯片或者wifi芯片等。16.根据第一方面的一种可能的实现方式中，所述架高板的周侧面在所述第一表面的正投影为第三投影。所述第三投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件环绕所述架高板的周侧面设置。此时，所述第一电子元器件位于所述架高板的周边。多个第一电子元器件可以围成环状、“l”型、“匚”型、“г”型或者п型等。17.可以理解的是，当多个所述第一电子元器件环绕所述架高板的周侧面设置时，通用存储器与电路板之间能够排布器件的空间较大。此时，排布于该空间内的第一电子元器件的数量较多。这样，电路板组件的空间利用率较高，且电子设备更容易多样化的功能。18.根据第一方面的一种可能的实现方式中，所述架高板包括朝向相反的第一侧面与第二侧面，以及朝向相反的第三侧面与第四侧面。所述第三侧面与所述第四侧面连接在所述第一侧面与所述第二侧面之间。所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度。所述第一侧面与所述第二侧面在所述第一表面的正投影为第四投影。部分所述第四投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件靠近所述第一侧面设置。或者，多个所述第一电子元器件靠近所述第二侧面设置。或者，部分所述第一电子元器件靠近所述第一侧面设置且部分所述第一电子元器件靠近所述第二侧面设置。19.可以理解的是，当所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度时，可将架高板靠近第三侧面的端部，以及架高板靠近所述第四侧面的端部连接于电路板。此时，架高板与电路板连接面积较大，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。20.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。21.根据第一方面，或以上第一方面的任意一种实现方式，架高板的高度在0.1毫米至5毫米的范围内，也即架高板的顶面与架高板的底面之间的距离在0.1毫米至5毫米。例如，架高板的高度可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。此时，第一电子元器件可以采用高度在0.1毫米至5毫米的电子元器件。22.可以理解的是，在该尺寸下，一方面，电路板组件的厚度不会因架高板的高度太高而显著地增大，此时，当电路板组件应用于电子设备时，电子设备的厚度也不会较大程度增大。另一方面，电路板与通用存储器之间的距离较大。此时，电路板与通用存储器之间能够排布一些高度较高的器件。23.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端，所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。所述架高板的顶面为所述架高板朝向所述芯片的表面。所述架高板的底面为所述架高板朝向所述电路板的表面。24.可以理解的是，通过将每个所述第一导电件的第一端均连接于所述焊球，第二端连接于所述电路板，从而使得通用存储器能够通过架高板电连接于电路板。25.根据第一方面，或以上第一方面的任意一种实现方式，电路板还可以包括多个接地件。所述多个接地件与所述第一投影相对设置。此时，在电路板组件的厚度方向上，通用存储器覆盖接地件。多个接地件均接地。这样，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。26.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。所述多个第二导电件位于所述多个第一导电件与所述架高板的周侧面之间。每个所述第二导电件靠近所述电路板的端部均连接于所述电路板，每个所述第二导电件靠近所述电路板的端部均通过所述电路板接地。每个所述第二导电件靠近所述通用存储器的端部均连接有第一焊盘。所述第一焊盘相对所述架高板朝向所述通用存储器的表面伸出。27.可以理解的是，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至电路板，并经电路板传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。28.另外，由于多个第二导电件大致形成一个环状，使得当第一电子元器件产生的静电从不同方向靠近焊球时，大部分静电能够被第一焊盘捕获，并经第二导电件传输至大地，从而有效地避免通用存储器被损坏。29.另外，通过第二导电件连接于电路板，从而使得架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。30.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。31.一种实现方式中，每个所述第二导电件靠近所述通用存储器的端部连接于接地件，并通过接地件接地。32.根据第一方面，或以上第一方面的任意一种实现方式，所述第二导电件相对所述架高板的周侧面露出。33.可以理解的是，当第一电子元器件或者电路板上的其他电子元器件产生静电，且静电靠近通用存储器时，静电能够较容易被第二导电件捕获，并经第二导电件以及第二焊盘传输至电路板，再经电路板传输至大地。这样，通用存储器不容易被静电损坏。此外，由于第二导电件相对基板的周侧面露出，使得第二导电件相对基板露出的面积较多。这样，第二导电件能够屏蔽来自较多方向的静电，也即第二导电件屏蔽静电的能力较佳。34.另外，第二导电件可以采用钻孔电镀的常规工艺所形成。此时，第二导电件呈弧形结构。可以理解的是，相较于侧壁电镀工艺，通过钻孔电镀工艺可以省去孔壁化学沉铜、电镀铜等步骤，从而降低架高板的加工复杂度以及降低加工成本。35.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件包括第二电子元器件。所述第二电子元器件设置于所述架高板的周侧面。所述第二电子元器件电连接于所述架高板。36.可以理解的是，通过将第二电子元器件设置于架高板的周侧面，从而有效地利用周侧面的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第一电子元器件的面积较少而导致排布的第一电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。37.另外，当第二电子元器件固定于架高板的周侧面时，电路板上的其他位置也能够腾出设置第二电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。或者，当第二电子元器件为具有新功能的电子元器件时，电子设备也能够实现多样化功能。38.根据第一方面，或以上第一方面的任意一种实现方式，电路板组件还包括屏蔽罩。屏蔽罩固定于电路板，且屏蔽罩盖住通用存储器。此时，屏蔽罩也盖住架高板与第一电子元器件。这样，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。39.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件还包括胶层。部分所述胶层设置于所述通用存储器与所述架高板之间。40.可以理解的是，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。41.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有胶槽。所述胶槽的开口位于所述架高板的顶面。部分所述胶层设置于所述胶槽内。42.可以理解的是，当架高板设置有胶槽时，架高板的表面积能够增大。此时，当部分胶层设置于胶槽内时，胶层与架高板之间的连接面积较大，通用存储器与架高板之间的连接牢固度更佳。43.另外，相较于在电路板上开设胶槽，本实施方式通过在架高板开设胶槽，从而有效地利用架高板的面积小的优势，显著地降低开设胶槽的时间，简化开设胶槽的工序，进而显著地降低成本，以及避免了电路板发生损坏。44.根据第一方面，或以上第一方面的任意一种实现方式，所述胶槽的开口自所述架高板的顶面延伸至部分所述架高板的周侧面。45.可以理解的是，在点胶过程中，通用存储器与架高板之间的胶水能够通过周侧面的开口流出。此时，滞留在通用存储器与架高板之间的胶水较少。当通用存储器与架高板之间的胶水固化形成胶层时，胶层在厚度方向上的厚度不会太厚。通用存储器与架高板之间的胶层不容易因受热膨胀而迫使通用存储器的焊球与架高板分开。46.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设有导流孔。所述导流孔自所述胶槽的底壁贯穿至所述架高板底面。部分所述胶层位于所述导流孔。部分所述胶层设置于所述电路板与所述架高板之间。47.可以理解的是，在点胶过程中，通用存储器与架高板之间的胶水能够通过胶槽、导流孔流动至电路板与架高板之间。此时，滞留在通用存储器与架高板之间的胶水较大程度地减少。当通用存储器与架高板之间的胶水固化形成胶层时，胶层在厚度方向上的厚度较薄。这样，通用存储器与架高板之间的胶层不容易因受热膨胀而迫使通用存储器与架高板分开。48.另外，当通用存储器与架高板之间的胶水通过胶槽、导流孔流动至电路板与架高板之间，并固化形成胶层时，胶层将电路板与架高板进一步粘牢。此时，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发生碰撞时，架高板不容易与电路板发生分离或者裂开。49.另外，相较于分别通过在通用存储器与架高板之间点胶，以及在电路板与架高板之间点胶的方案，在本实施方式中，当在架高板设置胶槽与导流孔时，通过在通用存储器与架高板之间点胶，胶水能够同时在通用存储器与架高板之间，电路板与架高板之间形成胶层。换言之，本实施方式在一个位置点胶，可在两个位置同时形成胶层。本实施方式的点胶次数较少，可以节省工艺步骤，减少成本投入。50.根据第一方面，或以上第一方面的任意一种实现方式，导流孔的形状也可以为“上宽下窄”的阶梯孔，也即导流孔在胶槽底壁的开口的尺寸大于导流孔在底面的开口的尺寸。51.可以理解的是，对于焊球排布较为密集的通用存储器，在点胶过程中，焊球之间的胶水能够快速地经导流孔流出。此时，滞留在焊球之间的胶水的量较少。当焊球之间的胶水固化形成胶层时，胶层的厚度较薄。这样，焊球之间的胶层不容易因受热膨胀而迫使通用存储器与架高板分开。52.根据第一方面，或以上第一方面的任意一种实现方式，导流孔的形状也可以为“上窄下宽”的阶梯孔，也即导流孔在胶槽的开口的尺寸小于导流孔在底面的开口的尺寸。53.可以理解的是，对于焊球排布较为稀疏的通用存储器，在点胶过程中，焊球之间的胶水能够以较慢的速度经导流孔流出。此时，滞留在焊球之间的胶水的量较适中。当焊球之间的胶水固化形成胶层时，胶层的厚度较适中。这样，焊球之间的胶层不容易因厚度较薄而降低通用存储器与架高板之间的连接牢固度。54.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设有凹槽。所述凹槽的开口位于所述架高板的底面。所述电路板组件包括第三电子元器件。所述第三电子元器件位于所述凹槽内。所述第三电子元器件固定于所述电路板，且电连接于所述电路板。55.可以理解的是，本实施方式通过在架高板设置凹槽，且凹槽的开口位于架高板的底面，从而进一步地在通用存储器与电路板之间的区域内开辟出能够排布电子元器件的空间，也即凹槽与电路板所围的空间。此时，若将设置于电路板上其他位置的第三电子元器件设置于凹槽内，从而有效地利用通用存储器与电路板之间的空间，提高电路板组件的空间利用率。另外，电路板上的其他位置能够腾出设置第三电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第三电子元器件排布于该空间内，则一方面有效地利用通用存储器与电路板之间的空间，另一方面电子设备能够实现多样化的功能。56.另外，第三电子元器件与通用存储器在电路板上的排布更加的紧凑。电路板上的面积不容易被浪费。57.根据第一方面，或以上第一方面的任意一种实现方式，所述凹槽的开口自所述架高板的底面延伸至部分所述架高板的周侧面。58.可以理解的是，通过将凹槽的开口延伸至周侧面，从而增大凹槽与电路板所围空间的体积。此时，排布于凹槽内的第三电子元器件的数量更多，或者第三电子元器件的尺寸更大。这样，电路板上的其他位置能够腾出更多的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。59.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件还包括第四电子元器件。所述第四电子元器件设置于所述凹槽的侧壁。所述第四电子元器件电连接于所述架高板。60.可以理解的是，通过将第四电子元器件设置于凹槽的侧壁，从而有效地利用凹槽的侧壁的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第三电子元器件的面积较少而导致排布的第三电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。61.另外，当第四电子元器件设置于凹槽的侧壁时，电路板上的其他位置也能够腾出设置第四电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。62.根据第一方面，或以上第一方面的任意一种实现方式，所述电路板组件包括第五电子元器件。所述第五电子元器件设置于所述凹槽的底壁。所述第五电子元器件电连接于所述架高板。63.可以理解的是，通过将第五电子元器件设置于凹槽的底壁，从而有效地利用凹槽的底壁的面积。此时，通用存储器与电路板之间的空间不容易因电路板上固定第三电子元器件的面积较少而导致排布的第三电子元器件的数量较少。换言之，通用存储器与电路板之间的空间能够排布较多的电子元器件，电路板组件的空间的利用率较高。64.另外，当第五电子元器件设置于凹槽的底壁时，电路板上的其他位置也能够腾出设置第五电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。65.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有第一通孔。所述第一通孔自所述凹槽的底壁贯穿至所述架高板的顶面。所述电路板组件包括第六电子元器件。部分所述第六电子元器件位于所述凹槽内。部分所述第六电子元器件位于所述第一通孔内。66.可以理解的是，通过在架高板设置第一通孔，且第一通孔自凹槽的底壁贯穿至架高板的顶面，从而进一步地在通用存储器与电路板之间的区域内开辟出新的空余空间(包括第一通孔内的空间以及通用存储器与第一通孔之间的空间)。此时，再将设置于电路板上其他位置的第六电子元器排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第六电子元器的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。67.根据第一方面，或以上第一方面的任意一种实现方式，所述第一通孔与所述焊球错开设置。所述第六电子元器件包括第一滤波电容。所述第一滤波电容固定于所述电路板。所述第一滤波电容电连接于所述电路板。68.可以理解的是，通过将设置于电路板上其他位置的第六电子元器排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第六电子元器的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。69.根据第一方面，或以上第一方面的任意一种实现方式，所述焊球包括第一焊球。所述第一焊球与所述第一通孔相对设置。所述第六电子元器件包括第二滤波电容。所述第二滤波电容的一端连接于所述第一焊球，另一端固定于所述电路板。所述第一焊球通过所述第二滤波电容电连接于所述电路板。70.可以理解的是，通过将第二滤波电容的一端电连接于电路板，另一端电连接于通用存储器的第一焊球，从而较大程度地缩短第二滤波电容与第一焊球之间的距离，第二滤波电容的滤波效果较佳。71.根据第一方面，或以上第一方面的任意一种实现方式，所述焊球包括间隔设置的第一焊球及第二焊球。所述第一焊球与所述第二焊球均与所述第一通孔相对设置。72.所述第六电子元器件包括第三滤波电容。所述第三滤波电容的一端连接于所述第一焊球，另一端连接于所述第二焊球。所述第一焊球通过所述第三滤波电容电连接于所述第二焊球。73.可以理解的是，通过将第三滤波电容的一端电连接于第一焊球，另一端电连接于第二焊球，从而较大程度地缩短第三滤波电容与第一焊球之间的距离，以及第三滤波电容与第二焊球之间的距离，进而使得第三滤波电容的滤波效果较佳。74.根据第一方面，或以上第一方面的任意一种实现方式，所述架高板设置有第二通孔。所述第二通孔自所述架高板的顶面贯穿至所述架高板的底面。所述电路板组件包括第七电子元器件。所述第七电子元器件位于所述第二通孔内。75.可以理解的是，通过在架高板设置第二通孔，且第二通孔自架高板的顶面贯穿至架高板的底面，从而进一步地在通用存储器与电路板之间的区域内开辟出新的空余空间(包括第二通孔内的空间以及通用存储器与第二通孔之间的空间)。此时，再将设置于电路板上其他位置的第一滤波电容排布于该空余空间内，从而较大程度地利用通用存储器与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第一滤波电容的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。76.根据第一方面，或以上第一方面的任意一种实现方式，通用存储器的焊球包括第一焊球。部分第二通孔与第一焊球相对设置。另外，第七电子元器件为第二滤波电容。第二滤波电容可以用于对通用存储器的电源和信号进行滤波等电性能处理。部分第二滤波电容位于第二通孔内。第二滤波电容的一端连接于电路板，另一端连接于通用存储器的第一焊球。第一焊球通过第二滤波电容电连接于电路板。77.可以理解的是，通过将第二滤波电容的一端电连接于电路板，另一端电连接于通用存储器的焊球，从而较大程度地缩短第二滤波电容与焊球之间的距离，第二滤波电容的滤波效果较佳。78.根据第一方面，或以上第一方面的任意一种实现方式，通用存储器的焊球包括第一焊球与第二焊球。部分第二通孔与第一焊球及第二焊球相对设置。另外，第七电子元器件为第三滤波电容。第三滤波电容可以用于对通用存储器的电源和信号进行滤波等电性能处理。部分第三滤波电容位于第二通孔内。第三滤波电容的一端连接于第一焊球，另一端连接于第二焊球。第一焊球通过第三滤波电容电连接于第二焊球。79.可以理解的是，通过将第三滤波电容的一端电连接于第一焊球，另一端电连接于第二焊球，从而较大程度地缩短第三滤波电容与第一焊球之间的距离，以及第三滤波电容与第二焊球之间的距离，第三滤波电容的滤波效果较佳。80.根据第一方面的一种可能的实现方式中，所述架高板为环状，所述第一电子元器件位于所述架高板所围的区域内。81.可以理解的是，通过将架高板设置为环状，从而在芯片与电路板之间的区域内开辟出新的空余空间(也即芯片、架高板所包围的区域以及电路板所围成的空间)。此时，再将设置于电路板上其他位置的第一电子元器件排布于该空余空间内，从而较大程度地利用芯片与电路板之间的空间，提高空间利用率。另外，电路板上的其他位置能够腾出设置第一电子元器件的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。82.根据第一方面的一种可能的实现方式中，所述芯片为通用存储器，所述第一电子元器件包括电源芯片、滤波电容或者调压电阻。所述架高板包括周侧面。所述架高板的周侧面在所述第一表面的正投影为第三投影。所述第三投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件环绕所述架高板的周侧面设置。83.所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端。所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。84.所述电路板包括接地件。所述接地件接地。所述接地件与所述第一投影相对设置。此时，在电路板组件的厚度方向上，所述通用存储器覆盖所述接地件。85.所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。所述多个第二导电件位于所述多个第一导电件与所述架高板的周侧面之间。所述多个第二导电件环绕所述第一导电件设置。每个所述第二导电件靠近所述电路板的端部均连接于所述接地件，并通过所述接地件接地。每个所述第二导电件靠近所述通用存储器的端部均连接有第一焊盘。所述第一焊盘相对所述架高板朝向所述通用存储器的表面伸出。86.所述电路板组件还包括胶层。部分所述胶层设置于所述通用存储器与所述架高板之间。部分所述胶层设置于所述架高板与所述电路板之间。87.所述电路板组件还包括屏蔽罩。所述屏蔽罩固定于所述电路板，且所述屏蔽罩盖住所述通用存储器。88.可以理解的是，当多个所述第一电子元器件环绕所述架高板的周侧面设置时，通用存储器与电路板之间能够排布器件的空间较大。此时，排布于该空间内的第一电子元器件的数量较多。这样，电路板组件的空间利用率较高，且电子设备更容易多样化的功能。89.另外，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。90.另外，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至接地件，并经接地件传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。91.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。92.此外，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。93.另外，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。94.根据第一方面的一种可能的实现方式中，所述芯片为通用存储器。所述第一电子元器件包括电源芯片、滤波电容或者调压电阻。95.所述架高板包括朝向相反的第一侧面与第二侧面，以及朝向相反的第三侧面与第四侧面。所述第三侧面与所述第四侧面连接在所述第一侧面与所述第二侧面之间。所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度。所述第一侧面与所述第二侧面在所述第一表面的正投影为第四投影。所述第四投影位于所述第一投影之内。所述第一电子元器件的数量为多个。多个所述第一电子元器件靠近所述第一侧面设置。或者，多个所述第一电子元器件靠近所述第二侧面设置。或者，部分所述第一电子元器件靠近所述第一侧面设置且部分所述第一电子元器件靠近所述第二侧面设置。96.所述架高板包括基板及多个第一导电件。所述多个第一导电件均固定于所述基板。每个所述第一导电件均包括第一端及第二端。所述第一端相对所述架高板的顶面露出。所述第一端连接于所述焊球。所述第二端相对所述架高板的底面露出。所述第二端连接于所述电路板。97.所述电路板包括接地件。所述接地件与所述第一投影相对设置。所述接地件接地。98.所述架高板还包括多个第二导电件。所述多个第二导电件均固定于所述基板。一部分所述第二导电件位于所述第一导电件与所述第三侧面之间。一部分所述第二导电件位于所述第一导电件与所述第四侧面之间。每个所述第二导电件靠近所述电路板的端部均连接于所述接地件，并通过所述接地件接地。每个所述第二导电件靠近所述芯片的端部均连接有第一焊盘。所述第一焊盘相对所述架高板顶面伸出。99.所述电路板组件还包括胶层。部分所述胶层设置于所述芯片与所述架高板之间。部分所述胶层设置于所述架高板与所述电路板之间。100.所述电路板组件还包括屏蔽罩。所述屏蔽罩固定于所述电路板。且所述屏蔽罩盖住所述芯片。101.可以理解的是，由于所述第三侧面与所述第四侧面之间的长度大于所述第一侧面与所述第二侧面之间的长度，也即架高板在第三侧面朝向第四侧面的方向上的尺寸较大，当将第二导电件沿第三侧面朝向第四侧面的方向排布时，第二导电件的数量可以排布得更多。这样，架高板与电路板之间的连接牢固度更佳。当电子设备发生跌落或者与其他物体发射碰撞时，架高板与电路板之间的连接点，以及架高板与通用存储器之间的连接点不容易开裂。102.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。103.另外，当电路板上的电子元器件产生静电，且静电经电路板靠近通用存储器时，静电能够被接地件传输至大地。这样，通用存储器不容易因静电而发生损坏。104.另外，当第一电子元器件产生静电，且静电经架高板与通用存储器之间的空间靠近焊球时，静电能够被第一焊盘捕获，并经第一焊盘以及第二导电件传输至接地件，并经接地件传输至大地。这样，通用存储器不容易因第一电子元器件产生的静电而发生损坏。105.此外，电路板一般会通过螺钉固定于电子设备的内部，此时，在电路板上锁螺钉，或者从电路板上拆卸螺钉的过程中，螺钉会对电路板施加应力。该应力容易经电路板传递至架高板以及通用存储器。当架高板与电路板具有较佳的连接牢固度时，架高板能够有效地抵抗该部分应力，从而避免架高板与电路板之间的连接点发生开裂，或者通用存储器与架高板之间的连接点发生开裂。106.此外，当部分胶层设置于通用存储器与架高板之间时，一方面，胶层能够提高通用存储器与架高板之间的连接牢固度。当电子设备发生跌落或者与其他物体发射碰撞时，通用存储器不容易与架高板发生分离或者裂开。另一方面，当电路板上的电子元器件(包括第一电子元器件)产生静电，且静电经电路板靠近通用存储器时，静电能够被胶层屏蔽。此时，静电不容易损坏通用存储器。107.另外，当通用存储器周边的电子元器件产生静电，且静电靠近通用存储器时，屏蔽罩能够有效地屏蔽静电，防止静电损坏通用存储器。108.第二方面，提供了一种电子设备。该电子设备包括壳体及上述的电路板组件。所述电路板组件固定连接于所述壳体的内部。109.可以理解的是，当电路板组件应用于电子设备时，电子设备能够实现多样性的功能。附图说明110.图1是本技术实施例提供的电子设备的结构示意图；111.图2是图1所示的电子设备的部分分解示意图；112.图3是图1所示的电子设备在a-a线处的部分剖面示意图；113.图4是传统电子设备的电路板组件的俯视图；114.图5是图1所示电子设备的电路板组件的结构示意图；115.图6是图5所示的电路板组件的部分分解示意图；116.图7是图5所示的电路板组件的芯片的一种实施方式的仰视图；117.图8是图5所示的电路板组件的架高板的一种实施方式的俯视图；118.图9是图5所示的电路板组件在b-b线的一种实施方式的剖面示意图；119.图10是图5所示的电路板组件的一种实施方式的俯视图；120.图11是图5所示的电路板组件在b-b线的另一种实施方式的剖面示意图；121.图12是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；122.图13是图5所示的电路板组件的架高板的另一种实施方式的俯视图；123.图14是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；124.图15是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；125.图16是图5所示的电路板组件的架高板的再一种实施方式的俯视图；126.图17是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；127.图18是图5所示的电路板组件的架高板的再一种实施方式的俯视图；128.图19a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；129.图19b是图19a所示的架高板在c-c线的部分剖面示意图；130.图20是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；131.图21是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；132.图22是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；133.图23是图5所示的电路板组件的架高板的再一种实施方式的俯视图；134.图24是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；135.图25是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；136.图26是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；137.图27是图5所示的电路板组件的架高板的再一种实施方式的俯视图；138.图28是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；139.图29是图5所示的电路板组件的架高板的再一种实施方式的俯视图；140.图30是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；141.图31是图5所示的电路板组件的架高板的再一种实施方式的俯视图；142.图32是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；143.图33a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；144.图33b是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；145.图34是图5所示的电路板组件的架高板的再一种实施方式的俯视图；146.图35是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；147.图36是图5所示的电路板组件的架高板的再一种实施方式的俯视图；148.图37是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；149.图38是图5所示的电路板组件的架高板的再一种实施方式的俯视图；150.图39是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；151.图40是图5所示的电路板组件的架高板的再一种实施方式的俯视图；152.图41是图5所示的电路板组件的另一种实施方式的俯视图；153.图42是图5的电路板组件的芯片的另一种实施方式的仰视图；154.图43是图5所示的电路板组件的再一种实施方式的俯视图；155.图44是图5的电路板组件的芯片的再一种实施方式的仰视图；156.图45是图5所示的电路板组件的再一种实施方式的俯视图；157.图46是图5的电路板组件的芯片的再一种实施方式的仰视图；158.图47是图5所示的电路板组件的再一种实施方式的俯视图；159.图48是图5的电路板组件的芯片的再一种实施方式的仰视图；160.图49是图5的电路板组件的架高板的再一种实施方式的俯视图；161.图50是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图；162.图51是图5的电路板组件的芯片的再一种实施方式的仰视图；163.图52是图5的电路板组件的架高板的再一种实施方式的俯视图；164.图53是图5所示的电路板组件的再一种实施方式的俯视图。具体实施方式165.请参阅图1，图1是本技术实施例提供的电子设备100的结构示意图。电子设备100可以为手机、手表、平板电脑(tabletpersonalcomputer)、膝上型电脑(laptopcomputer)、个人数码助理(personaldigitalassistant，pda)、个人计算机、笔记本电脑、车载设备、可穿戴设备、增强现实(augmentedreality，ar)眼镜、ar头盔、虚拟现实(virtualreality，vr)眼镜、vr头盔或者设置有电路板的其他形态设备。图1所示实施例的电子设备100以手机为例进行阐述。为了便于描述，定义电子设备100的宽度方向为x轴。电子设备100的长度方向为y轴。电子设备100的厚度方向为z轴。166.请参阅图2，并结合图1所示，图2是图1所示电子设备100的部分分解示意图。电子设备100包括屏幕10、壳体20以及电路板组件30。需要说明的是，图1、图2以及下文的各附图仅示意性的给出了一些部件，这些部件的实际形状、实际大小和实际构造不受图1、图2以及下文的各附图所限定。167.其中，屏幕10可用于显示图像、文字等。屏幕10可以为平面屏，也可以为曲面屏，或者也可以为360°的环绕屏。图1及图2所示实施例的电子设备100以平面屏为例进行阐述。此外，屏幕10可以包括保护盖板11和显示屏12。保护盖板11层叠于显示屏12。保护盖板11可以紧贴显示屏12设置，可主要用于对显示屏12起到保护以及防尘作用。保护盖板11的材质可以为但不仅限于为玻璃。显示屏12可以采用有机发光二极管(organiclight-emittingdiode，oled)显示屏，有源矩阵有机发光二极体或主动矩阵有机发光二极体(active-matrixorganiclight-emittingdiode，amoled)显示屏等。168.另外，壳体20可用于支撑屏幕10。壳体20可以包括后盖21、边框22以及中板23。后盖21与屏幕10相对设置。后盖21与屏幕10分别安装于边框22的两侧，此时，后盖21、边框22与屏幕10共同围设出电子设备100的内部。中板23连接于边框22的内表面。中板23位于屏幕10与后盖21之间。中板24可以用于支撑相关器件。例如屏幕10以及电池等。在其他可选的方式中，壳体20也可以不包括中板24。169.一种可选的方式中，中板23可以与边框22为一体成型结构。在其他可选的方式中，中板23也可以通过拼接、焊接、卡扣卡合等方式固定于边框22上。170.一种可选的方式中，后盖21可以通过粘胶固定连接于边框22上。在另一种可选的方式中，后盖21与边框22为一体成型结构，即后盖21与边框22为一个整体结构。171.请参阅图3，并结合图2所示，图3是图1所示的电子设备100在a-a线处的部分剖面示意图。电路板组件30位于壳体20的内部。电路板组件30固定于中板23朝向后盖21的一侧。当壳体20未包括中板23时，电路板组件30可以直接固定连接于屏幕10。另外，附图1通过虚线示意性地给出了电路板组件30在壳体20的内部位置。应理解，电路板组件30的位置不仅限于附图1所示意的位置。172.此外，电路板组件30可以用于设置芯片以及电源分配网络(powerdistributionnet，pdn)。例如，芯片可以为中央处理器(centralprocessingunit，cpu)、图形处理器(graphicsprocessingunit，gpu)或者通用存储器(universalflashstorage，ufs)。电源分配网络包括电容、电感以及电阻等电子元器件。电源分配网络可以用于向各个芯片分配电量。173.请参阅图4，图4是传统电子设备的电路板组件的俯视图。电路板组件200包括电路板201、中央处理器202、通用存储器203以及电源分配网络204。中央处理器202、通用存储器203以及电源分配网络204分散地固定于电路板201上。附图4通过虚线示意性地圈出电源分配网络204。174.可以理解的是，传统电子设备的电路板组件201具有如下缺陷：175.1、由于中央处理器202、通用存储器203以及电源分配网络204分散地固定于电路板201，使得中央处理器202、通用存储器203以及电源分配网络204占用了电路板201的大部分面积，导致电路板201很难再设置其他电子元器件，这样，电子设备很难实现多功能化需求。176.2、中央处理器202、通用存储器203以及电源分配网络204在电路板201设置较为分散，导致中央处理器202与通用存储器203之间的空间、通用存储器203与电源分配网络204之间的空间，以及中央处理器202与电源分配网络204之间的空间被浪费，电路板201的空间利用率较低。177.在本技术中，通过设置一种电路板组件结构，电路板组件的电子元器件设置较为紧凑，从而一方面电路板组件的电路板能够排布较多的电子元器件，有利于电子设备实现多功能化需求；另一方面电路板组件的电路板的空间不容易被浪费，电路板组件的空间利用率能够较大程度地提高。下文将结合相关附图具体介绍电路板组件的几种设置方式。178.第一种可选的方式：请参阅图5及图6，图5是图1所示电子设备100的电路板组件30的结构示意图。图6是图5所示的电路板组件30的部分分解示意图。电路板组件30包括电路板31、架高板32(以参阅图6为主)、芯片33以及第一电子元器件34(以参阅图6为主)。应理解，第一电子元器件34的数量不仅限于图6所示意的四个。179.其中，电路板31可以为硬质电路板，也可以为柔性电路板，也可以为软硬结合电路板。电路板31可以采用fr-4介质板，也可以采用罗杰斯(rogers)介质板，也可以采用fr-4和rogers的混合介质板，等等。这里，fr-4是一种耐燃材料等级的代号，rogers介质板为一种高频板。180.请参阅图7，并结合图6所示，图7是图5所示的电路板组件30的芯片33的一种实施方式的仰视图。在本实施方式中，芯片33为通用存储器。下文的通用存储器的标号也一致通过33标识。在其他可选的方式中，芯片33也可以为其他类型。具体的下文将结合相关附图描述。这里不再赘述。181.其中，通用存储器33包括主体331及多个焊球333。多个焊球333设置于主体331的一表面。可以理解的是，通用存储器33的内部一般采用多层设置，此时，通用存储器33的多条时钟线能够共用一条地址线。此时，通用存储器33的地址线的数量较少。与地址线电连接的焊球333的数量能够相应地减少。此时，多个焊球333将未能够排满主体311的表面。可以理解的是，通过将焊球333集中排布于主体331的部分区域，在主体331的表面上腾出未排布焊球333的区域。182.在本实施方式中，焊球333在主体331的排布方式具有多种设置方式。下文将结合附图具体介绍一种实施方式。183.请再次参阅图7，主体331包括相对设置的第一边缘3311及第二边缘3312、相对设置的第三边缘3313及第四边缘3314。第三边缘3313与第四边缘3314连接在第一边缘3311与第二边缘3312之间。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3大于或等于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4大于或等于1毫米。此时，多个焊球333大致位于主体331的中部。184.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域、第一行b1与第三边缘3313之间的区域以及第n行b与第四边缘3314之间的区域能够被腾出。185.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。186.请参阅图8，并结合图6所示，图8是图5所示的电路板组件30的架高板32的一种实施方式的俯视图。架高板32包括基板321以及多个第一导电件322。187.其中，基板321可以采用硬质的基板321，也可以采用软质的基板321，也可以为软硬结合的基板321。此外，基板321可以采用fr-4介质板，也可以采用罗杰斯(rogers)介质板，也可以采用fr-4和rogers的混合介质板。188.另外，第一导电件322用于电连接焊球333(请参阅图7)。第一导电件322的数量与焊球333的数量相同。第一导电件322的排布形状与焊球333的排布形状相同。当然，在其他可选的方式中，第一导电件322的数量与焊球333的数量也可以不同。多个第一导电件322在基板321的排布形状与多个焊球333的排布形状也可以不同。189.请参阅图9，图9是图5所示的电路板组件30在b-b线的一种实施方式的剖面示意图。需要说明的是，图9所示的剖面图的所在位置也在图7与图8中的相应位置示出，也即图7与图8也示意了剖面线b-b线。另外，为了能够使得图9中的剖面图示意得更加清楚，图9中省去了部分焊球333以及部分第一导电件322。架高板32设置于电路板31。通用存储器33的焊球333固定于架高板32远离电路板31的一侧。此时，架高板32位于电路板31与通用存储器33之间。190.其中，架高板32的基板321包括顶面3211与底面3212。基板321的顶面3211朝向通用存储器33。基板321的底面3212朝向电路板31。应理解，基板321的顶面3211也为架高板32的顶面3211。基板321的底面3212也为架高板32的底面3212。191.另外，多个第一导电件322均固定于基板321。每个第一导电件322均包括第一端3221及第二端3222。第一端3221相对架高板32的顶面3211露出。第一端3221连接于一个焊球333。第二端3222相对架高板32的底面3212露出。第二端3222连接于电路板31。这样，通用存储器33通过架高板32电连接于电路板31。192.在其他可选的方式中，第一导电件322的一端也可以同时连接于多个焊球333。193.在其他可选的方式中，第一导电件322的结构不仅限于图9所示意的实心的柱体结构。第一导电件322也可以采用其他形状，例如空心的柱体结构。194.请再次参阅图9，每个第一导电件322的第二端3222均设置有固定焊盘3223。固定焊盘3223用于与电路板31的焊盘焊接。此时，第一导电件322通过固定焊盘3223电连接于电路板31。这样，通用存储器33的信号能够经焊球333、第一导电件322以及固定焊盘3223传输至电路板31。电路板31上的信号也能够经固定焊盘3223、第一导电件322与焊球333传输至通用存储器33。195.在其他可选的方式中，每个第一导电件322的第一端3221也可以设置有固定焊盘3223，并通过固定焊盘3223连接于焊球333。196.请再次参阅图9，架高板32在z轴方向上的高度在0.1毫米至5毫米的范围内，也即架高板32的顶面3211与架高板32的底面3212之间的距离在0.1毫米至5毫米。例如，架高板32的高度可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。可以理解的是，在该尺寸下，电路板组件30的厚度不会因架高板32的高度太高而显著地增大，此时，当电路板组件30应用于电子设备100时，电子设备100的厚度也不会较大程度增大。197.在其他可选的方式中，架高板32在z轴方向上的高度也可以不在该尺寸范围内。198.上文具体介绍了架高板32的一种设置方式。但架高板32的设置方式不局限于上文介绍的结构。例如，在其他可选的方式中，架高板32也可以为电路板、转接板或者连接器等。在其他可选的方式中，架高板32也可以未包括基板321。此时，通用存储器33通过多个第一导电件322直接连接于电路板31。199.此外，由上文也可知，本实施方式的架高板32既可以起到支撑通用存储器33的作用，又可以起到将通用存储器33电连接至电路板31的作用。因此，本实施方式的架高板32具有“一物多用”的功能。200.请再次参阅图9，第一电子元器件34固定于电路板31，且第一电子元器件34电连接于电路板31。第一电子元器件34与架高板32位于电路板31的同一侧。第一电子元器件34位于架高板32的周边。此外，电路板31包括第一表面312。第一表面312朝向架高板32。通用存储器33在第一表面312的正投影为第一投影。第一电子元器件34在第一表面312的正投影为第二投影。第二投影位于第一投影之内。可以理解的是，正投影指的是平行投射线垂直于投影面。此外，第二投影可以部分或者全部位于第一投影之内。此时，在z轴方向上，通用存储器33覆盖第一电子元器件34，也即第一电子元器件34位于电路板31与通用存储器33之间。201.另外，请参阅图10，并结合图9所示，图10是图5所示的电路板组件30的一种实施方式的俯视图。架高板32还包括周侧面3214。周侧面3214连接在架高板32的顶面3211(以参阅图9为主)与架高板32的底面3212(以参阅图9为主)之间。在本实施方式中，周侧面3214在第一表面312的正投影为第三投影。第三投影位于通用存储器33在第一表面312的正投影之内。此时，在z轴方向上，通用存储器33覆盖周侧面3214，也即架高板32的周侧面3214位于通用存储器33与电路板31之间。202.另外，多个第一电子元器件34环绕架高板32的周侧面3214设置。此时，多个第一电子元器件34可以围成一个大致呈环状的结构。需要说明的是，由于通用存储器33覆盖架高板32以及第一电子元器件34，附图10通过虚线示意性地给出了架高板32以及第一电子元器件34。203.在其他可选的方式中，多个第一电子元器件34环绕部分周侧面3214设置。此时，多个第一电子元器件34也可以围成“l”型、“匚”型、“г”型或者п型等。204.在本实施方式中，在尺寸方面上，第一电子元器件34可以采用高度在0.1毫米至5毫米的电子元器件。例如，第一电子元器件34可以包括英制008004、01005、0201或者0402等封装电容。再例如，第一电子元器件34采用玻璃体封装的芯片。可以理解的是，通过在通用存储器33与电路板31之间排布该尺寸的第一电子元器件34，能够避免电路板组件30的厚度因架高板32的高度太高而显著地增大。205.在本实施方式中，在功能方面上，第一电子元器件34可以包括电源分配网络的部分电子元器件。第一电子元器件34通过电路板31与架高板32电连接于通用存储器33。第一电子元器件34用于对通用存储器33的信号进行充电、滤波或调压等电性能处理。206.例如，第一电子元器件34可以包括电源芯片。电源芯片电连接于通用存储器33。电源芯片可以用于给通用存储器33提供能量。可以理解的是，当电源芯片位于通用存储器33与电路板31之间时，电源芯片与通用存储器33之间的连接距离较小，此时，能量在传输过程中损耗较小。207.在其他可选的方式中，电源芯片的数量为多个。不同的电源芯片能够给通用存储器33的不同部件提供不同电压。208.再例如，第一电子元器件34也可以包括滤波电容。滤波电容的一端电连接于电源芯片与通用存储器33之间，另一端接地。可以理解的是，当电源芯片给通用存储器33提供能量时，滤波电容能够对电源的信号进行滤波等电性能处理。此外，由于滤波电容位于通用存储器33与电路板31之间，滤波电容与通用存储器33之间的连接距离较短。此时，滤波电容的滤波效果较佳。在其他可选的方式中，滤波电容也可以一端电连接于通用存储器33，另一端接地。209.再例如，第一电子元器件34也可以包括调压电阻。调压电阻的一端电连接于电源芯片，另一端电连接于通用存储器33。当电源芯片给通用存储器33提供能量时，调压电阻能够调节流入通用存储器33内部的电压。由于调压电阻位于通用存储器33与电路板31之间，调压电阻与通用存储器33之间的连接距离较短。调压电阻的调压效果较佳，也即流入通用存储器33内部的电压更佳准确。210.在其他可选的方式中，第一电子元器件34也可以包括稳压器、电感等电子元器件。211.在其他可选的方式中，当第一电子元器件34包括电源分配网络的部分电子元器件时，第一电子元器件34也可以对电路板组件30的其他芯片的信号进行充电、滤波或者调压等电性能处理。212.在其他可选的方式中，第一电子元器件34也可以包括其他具有新功能的芯片，例如指南针芯片、近距离无线通信技术(nearfieldcommunication,nfc)芯片、快充芯片或者wifi芯片等。213.在本实施方式中，由于通用存储器33中与地址线电连接的焊球333的数量减少，焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的中部，从而使得多个焊球333的第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域、第一行b1与第三边缘3313之间的区域以及第n行b与第四边缘3314之间的区域能够被腾出。此时，再通过在通用存储器33与电路板31之间设置架高板32，且架高板32的周侧面3214位于通用存储器33与电路板31之间，从而在通用存储器33与电路板31之间的区域内开辟出能够排布器件的空间，也即通用存储器33中被腾出的区域与电路板31、架高板32所围的区域。这样，若将设置于电路板31上其他位置的第一电子元器件34排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率，另一方面电路板31上的其他位置也能够腾出设置第一电子元器件34的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第一电子元器件34排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。214.另外，当第一电子元器件34位于电路板31与通用存储器33之间时，第一电子元器件34与通用存储器33在电路板31上的排布更加的紧凑。电路板31上的面积不容易被浪费。215.请再次参阅图9，电路板31还可以包括多个接地件311。接地件311与通用存储器33在第一表面312的正投影相对设置。多个接地件311均接地。接地件311的数量不仅限于附图9所示意的两个。可以理解的是，通过在电路板31上设置接地的接地件311，且通用存储器33覆盖接地件311，从而当电路板31上的电子元器件产生静电，且静电经电路板31靠近通用存储器33时，静电能够被接地件311传输至大地。这样，通用存储器33不容易因静电而发生损坏。216.在其他可选的方式中，电路板31也可以不包括接地件311。217.请再次参阅图8，架高板32还包括多个第二导电件323。多个第二导电件323位于多个第一导电件322与架高板32的周侧面3214之间，且多个第二导电件323环绕多个第一导电件322设置。此时，多个第二导电件323大致形成一个环状。需要说明的是，为了能够清楚地区分第一导电件322与第二导电件323。附图8通过尺寸不同的圆圈简单地区分第一导电件322与第二导电件323。但第一导电件322与第二导电件323的实际尺寸、实际数量以及实际形状不受附图8限制。在其他可选的方式中，第二导电件323也可以环绕部分第一导电件322。此时，第二导电件323的排布形状也可以为“l”型、“匚”型、“г”型或者п型等。218.请再次参阅图9，多个第二导电件323均固定于基板321内。每个第二导电件323靠近通用存储器33的端部连接第一焊盘3231。第一焊盘3231相对架高板32的顶面3211伸出。每个第二导电件323靠近电路板31的端部连接第二焊盘3232。第二焊盘3232相对架高板32的底面3212伸出，第二焊盘3232连接于接地件311。此时，多个第二导电件323通过第二焊盘3232一一对应地连接于多个接地件311。每个第二导电件323靠近电路板31的端部均通过电路板31接地。219.可以理解的是，当第一电子元器件34产生静电，且静电经架高板32与通用存储器33之间的空间靠近焊球333时，静电能够被第一焊盘3231捕获，并经第一焊盘3231、第二导电件323以及第二焊盘3232传输至接地件311，并经接地件311传输至大地。这样，通用存储器33不容易因第一电子元器件34产生的静电而发生损坏。220.另外，由于多个第二导电件323大致形成一个环状，使得当第一电子元器件34产生的静电从不同方向靠近焊球333时，大部分静电能够被第一焊盘3231捕获，并经第二导电件323传输至大地，从而有效地避免通用存储器33被损坏。221.另外，通过第二导电件323连接于接地件311，从而使得架高板32与电路板31(请参阅图40)之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发生碰撞时，架高板32与电路板31之间的连接点，以及架高板32与通用存储器33(请参阅图40)之间的连接点不容易开裂。222.此外，电路板31一般会通过螺钉固定于电子设备100的内部，此时，在电路板31上锁螺钉，或者从电路板31上拆卸螺钉的过程中，螺钉会对电路板31施加应力。该应力容易经电路板31传递至架高板32以及通用存储器33。当架高板32与电路板31具有较佳的连接牢固度时，架高板32能够有效地抵抗该部分应力，从而避免架高板32与电路板31之间的连接点发生开裂，或者通用存储器33与架高板32之间的连接点发生开裂。223.在其他可选的方式中，第二导电件323靠近电路板31的端部也可以通过电路板31上其他部件或者器件接地。224.在其他可选的方式中，第二导电件323靠近电路板31的端部也可以不设置第二焊盘3232。225.在其他可选的方式中，架高板32也可以不包括第二导电件323。226.请再次参阅图10，架高板32的周侧面3214包括第一侧面3215。第一侧面3215靠近第一边缘3311设置。第一侧面3215与第一边缘3311之间的距离l1在0.1毫米至5毫米的范围内。例如，l1可以等于0.1毫米、0.2毫米、0.3毫米、0.5毫米、1.3毫米、2.3毫米、3毫米、4毫米或者5毫米。可以理解的是，在该尺寸下，架高板32的宽度不会因太小而降低架高板32的强度，从而保证架高板32能够稳定地支撑通用存储器33。另一方面，电路板31、第一侧面3215以及通用存储器33所围成的空间体积较大。此时，该空间内能够排布较多的第一电子元器件34，或者尺寸较大的第一电子元器件34。227.在其他可选的方式中，第一侧面3215与第一边缘3311之间的距离d1也可以不在该尺寸范围内。228.在其他可选的方式中，通用存储器33的其他边缘与架高板32的周侧面3214之间的尺寸关系也可参阅通用存储器33的第一边缘3311与第一侧面3215之间的尺寸。这里不再赘述。229.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图11，图11是图5所示的电路板组件30在b-b线的另一种实施方式的剖面示意图。电路板组件30还包括屏蔽罩35。屏蔽罩35固定于电路板31，且屏蔽罩35盖住通用存储器33。此时，屏蔽罩35也盖住架高板32与第一电子元器件34。这样，当通用存储器33周边的电子元器件产生静电，且静电靠近通用存储器33时，屏蔽罩35能够有效地屏蔽静电，防止静电损坏通用存储器33。230.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图12，图12是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第二电子元器件391。第二电子元器件391设置于架高板32的周侧面3214。第二电子元器件391电连接于架高板32。需要说明的是，第二电子元器件391的数量不仅限于附图12所示意的两个。例如，第二电子元器件391也可以参阅图10所示的第一电子元器件34环绕架高板32的周侧面3214设置。此时，第二电子元器件391所围成的形状可以为环状、“l”型、“匚”型、“г”型或者п型等。231.一种可选的方式中，第二电子元器件391可以通过架高板32内的走线或者导电件电连接于电路板31。232.一种可选的方式中，第二电子元器件391可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。233.在本实施方式中，第二电子元器件391可以包括电源分配网络的部分电子元器件。具体的，第二电子元器件391的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。234.可以理解的是，通过将第二电子元器件391设置于架高板32的周侧面3214，从而有效地利用周侧面3214的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上固定第一电子元器件34的面积较少而导致排布的第一电子元器件34的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。235.另外，当第二电子元器件391设置于架高板32的周侧面3214时，电路板31上的其他位置也能够腾出设置第二电子元器件391的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。或者，当第二电子元器件391为具有新功能的电子元器件时，电子设备100也能够实现多样化功能。236.一种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图13及图14，图13是图5所示的电路板组件30的架高板32的另一种实施方式的俯视图。图14是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图14所示的剖面图的所在位置也在图13中的相应位置示出，也即图13也示意了剖面线b-b线。部分第二导电件323相对基板321的周侧面3214露出。237.可以理解的是，当第一电子元器件34或者电路板31上的其他电子元器件产生静电，且静电靠近通用存储器33时，静电能够较容易被第二导电件323捕获，并经第二导电件323以及第二焊盘3232传输至接地件311，再经接地件311传输至大地。这样，通用存储器33不容易被静电损坏。此外，由于第二导电件323相对基板321的周侧面3214露出，使得第二导电件323相对基板321露出的面积较多。这样，第二导电件323能够屏蔽来自较多方向的静电，也即第二导电件323屏蔽静电的能力较佳。238.另外，第二导电件323可以采用钻孔电镀的常规工艺所形成。此时，第二导电件323呈弧形结构。可以理解的是，相较于侧壁电镀工艺，通过钻孔电镀工艺可以省去孔壁化学沉铜、电镀铜等步骤，从而降低架高板32的加工复杂度以及降低加工成本。239.在其他可选的方式中，第二导电件323也可以设置有如图9所示意的第一焊盘3231。240.在其他可选的方式中，当架高板32未设置第二导电件323时，部分第一导电件322也可以相对基板321的周侧面3214露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。241.可以理解的是，本实施方式的三个可选的方式彼此之间也可以相互结合。242.第二种可选的方式，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图15，图15是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括胶层36。胶层36设置于通用存储器33与架高板32之间。此时，胶层36可以包覆焊球333。本实施方式可以采用点胶工艺，在通用存储器33与架高板32之间滴加underfill胶水，以使underfill胶水固化形成胶层36。243.可以理解的是，当胶层36设置于通用存储器33与架高板32之间时，一方面，胶层36能够提高通用存储器33与架高板32之间的连接牢固度。当电子设备100发生跌落或者与其他物体发射碰撞时，通用存储器33不容易与架高板32发生分离或者裂开。另一方面，当电路板31上的电子元器件(包括第一电子元器件34)产生静电，且静电经电路板31靠近通用存储器33时，静电能够被胶层36屏蔽。此时，静电不容易损坏通用存储器33。244.在其他可选的方式中，通用存储器33与架高板32之间也可以未设置胶层36。245.在其他可选的方式中，架高板32与电路板31之间也可以设置胶层36。此时，胶层36能够提高架高板32与电路板31之间的连接牢固度，电路板组件30的整体性较佳。246.在其他可选的方式中，第二种可选的方式也可以与第一种可选的方式内的任一种可选的方式相互结合。247.第三种可选的方式，与第二种可选的方式(参阅附图15)的相同的技术内容不再赘述：请参阅图16及图17，图16是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图17是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图17所示的剖面图的所在位置也在图16中的相应位置示出，也即图16也示意了剖面线b-b线。248.其中，架高板32设置胶槽324。胶槽324与第一导电件322错开设置，也即胶槽324未占用第一导电件322的空间。胶槽324的开口位于架高板32的顶面3211。部分胶层36设于胶槽324内。应理解，胶槽324的数量不仅限于附图16所示意的一个。胶槽324的开口的形状也不仅限于附图16所示意的长方形。例如，胶槽324的开口也可以为圆形，三角形等。249.可以理解的是，当架高板32设置有胶槽324时，架高板32的表面积能够增大。此时，当部分胶层36设置于胶槽324内时，胶层36与架高板32之间的连接面积较大，通用存储器33与架高板32之间的连接牢固度更佳。250.另外，相较于在电路板31上开设胶槽，本实施方式通过在架高板32开设胶槽324，从而有效地利用架高板32的面积小的优势，显著地降低开设胶槽324的时间，简化开设胶槽324的工序，进而显著地降低成本，以及避免了电路板31发生损坏。251.一种可选的方式中，在z轴方向上，胶槽324的深度在0.15mm至2mm的范围内。例如，胶槽324的深度为0.15mm、0.2mm、0.5mm、0.7mm、0.9mm、1.3mm、1.4mm、1.7mm、1.9mm或者2毫米。可以理解的是，当胶槽324的深度满足该尺寸时，一方面，胶槽324对架高板32的结构强度的影响较小，另一方面，当部分胶层36设置于胶槽324内时，胶层36的厚度能够保证通用存储器33与架高板32之间具有较佳的连接牢固度。252.一种可选的方式中，与第三种可选的方式(参阅附图16至附图17)相同的技术内容不再赘述：请参阅图18，图18是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。周侧面3214包括朝向相反的第一侧面3215以及第二侧面3216。胶槽324的开口自架高板32的顶面3211延伸至架高板32的第一侧面3215与第二侧面3216。253.可以理解的是，在点胶过程中，通用存储器33(请参阅图17)与架高板32之间的胶水能够通过第一侧面3215的开口以及第二侧面3216的开口流出。此时，滞留在通用存储器33与架高板32之间的胶水较少。当通用存储器33与架高板32之间的胶水固化形成胶层36(请参阅图17)时，胶层36在z轴方向上的厚度不会太厚。通用存储器33与架高板32之间的胶层36不容易因受热膨胀而迫使通用存储器33的焊球333与架高板32分开。254.在其他可选的方式中，胶槽324的开口也可以沿其他方向延伸至周侧面3214的其他部分。此时，在点胶过程中，通用存储器33与架高板32之间的胶水也能够通过其他侧面的开口流出，从而较大程度地减少滞留在通用存储器33的中部331与架高板32之间的胶水。255.一种可选的方式中，与上述可选的方式(参阅附图18)相同的技术内容不再赘述：请参阅图19a和图19b，图19a是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图19b是图19a所示的架高板在c-c线的部分剖面示意图。为了能够使得图19b中的剖面图示意得更加清楚，图19b中省去了部分第一导电件322。胶槽324的中部的形状不仅限于为附图18所示意的长方形。胶槽324的中部的形状也可以为附图19a所示意的环状结构。此时，架高板32不会因开设尺寸较大的胶槽324而导致结构强度降低。当然，在其他可选的方式中，胶槽324的中部也可以为其他形状。256.第四种可选的方式中，与第三种可选的方式(参阅附图16至附图17)相同的技术内容不再赘述：请参阅图20，图20是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。架高板32还开设有导流孔325。导流孔325自胶槽324的底壁贯穿至架高板32的底面3212。部分胶层36设置于导流孔325，部分胶层36设置于架高板32与电路板31之间。257.可以理解的是，在点胶过程中，通用存储器33与架高板32之间的胶水能够通过胶槽324、导流孔325流动至电路板31与架高板32之间。此时，滞留在通用存储器33与架高板32之间的胶水较大程度地减少。当通用存储器33与架高板32之间的胶水固化形成胶层36时，胶层36在z轴方向上的厚度较薄。这样，通用存储器33与架高板32之间的胶层36不容易因受热膨胀而迫使通用存储器33与架高板32分开。258.另外，当通用存储器33与架高板32之间的胶水通过胶槽324、导流孔325流动至电路板31与架高板32之间，并固化形成胶层36时，胶层36将电路板31与架高板32进一步粘牢。此时，架高板32与电路板31之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发生碰撞时，架高板32不容易与电路板31发生分离或者裂开。259.另外，相较于分别通过在通用存储器33与架高板32之间点胶，以及在电路板31与架高板32之间点胶的方案，在本实施方式中，当在架高板32设置胶槽324与导流孔325时，通过在通用存储器33与架高板32之间点胶，胶水能够同时在通用存储器33与架高板32之间，电路板31与架高板32之间形成胶层36。换言之，本实施方式在一个位置点胶，可在两个位置同时形成胶层36。本实施方式的点胶次数较少，可以节省工艺步骤，减少成本投入。260.一种可选的方式中，与第四种可选的方式(参阅附图20)相同的技术内容不再赘述：请参阅图21，图21是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。导流孔325的形状不仅限于为附图20所示意的直孔。导流孔325的形状也可以为附图21所示意的“上宽下窄”的阶梯孔，也即导流孔325在胶槽324底壁的开口的尺寸大于导流孔325在底面3212的开口的尺寸。261.可以理解的是，对于焊球333排布较为密集的通用存储器33，在点胶过程中，焊球333之间的胶水能够快速地经导流孔325流出。此时，滞留在焊球333之间的胶水的量较少。当焊球333之间的胶水固化形成胶层36时，胶层36的厚度较薄。这样，焊球333之间的胶层36不容易因受热膨胀而迫使通用存储器33与架高板32分开。262.一种可选的方式中，与第四种可选的方式(参阅附图20)相同的技术内容不再赘述：请参阅图22，图22是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。导流孔325的形状也可以为“上窄下宽”的阶梯孔，也即导流孔325在胶槽324的开口的尺寸小于导流孔325在底面3212的开口的尺寸。263.可以理解的是，对于焊球333排布较为稀疏的通用存储器33，在点胶过程中，焊球333之间的胶水能够以较慢的速度经导流孔325流出。此时，滞留在焊球333之间的胶水的量较适中。当焊球333之间的胶水固化形成胶层36时，胶层36的厚度较适中。这样，焊球333之间的胶层36不容易因厚度较薄而降低通用存储器33与架高板32之间的连接牢固度。264.在其他可选的方式中，导流孔325也可以为其他形状的通孔。265.第五种可选的方式中，与第一个实施方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图23及图24，图23是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图24是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图24所示的剖面图的所在位置也在图23中的相应位置示出，也即图23也示意了剖面线b-b线。架高板32设置有凹槽326。凹槽326的开口位于架高板32的底面3212。需要说明的是，在附图23所示意的角度下，凹槽326被架高板32的顶面3211遮挡，此时，附图23通过虚线示意性地给出了凹槽326的位置。应理解，凹槽326的位置、形状以及大小不仅限于附图23所示意的位置、形状及大小。在本实施方式中，相较于附图9，凹槽326与第一导电件322未错开设置。凹槽326占用第一导电件322的部分空间。此时，通过改变第一导电件的322的形状，以使第一导电件322绕开凹槽326，第一导电件322电连接于电路板31。在一种可选的方式中，凹槽326与第一导电件322错开设置。此时，凹槽326可以避开第一导电件322设置。266.电路板组件30包括第三电子元器件392。第三电子元器件392固定于电路板31，且电连接于电路板31。第三电子元器件392位于凹槽326内。需要说明的是，在不考虑架高板32与电路板31之间的缝隙的情况下，第三电子元器件392均位于凹槽326内。在架高板32与电路板31之间的缝隙较大的情况下，第三电子元器件392部分位于凹槽326内，部分位于架高板32与电路板31之间。267.在本实施方式中，第三电子元器件392可以包括电源分配网络的部分电子元器件。具体的，第三电子元器件392的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。268.可以理解的是，本实施方式通过在架高板32设置凹槽326，且凹槽326的开口位于架高板32的底面3212，从而进一步地在通用存储器33与电路板31之间的区域内开辟出能够排布电子元器件的空间，也即凹槽326与电路板31所围的空间。此时，若将设置于电路板31上其他位置的第三电子元器件392设置于凹槽326内，从而有效地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率。另外，电路板31上的其他位置能够腾出设置第三电子元器件392的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备实现多样化功能。此时，若将具有新功能的第三电子元器件392排布于该空间内，则一方面有效地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。269.另外，第三电子元器件392与通用存储器33在电路板31上的排布更加的紧凑。电路板31上的面积不容易被浪费。270.在其他可选的方式中，当凹槽326占据大部分架高板32的空间时，部分第一导电件322可以相对周侧面3214露出。部分第一导电件322也可以相对凹槽326的槽壁露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。271.在其他可选的方式中，凹槽326内也可以设置第二种可选的方式的胶层326。272.在其他可选的方式中，第五种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。273.在其他可选的方式中，第五种可选的方式也可以与第四种可选的方式以及第四种可选的方式内的任一种可选的方式相互结合。应理解，架高板32的凹槽326与第四种可选的方式的导流孔325的位置不同，凹槽326可以与导流孔325错开设置，也可以彼此连通设置。274.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图25，图25是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第四电子元器件393。第四电子元器件393设置于凹槽326的侧壁3261。需要说明的是，第四电子元器件393的数量不仅限于附图25所示意的两个。例如，多个第四电子元器件393也可以环绕凹槽326的侧壁3261设置。此时，多个第四电子元器件393围成一个环状、“l”型、“匚”型、“г”型或者п型等。275.一种可选的方式中，第四电子元器件393可以通过架高板32内的走线或者导电件电连接于电路板31。276.一种可选的方式中，第四电子元器件393,可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。277.在本实施方式中，第四电子元器件393可以包括电源分配网络的部分电子元器件。具体的，第四电子元器件393的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。278.可以理解的是，通过将第四电子元器件393设置于凹槽326的侧壁3261，从而有效地利用凹槽326的侧壁3261的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上设置第三电子元器件392的面积较少而导致排布的第三电子元器件392的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。279.另外，当第四电子元器件393设置于凹槽326的侧壁3261时，电路板31上的其他位置也能够腾出设置第四电子元器件393的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。280.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图26，图26是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。电路板组件30包括第五电子元器件394。第五电子元器件394设置于凹槽326的底壁3262。需要说明的是，第五电子元器件394的数量不仅限于附图26所示意的两个。281.一种可选的方式中，第五电子元器件394可以通过架高板32内的走线或者导电件电连接于电路板31。282.一种可选的方式中，第五电子元器件394也可以通过架高板32内的走线或者导电件电连接于通用存储器33的焊球333。283.在本实施方式中，第五电子元器件394可以包括电源分配网络的部分电子元器件。具体的，第五电子元器件394的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。284.可以理解的是，通过将第五电子元器件394设置于凹槽326的底壁3262，从而有效地利用凹槽326的底壁3262的面积。此时，通用存储器33与电路板31之间的空间不容易因电路板31上固定第三电子元器件392的面积较少而导致排布的第三电子元器件392的数量较少。换言之，通用存储器33与电路板31之间的空间能够排布较多的电子元器件，电路板组件30的空间的利用率较高。285.另外，当第五电子元器件394设置于凹槽326的底壁3262时，电路板31上的其他位置也能够腾出设置第五电子元器件394的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。286.在其他可选的方式中，本实施方式也可以与第五种可选的方式内的任一种可选的方式相互结合。287.一种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图27和图28，图27是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图28是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图28所示的剖面图的所在位置也在图27中的相应位置示出，也即图27也示意了剖面线b-b线。288.其中，凹槽326的开口自架高板32的底面3212延伸至第一侧面3215。应理解，凹槽326的开口也可以延伸至架高板32的其他侧面。另外，凹槽326与第一导电件322未错开设置。凹槽326占用第一导电件322的部分空间。此时，通过改变第一导电件的322的形状，以使第一导电件322绕开凹槽326，第一导电件322电连接于电路板31。289.可以理解的是，通过将凹槽326的开口延伸至第一侧面3215，从而增大凹槽326与电路板31所围空间的体积。此时，排布于凹槽326内的第三电子元器件392的数量更多，或者第三电子元器件392(例如中央处理器)的尺寸更大。这样，电路板31上的其他位置能够腾出更多的面积。腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。290.在其他可选的方式中，本实施方式也可以与第五种可选的方式内的任一种可选的方式相互结合。291.第六种可选的方式中，与第五种可选的方式(参阅附图23与附图24)相同的技术内容不再赘述：请参阅图29及图30，图29是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图30是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图30所示的剖面图的所在位置也在图29中的相应位置示出，也即图29也示意了剖面线b-b线。架高板32设置有第一通孔327。第一通孔327自凹槽326的底壁3262贯穿至架高板32的顶面3211。在本实施方式中，第一通孔327与第一导电件322错开设置。此时，第一通孔327与焊球333错开设置。292.另外，电路板组件30包括第六电子元器件。第六电子元器件可以包括电源分配网络的部分电子元器件。具体的，第六电子元器件的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。293.在本实施方式中，第六电子元器件为第一滤波电容395。第一滤波电容395用于对通用存储器33的电源和信号进行滤波等电性能处理。294.第一滤波电容395固定于电路板31，且第一滤波电容395与焊球333错开设置。附图30中的无剖面线的焊球333与第一滤波电容395不在同一剖面上，该焊球333与第一滤波电容395错开设置。第一滤波电容395电连接于电路板31。此外，部分第一滤波电容395位于凹槽326内，部分第一滤波电容395位于第一通孔327内。此外，部分第一滤波电容395也可以伸出第一通孔327。295.可以理解的是，通过在架高板32设置第一通孔327，且第一通孔327自凹槽326的底壁3262贯穿至架高板32的顶面3211，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第一通孔327内的空间以及通用存储器33与第一通孔327之间的空间)。此时，再将设置于电路板31上其他位置的第一滤波电容395排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一滤波电容395的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。296.在其他可选的方式中，第一通孔327的数量不仅限于附图29所示意的一个。297.在其他可选的方式中，第一通孔327内也可以设置第二种可选的方式的胶层326。298.在其他可选的方式中，第六种可选的方式也可以与第五种可选的方式内的任一种可选的方式相互结合。299.在其他可选的方式中，第六种可选的方式也可以与第四种可选的方式以及第四种可选的方式内的任一种可选的方式相互结合。应理解，架高板32的第一通孔327与第四种可选的方式的导流孔325的位置不同，第一通孔327可以与导流孔325错开设置，也可以彼此连通设置。300.第七种可选的方式，与第六种可选的方式(参阅附图29与附图30)相同的技术内容不再赘述：请参阅图31及图32，图31是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图32是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图32所示的剖面图的所在位置也在图31中的相应位置示出，也即图31也示意了剖面线b-b线。通用存储器33的焊球333包括第一焊球3331。部分第一通孔327与第一焊球3331相对设置。需要说明的是，中间无剖面线的焊球333未与第一通孔327相对设置。此时，相较于附图29，第一通孔327占用一个第一导电件322的空间。架高板32减少了一个第一导电件322。301.另外，第六电子元器件为第二滤波电容3971。第二滤波电容3971可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第二滤波电容3971位于凹槽326内。部分第二滤波电容3971位于第一通孔327内。第二滤波电容3971的一端连接于电路板31，另一端连接于第一焊球3331。第一焊球3331通过第二滤波电容3971电连接于电路板31。302.可以理解的是，通过在架高板32设置第一通孔327，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第一通孔327内的空间)。此时，再将设置于电路板31上其他位置的第二滤波电容3971排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第二滤波电容3971的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。303.另外，通过将第二滤波电容3971的一端电连接于电路板31，另一端电连接于通用存储器33的第一焊球3331，从而较大程度地缩短第二滤波电容3971与第一焊球3331之间的距离，第二滤波电容3971的滤波效果较佳。304.在其他可选的方式中，第一通孔327也可以与多个焊球333相对设置。此时，第一通孔327占用多个第一导电件322的空间。架高板32减少了多个第一导电件322。此时，第二滤波电容3971的数量也为多个。305.在其他可选的方式中，当第一通孔327的尺寸较小时，第一通孔327内也可以未设置第一滤波电容395。306.第八种可选的方式，与第六种可选的方式(参阅附图29与附图30)相同的技术内容不再赘述：请参阅图33a和图33b，图33a是图5所示的电路板组件的架高板的再一种实施方式的俯视图；图33b是图5所示的电路板组件在b-b线的再一种实施方式的剖面示意图。需要说明的是，图33b所示的剖面图的所在位置也在图33a中的相应位置示出，也即图33a也示意了剖面线b-b线。307.通用存储器33的焊球333包括间隔设置的第一焊球3331和第二焊球3332。部分第一通孔327与第一焊球3331及第二焊球3332相对设置。需要说明的是，中间无剖面线的焊球333未与第一通孔327相对设置。此时，相较于附图29，第一通孔327占用两个第一导电件322的空间。架高板32减少了两个第一导电件322。308.此外，第六电子元器件为第三滤波电容3972。第三滤波电容3972可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第三滤波电容3972位于凹槽326内。部分第三滤波电容3972位于第一通孔327内。第三滤波电容3972的一端连接于第一焊球3331，另一端连接于第二焊球3332。第一焊球3331通过第三滤波电容3972电连接于第二焊球3332。309.可以理解的是，通过将第三滤波电容3972的一端电连接于第一焊球3331，另一端电连接于第二焊球3332，从而较大程度地缩短第三滤波电容3972与第一焊球3331之间的距离，以及第三滤波电容3972与第二焊球3332之间的距离，进而使得第三滤波电容3972的滤波效果较佳。310.在其他可选的方式中，第一通孔327内也可以设置有第六种可选的方式的第一滤波电容395。311.在其他可选的方式中，第一通孔327内也可以设置第二种可选的方式的胶层326。312.第九种可选的方式中，与第一种可选的实施方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图34与图35，图34是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图35是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图35所示的剖面图的所在位置也在图34中的相应位置示出，也即图34也示意了剖面线b-b线。架高板32设置有第二通孔328。第二通孔328自架高板32的顶面3211贯穿至架高板32的底面3212。在本实施方式中，第二通孔328与第一导电件322错开设置。此时，第二通孔328与焊球333错开设置。应理解，第二通孔328的形状、大小、数量不仅限于附图34与35所示意的形状、大小、数量。313.另外，电路板组件30包括第七电子元器件。第七电子元器件可以包括电源分配网络的部分电子元器件。具体的，第七电子元器件的设置方式可参阅第一电子元器件34的设置方式。这里不再赘述。314.在本实施方式中，第七电子元器件为第一滤波电容396。第一滤波电容396可用于对通用存储器33的电源和信号进行滤波等电性能处理。在其他可选的方式中，第七电子元器件也可以包括电源分配网络的其他部分电子元器件。315.第一滤波电容396固定于电路板31，且第一滤波电容396与焊球333错开设置。附图35中的无剖面线的焊球333与第一滤波电容396不在同一剖面上，该焊球333与第一滤波电容396错开设置。第一滤波电容396电连接于电路板31。此外，第一滤波电容396位于第二通孔328内。需要说明的是，在不考虑架高板32与电路板31之间的缝隙的情况下，第一滤波电容396可以全部位于第二通孔328内内。当架高板32与电路板31之间的缝隙较大的情况时，第一滤波电容396部分位于第二通孔328内，部分位于架高板32与电路板31之间。此外，部分第一滤波电容396也可以伸出第二通孔328，且位于架高板32与通用存储器33之间。316.可以理解的是，通过在架高板32设置第二通孔328，且第二通孔328自架高板32的顶面3211贯穿至架高板32的底面3212，从而进一步地在通用存储器33与电路板31之间的区域内开辟出新的空余空间(包括第二通孔328内的空间以及通用存储器33与第二通孔328之间的空间)。此时，再将设置于电路板31上其他位置的第一滤波电容396排布于该空余空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一滤波电容396的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。317.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。318.在其他可选的方式中，当第二通孔328占据大部分架高板32的空间时，部分第一导电件322可以相对周侧面3214露出。部分第一导电件322也可以相对第二通孔328的孔壁露出。此时，第一导电件322可以采用钻孔电镀的常规工艺所形成。319.在其他可选的方式中，第九种可选的方式也可以与第一种可选的方式、第二种可选的方式、第三种可选的方式以及各个可选的方式内的任一种可选的方式相互结合。320.第十种可选的方式中，与第九种可选的方式(参阅附图34与附图35)相同的技术内容不再赘述：请参阅图36与图37，图36是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图37是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图37所示的剖面图的所在位置也在图36中的相应位置示出，也即图36也示意了剖面线b-b线。通用存储器33的焊球333包括第一焊球3331。部分第二通孔328与第一焊球3331相对设置。需要说明的是，中间无剖面线的焊球333未与第二通孔328相对设置。此时，相较于附图34，第二通孔328占用一个第一导电件322的空间。架高板32减少了一个第一导电件322。321.另外，第七电子元器件为第二滤波电容3971。第二滤波电容3971可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第二滤波电容3971位于第二通孔328内。322.第二滤波电容3971的一端连接于电路板31，另一端连接于通用存储器33的第一焊球3331。323.第一焊球3331通过第二滤波电容3971电连接于电路板31。324.可以理解的是，通过在架高板32设置第二通孔328，从而进一步地在通用存储器33与电路板31之间的区域内开辟出能够排布电子元器件的空间(包括第二通孔328内的空间)。此时，再将设置于电路板31上其他位置的第二滤波电容3971排布于该空间内，从而较大程度地利用通用存储器33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第二滤波电容3971的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。325.另外，通过将第二滤波电容3971的一端电连接于电路板31，另一端电连接于通用存储器33的焊球333，从而较大程度地缩短第二滤波电容3971与焊球333之间的距离，第二滤波电容3971的滤波效果较佳。326.在其他可选的方式中，第二通孔328也可以与多个焊球333相对设置。此时，第二通孔328占用多个第一导电件322的空间。架高板32减少了多个第一导电件322。此时，第二滤波电容3971的数量也为多个。327.在其他可选的方式中，当第二通孔328的尺寸较小时，第二通孔328内也可以未设置第一滤波电容396。328.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。329.第十一种可选的方式中，与第九种可选的方式(参阅附图34与附图35)相同的技术内容不再赘述：请参阅图38与图39，图38是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。图39是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图39所示的剖面图的所在位置也在图38中的相应位置示出，也即图38也示意了剖面线b-b线。330.其中，通用存储器33的焊球333包括第一焊球3331与第二焊球3332。部分第二通孔328与第一焊球3331及第二焊球3332相对设置。需要说明的是，中间无剖面线的焊球333未与第二通孔328相对设置。此时，相较于附图34，第二通孔328占用两个第一导电件322的空间。架高板32减少了两个第一导电件322。331.另外，第七电子元器件为第三滤波电容3972。第三滤波电容3972可以用于对通用存储器33的电源和信号进行滤波等电性能处理。部分第三滤波电容3972位于第二通孔328内。第三滤波电容3972的一端连接于第一焊球3331，另一端连接于第二焊球3332。第一焊球3331通过第三滤波电容3972电连接于第二焊球3332。332.可以理解的是，通过将第三滤波电容3972的一端电连接于第一焊球3331，另一端电连接于第二焊球3332，从而较大程度地缩短第三滤波电容3972与第一焊球3331之间的距离，以及第三滤波电容3972与第二焊球3332之间的距离，第三滤波电容3972的滤波效果较佳。333.在其他可选的方式中，第二通孔328内也可以设置有第九种可选的方式的第一滤波电容396。334.在其他可选的方式中，第二通孔328内也可以设置第二种可选的方式的胶层326。335.第十二种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图40，图40是图5所示的电路板组件30的另一种实施方式的俯视图。架高板32还包括朝向相反的第一侧面3215与第二侧面3216，以及朝向相反的第三侧面3217与第四侧面3218。第三侧面3217与第四侧面3218连接在第一侧面3215与第二侧面3216之间。第三侧面3217与第四侧面3218之间的长度大于第一侧面3215与第二侧面3216之间的长度。336.在本实施方式中，第一侧面3215与第二侧面3216在第一表面312的正投影为第四投影。部分第四投影位于第一投影之内，也即部分第一侧面3215与部分第二侧面3216位于通用存储器33与电路板31之间。第三侧面3217与第四侧面3218相对通用存储器33的边缘伸出。在其他可选的方式中，第三侧面3217与第四侧面3218中的一者可以相对通用存储器33的边缘伸出。或者，第三侧面3217与第四侧面3218也可以均与通用存储器33的边缘齐平设置，或者未相对边缘伸出。337.另外，第一电子元器件34的数量为多个。一部分第一电子元器件34靠近第一侧面3215设置。一部分第一电子元器件34靠近第二侧面3216设置。此时，第一电子元器件34分布于架高板32的两侧。338.需要说明的是，由于通用存储器33覆盖架高板32的部分第一侧面3215、部分第二侧面3216以及第一电子元器件34，附图40通过虚线示意出部分第一侧面3215、部分第二侧面3216以及第一电子元器件34。339.可以理解的是，通过设置第三侧面3217与第四侧面3218之间的长度大于第一侧面3215与第二侧面3216之间的长度，从而增大架高板32在x轴方向上的尺寸。此时，一方面，架高板32的整体强度较佳。架高板32能够较稳定地支撑通用存储器33。另一方面，架高板32具有足够的空间来设置紧固件(例如螺钉、螺丝、或者焊盘)，从而利用紧固件将架高板32稳定地固定于电路板31。340.此外，通过在通用存储器33与电路板31之间设置架高板32，且部分第一侧面3215与部分第二侧面3216位于通用存储器33与电路板31之间，从而在通用存储器33与电路板31之间的区域内开辟出能够排布器件的空间(包括通用存储器33、第一侧面3215与电路板31所围的空间，以及通用存储器33、第二侧面3216和电路板31所围的空间)。此时，若将设置于电路板31上其他位置的第一电子元器件34排布于该空间内，则一方面较大程度地利用通用存储器33与电路板31之间的空间，提高电路板组件30的空间利用率，另一方面电路板31上的其他位置能够腾出设置第一电子元器件34的面积，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。此时，若将具有新功能的第一电子元器件34排布于该空间内，则一方面较大程度地利用通用存储器33与电路板31之间的空间，另一方面电子设备100能够实现多样化的功能。341.在其他可选的方式中，第一电子元器件34的数量也可以为一个。第一电子元器件34靠近第一侧面3215设置，或者靠近第二侧面3216设置。342.在其他可选的方式中，第十二种可选的方式可以与第一种可选的方式至第十一种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。343.请参阅图41，图41是图5所示的电路板组件30的架高板32的再一种实施方式的俯视图。架高板32的第二导电件323位于第一导电件322的两侧。一部分第二导电件323位于第一导电件322与第三侧面3217之间。一部分第二导电件323位于第一导电件322与第四侧面3218之间。需要说明的是，第二导电件323的数量以及排布形状不仅限于附图41所示意的数量及排布形状。344.可以理解的是，由于架高板32在x轴方向上的尺寸较大，当将第二导电件323沿x轴方向排布时，第二导电件323的数量可以排布得更多。这样，架高板32与电路板31(请参阅图40)之间的连接牢固度更佳。当电子设备100发生跌落或者与其他物体发射碰撞时，架高板32与电路板31之间的连接点，以及架高板32与通用存储器33(请参阅图40)之间的连接点不容易开裂。345.此外，电路板31一般会通过螺钉固定于电子设备100的内部，此时，在电路板31上锁螺钉，或者从电路板31上拆卸螺钉的过程中，螺钉会对电路板31施加应力。该应力容易经电路板31传递至架高板32以及通用存储器33。当架高板32与电路板31具有较佳的连接牢固度时，架高板32能够有效地抵抗该部分应力，从而避免架高板32与电路板31之间的连接点发生开裂，或者通用存储器33与架高板32之间的连接点发生开裂。346.上文具体介绍了一种芯片33的焊球333的排布方式。下文将结合相关附图具体介绍另外几种芯片33的焊球333的排布。当芯片33的焊球333采用下文的排布方式时，芯片33也可以通过架高板32架高，从而在芯片33与电路板31之间开辟新的空间。该空间可以用于排布第一电子元器件34，从而显著地提高电路板组件30的空间利用率。347.第十三种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图42，图42是图5的电路板组件的芯片的另一种实施方式的仰视图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2小于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3小于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。348.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域能够被腾出。349.请参阅图43，图43是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括第一侧面3215。多个第一电子元器件34靠近第一侧面3215设置。需要说明的是，由于芯片33覆盖架高板32以及第一电子元器件34，附图43通过虚线示意性地给出了架高板32以及第一电子元器件34。350.在其他可选的方式中，第十三种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。351.第十四种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图44，图44是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3小于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。352.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域以及第n列an与第二边缘3312之间的区域能够被腾出。353.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。354.请参阅图45，图45是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括朝向相反的第一侧面3215与第二侧面3216。多个第一电子元器件34的一部分靠近第一侧面3215设置，另一部分靠近第二侧面3216设置。需要说明的是，由于芯片33覆盖架高板32以及第一电子元器件34，附图45通过虚线示意性地给出了架高板32以及第一电子元器件34。355.在其他可选的方式中，第十四种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。356.第十五种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图46，图46是图5的电路板组件的芯片的再一种实施方式的结构示意图。多个焊球333呈n行n列排布于主体331的一表面，其中n大于1。多个焊球333的第一列a1靠近第一边缘3311设置。第一列a1与第一边缘3311之间的距离s1大于或等于1毫米。多个焊球的第n列an靠近第二边缘3312设置。第n列an与第二边缘3312之间的距离s2大于或等于1毫米。多个焊球333的第一行b1靠近第三边缘3313设置。第一行b1与第三边缘3313之间的距离s3大于或等于1毫米。多个焊球333的第n行bn靠近第四边缘3314设置。第n行bn与第四边缘3314之间的距离s4小于1毫米。此时，多个焊球333未排满主体311的表面。357.可以理解的是，当多个焊球333通过上述的方式排布时，第一列a1与第一边缘3311之间的区域、第n列an与第二边缘3312之间的区域以及第一行b1与第三边缘3313之间的区域能够被腾出。358.在其他实施方式中，多个焊球333的每行或者每列并不一定严格地呈直线的排布。另外，多个焊球333的每两行并不一定严格地平行排布。多个焊球333的每两列也可以不严格地平行排布。359.请参阅图47，图47是图5所示的电路板组件的再一种实施方式的俯视图。架高板32包括朝向相反的第一侧面3215与第二侧面3216，以及朝向相反的第三侧面3217与第四侧面3218。第三侧面3217与第四侧面3218连接在第一侧面3215与第二侧面3216之间。多个第一电子元器件34的一部分靠近第一侧面3215设置，另一部分靠近第二侧面3216设置，另一部分靠近第三侧面3217设置。需要说明的是，由于芯片33覆盖架高板3232以及第一电子元器件34，附图47通过虚线示意性地给出了架高板3232以及第一电子元器件34。360.在其他可选的方式中，第十五种可选的方式可以与第一种可选的方式至第十二种可选的方式，以及各个可选方式内的任一种可选的方式相互结合。361.第十六种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图48，图48是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333排布于主体331的周缘。多个焊球333呈环状。此时，多个焊球333未排满主体311的表面。主体331的中部区域能够被腾出。362.请参阅图49及图50，图49是图5的电路板组件的架高板的再一种实施方式的俯视图。图50是图5所示的电路板组件30在b-b线的再一种实施方式的剖面示意图。需要说明的是，图50所示的剖面图的所在位置也在图48和图49中的相应位置示出，也即图48和图49也示意了剖面线b-b线。架高板32设置有第三通孔329。第三通孔329自架高板32的顶面3211贯穿至架高板32的底面3212。架高板32呈环状。此外，第一电子元器件34位于第三通孔329内，也即第一电子元器件34位于架高板32所围的区域内。此外，第一电子元器件34也可以伸出第三通孔329。363.在本实施方式中，由于芯片33中焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的部分区域，从而使得主体331的部分区域能够被腾出。364.这样，通过在芯片33与电路板31之间设置架高板32，且架高板32设置有第三通孔329，从而在芯片33与电路板31之间的区域内开辟出新的空余空间(包括第三通孔329内的空间以及芯片33与第三通孔329之间的空间)。此时，再将设置于电路板31上其他位置的第一电子元器件34排布于该空余空间内，从而较大程度地利用芯片33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一电子元器件34的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。365.在其他可选的方式中，第十六种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。366.第十七种可选的方式中，与第一种可选的方式(参阅附图5至附图10)相同的技术内容不再赘述：请参阅图51，图51是图5的电路板组件的芯片的再一种实施方式的仰视图。多个焊球333排布于主体331的一侧。且多个焊球333分成多个部分。每一部分呈n行n列排布于主体331的一表面，其中n大于或等于1。每部分在主体331的排布面积等于每部分的长度乘以每部分的宽度。每部分的长度为第一行的焊球333的最外侧边缘与第n行的焊球333的最外侧边缘之间的距离。每部分的宽度为第一列的焊球333的最外侧边缘与第n列的焊球333的最外侧边缘之间的距离。附图51示意了多个焊球333分成四个部分。每部分的长度分别为c1、c2、c3以及c4。每部分的宽度分别为d1、d2、d3以及d4。此时，每个部分在主体331的排布面积依次为r1、r2、r3以及r4。367.这样，所有部分在主体331的排布面积的总和为rn，其中，rn＝r1 r2 r3 r4。另外，主体331的一侧的表面积为rm。rn与rm的比值小于或等于80％。此时，多个焊球333未排满主体331的表面。368.请参阅图52以及图53，并结合图51所示，图52是图5的电路板组件的架高板的再一种实施方式的俯视图。图53是图5所示的电路板组件的再一种实施方式的俯视图。架高板32设置有第三通孔329。第三通孔329与第一导电件322及第二导电件323错开设置。此时，当芯片33固定于架高板32时，第三通孔329与焊球333错开设置。369.另外，第一电子元器件34位于第三通孔329内。370.在本实施方式中，由于芯片33中焊球333未能够排满主体331的表面。此时，通过将通用存储器33的多个焊球333集中排布于主体331的部分区域，从而使得主体331的部分区域能够被腾出。371.这样，通过在芯片33与电路板31之间设置架高板32，且架高板32设置有第三通孔329，从而在芯片33与电路板31之间的区域内开辟出新的空余空间(包括第三通孔329内的空间以及芯片33与第三通孔329之间的空间)。此时，再将设置于电路板31上其他位置的第一电子元器件34排布于该空余空间内，从而较大程度地利用芯片33与电路板31之间的空间，提高空间利用率。另外，电路板31上的其他位置能够腾出设置第一电子元器件34的面积。这样，腾出的面积可以用于排布更多具有新功能的电子元器件，以使电子设备100实现多样化功能。372.在其他可选的方式中，第十七种可选的方式也可以与第一种可选的方式、第一种可选的方式内的任一种可选的方式、第二种可选的方式、第三种可选的方式以及第三种可选的方式内的任一种可选的方式相互结合。373.以上，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本
技术领域：
：的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。当前第1页12当前第1页12
再多了解一些
本文用于企业家、创业者技术爱好者查询，结果仅供参考。
