包括栅栏图案的图像传感器的制作方法

包括栅栏图案的图像传感器
1.相关申请的交叉引用
2.本美国非临时申请要求于2020年7月29日在韩国知识产权局提交的韩国专利申请no.10-2020-0094782的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
3.本发明构思涉及一种图像传感器，并且更具体地说，涉及一种包括栅栏图案的图像传感器。


背景技术：

4.通常，图像传感器是一种将光学图像转换为电信号的器件。图像传感器可以被分为电荷耦合器件(ccd)型和互补金属氧化物半导体(cmos)型。cmos型图像传感器缩写为cis(cmos图像传感器)。通常，cis具有在平面上布置的多个像素。像素中的每一个包括光电二极管。光电二极管用于将入射光转换为电信号。


技术实现要素：

5.根据本发明构思的示例性实施例，一种图像传感器包括：衬底，其具有彼此相对的第一表面和第二表面；多个滤色器，其在衬底上；
6.栅栏图案，其在所述多个滤色器中的邻近的滤色器之间；以及保护层，其在衬底与所述多个滤色器之间，其中，保护层覆盖栅栏图案。栅栏图案包括：第一栅栏图案，其具有彼此相对的第一底表面和第一顶表面；以及第二栅栏图案，其在第一栅栏图案的第一顶表面上。第一栅栏图案在第一底表面处的宽度小于第二栅栏图案的宽度，并且保护层覆盖第一栅栏图案的侧壁。
7.根据本发明构思的示例性实施例，一种图像传感器包括：衬底，其具有彼此相对的第一表面和第二表面，其中，衬底包括多个光电转换区；分隔图案，其在衬底中以及光电转换区之间；多个滤色器，其在衬底上；以及栅栏图案，其在分隔图案上以及所述多个滤色器中的邻近的滤色器之间。栅栏图案包括：第一栅栏图案，其具有彼此相对的底表面和顶表面；以及第二栅栏图案，其在第一栅栏图案上。第一栅栏图案在底表面处的宽度小于第一栅栏图案在顶表面处的宽度，并且第二栅栏图案的最大宽度为第二栅栏图案的最小宽度的约100％至约102％。
8.根据本发明构思的示例性实施例，一种图像传感器包括：衬底，其具有彼此相对的第一表面和第二表面，其中，衬底中包括多个光电转换区；分隔图案，其在衬底中以及所述多个光电转换区中的邻近的光电转换区之间；多个滤色器，其在衬底上；栅栏图案，其在分隔图案上以及所述多个滤色器中的邻近的滤色器之间，其中，栅栏图案包括：第一栅栏图案，其具有彼此相对的第一底表面和第一顶表面；以及第二栅栏图案，其在第一栅栏图案的第一顶表面上，其中，第一栅栏图案在第一底表面处的宽度小于第一栅栏图案在第一顶表面处的宽度；电介质层，其在衬底与滤色器之间以及栅栏图案与分隔图案之间；保护层，其
在电介质层与滤色器之间，其中，保护层覆盖第一栅栏图案的侧壁、第二栅栏图案的侧壁和第二栅栏图案的顶表面；微透镜层，其在滤色器和栅栏图案上；栅极图案，其在衬底的第二表面上；以及布线层，其在衬底的第二表面上，其中，布线层包括下电介质层和布线结构，其中，下电介质层覆盖栅极图案，并且其中，布线结构在下电介质层中。
附图说明
9.图1示出了根据本发明构思的示例性实施例的图像传感器的像素的电路图。
10.图2a示出了根据本发明构思的示例性实施例的图像传感器的平面图。
11.图2b示出了沿着图2a的线i-i’截取的剖视图。
12.图3a示出了图2a中的部分a的放大平面图，其示出了根据本发明构思的示例性实施例的图像传感器的像素阵列区。
13.图3b示出了沿着图3a的线ii-ii’截取的图2b的部分b的放大剖视图。
14.图3c示出了图3b中的部分c的放大图。
15.图4a、图4b、图4c、图4d和图4e示出了图3b中的部分c的剖视图，其示出了根据本发明构思的示例性实施例的图像传感器的像素阵列区。
16.图5示出了沿着图3a的线ii-ii’截取的剖视图，其示出了根据本发明构思的示例性实施例的图像传感器的像素阵列区。
17.图6示出了沿着图2a的线i-i’截取的剖视图，其示出了根据本发明构思的示例性实施例的图像传感器。
具体实施方式
18.在本说明中，同样的标号可以指代同样的部件。现在，下面将描述根据本发明构思的示例性实施例的图像传感器。
19.图1示出了根据本发明构思的示例性实施例的图像传感器的像素的电路图。
20.参照图1，图像传感器的每一个像素可包括光电转换区pd、转移晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax。转移晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax可以分别包括转移栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag。
21.光电转换区pd可为包括n型杂质区和p型杂质区的光电二极管。浮动扩散区fd可以用作转移晶体管tx的漏极。浮动扩散区fd还可以用作复位晶体管rx的源极。浮动扩散区fd可电连接至源极跟随器晶体管sx的源极跟随器栅极sg。源极跟随器晶体管sx可连接至选择晶体管ax。
22.下面将参照图1解释图像传感器的操作。另外，可以在光阻挡状态(在光阻挡状态期间复位晶体管rx可导通以释放保留在浮动扩散区fd上的电荷)下将电源电压vdd施加至复位晶体管rx的漏极和源极跟随器晶体管sx的漏极。之后，当复位晶体管rx截止并且外部光入射到光电转换区pd上时，可以从光电转换区pd产生电子-空穴对。空穴可以转移至光电转换区pd的p型杂质区并积累在其上，电子可以转移至光电转换区pd的n型杂质区并积累在其上。当转移晶体管tx导通时，诸如电子和空穴的电荷可以转移至浮动扩散区fd并积累在其上。源极跟随器晶体管sx的栅偏压可以与所积累的电荷量成正比地变化，并且这可以带
来源极跟随器晶体管sx的源电势的变化。在这种情况下，当选择晶体管ax导通时，可读出电荷作为通过列线发送的信号。
23.连接线可电连接至转移栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag中的一个或多个。连接线可配置为将电源电压vdd施加至复位晶体管rx的漏极或者源极跟随器晶体管sx的漏极。连接线可包括连接至选择晶体管ax的列线。连接线可为下面将在图2b和图3b中讨论的第一导电结构830。
24.图1通过示例的方式示出了包括一个光电转换区pd和四个晶体管tx、rx、ax和sx的像素，但是本发明构思不限于此。例如，像素可以设置为多个，并且邻近的像素可以共享复位晶体管rx、源极跟随器晶体管sx和选择晶体管ax中的至少一个。因此，可以提高图像传感器的集成度。
25.图2a示出了根据本发明构思的示例性实施例的图像传感器的平面图。图2b示出了沿着图2a的线i-i’截取的剖视图。
26.参照图2a和图2b，图像传感器可包括传感器芯片10。传感器芯片10可包括第一衬底100、第一布线层800、电介质层400、保护层470、滤色器cf、栅栏图案300和微透镜层500。
27.当在平面图中看时，第一衬底100可包括像素阵列区aps、光学黑区ob和焊盘区pad。当在平面图中看时，像素阵列区aps可设置在第一衬底100的中心部分上。像素阵列区aps可包括多个像素区px。参照图1讨论的像素可形成在第一衬底100的对应的像素区px上。例如，像素的部件可以设置在对应的像素区px上。像素区px可以基于入射光来输出光电信号。像素区px可以在平面上以多行多列布置。行可平行于第一方向d1。列可平行于第二方向d2。在该描述中，第一方向d1可平行于第一衬底100的第一表面100a。第二方向d2可平行于第一衬底100的第一表面100a，并且可与第一方向d1不同。例如，第二方向d2可以基本垂直于第一方向d1。第三方向d3可以与第一方向d1和第二方向d2交叉。例如，第三方向d3可以基本垂直于第一衬底100的第一表面100a。
28.例如，焊盘区pad可以设置在第一衬底100的边缘部分上，并且可以至少部分地包围像素阵列区aps。焊盘端子900可以设置在焊盘区pad上。焊盘端子900可以将从像素区px产生的电信号向外输出。另外，外部电信号或者电压可通过焊盘端子900传输至像素区px。当焊盘区pad设置在第一衬底100的边缘部分上时，焊盘端子900可耦接至外部。为了描述的简洁，下面将讨论单个焊盘端子900。下面将讨论光学黑区ob。下面的描述将集中于图像传感器中包括的传感器芯片10的像素阵列区aps上。
29.图3a示出了图2a中的部分a的放大平面图，其示出了根据本发明构思的示例性实施例的图像传感器的像素阵列区。图3b示出了沿着图3a的线ii-ii’截取的图2b中的部分b的放大剖视图。图3c示出了图3b中的部分c的放大图。下面将省略重复描述。
30.参照图3a、图3b和图3c，图像传感器可包括第一衬底100、第一布线层800、分隔图案200、电介质层400、滤色器cf、栅栏图案300和微透镜层500。
31.第一衬底100可以具有彼此相对的第一表面100a和第二表面100b。例如，第一衬底100的第一表面100a可为后表面，第一衬底100的第二表面100b可为前表面。第一衬底100可以在第一表面100a上接收光。例如，第一衬底100可为半导体衬底或者绝缘体上硅(soi)衬底。例如，半导体衬底可为硅衬底、锗衬底或者硅锗衬底。第一衬底100还可包括iii族元素。iii族元素可为第一导电类型杂质。第一衬底100可包括第一导电类型杂质，从而具有第一
导电类型。例如，第一导电类型杂质可包括p型杂质，诸如铝(al)、硼(b)、铟(in)和/或镓(ga)中的一种或多种。第一衬底100可以具有像素区px。如图3b所示，像素区px可包括彼此邻近的第一像素区px1和第二像素区px2。
32.第一衬底100可包括光电转换区pd。光电转换区pd可以介于第一衬底100的第一表面100a与第二表面100b之间。在第一衬底100中，光电转换区pd可以设置在对应的像素区px上。光电转换区pd可以具有与图1所示的光电转换区pd的功能和角色相同的功能和角色。例如，光电转换区pd各自还可包括v族元素。v族元素可为第二导电类型杂质。光电转换区pd可为第一衬底100掺有第二导电类型杂质的区域。第二导电类型杂质可以与第一导电类型杂质具有相反的导电类型。第二导电类型杂质可包括n型杂质，诸如磷、砷、铋和/或锑中的一种或多种。例如，光电转换区pd可设置在第一衬底100的第一表面100a下方。
33.分隔图案200可以设置在第一衬底100中，并且可以形成像素区px。例如，分隔图案200可以设置在第一衬底100的像素区px之间。分隔图案200可为像素分隔图案。分隔图案200可以设置在第一沟槽201中，第一沟槽201可以从第一衬底100的第二表面100b延伸。例如，分隔图案200可为深沟槽隔离(dti)层。分隔图案200可以穿过第一衬底100的第一表面100a。如图3b所示，分隔图案200在顶表面处的宽度w11可小于分隔图案200在底表面处的宽度w12。例如，分隔图案200的顶表面可以与第一衬底100的第一表面100a共面。分隔图案200的底表面可以与分隔图案200的顶表面相对。分隔图案200可包括第一分隔图案210和第二分隔图案220。第一分隔图案210可以沿着第一沟槽201的侧壁设置。例如，第一分隔图案210可包括硅基电介质材料(例如，氮化硅、氧化硅和/或氧氮化硅)和/或高k电介质材料(例如，氧化铪和/或氧化铝)中的一种或多种。例如，第一分隔图案210可包括多个层，并且所述多个层可包括彼此不同的材料。然而，本发明构思不限于此，并且例如，第一分隔图案210可为单层。第一分隔图案210的折射率可以小于第一衬底100的折射率。因此，可以防止或减小第一衬底100的像素区px之间的串扰。
34.第二分隔图案220可以设置在第一分隔图案210中。第一分隔图案210可以介于第二分隔图案220与第一衬底100之间。第一分隔图案210可以将第二分隔图案220与第一衬底100分离。因此，当图像传感器操作时，第二分隔图案220可与第一衬底100电分离。第二分隔图案220可包括晶体半导体材料，例如，多晶硅。例如，第二分隔图案220还可包括掺杂剂，掺杂剂可包括第一导电类型杂质或者第二导电类型杂质。例如，第二分隔图案220可包括掺杂的多晶硅。
35.在对应的像素区px中，滤色器cf设置在第一衬底100的第一表面100a上。例如，滤色器cf可以设置在对应于光电转换区pd的位置的位置上。每一个滤色器cf可包括红色滤色器、蓝色滤色器和绿色滤色器之一。滤色器cf可以构成滤色器阵列。例如，当在平面图中看时，滤色器cf可以沿着第一方向d1和第二方向d2形成阵列。
36.栅栏图案300可设置在分隔图案200上。例如，当在平面图中看时，栅栏图案300可以与分隔图案200重叠。栅栏图案300可以介于两个邻近的滤色器cf之间，从而将滤色器cf分离。例如，栅栏图案300可以在物理上和光学上将多个滤色器cf彼此分离。
37.当在平面图中看时，栅栏图案300可以与分隔图案200重叠。栅栏图案300可以具有与分隔图案200的形状对应的形状。例如，栅栏图案300可以具有如图3a所示的格栅形状。当在平面图中看时，栅栏图案300可以包围每一个像素区px。例如，栅栏图案300可以包围每一
个滤色器cf。栅栏图案300可包括第一部分和第二部分。第一部分可以平行于第一方向d1延伸，并且可在第二方向d2上彼此间隔开。每一个第二部分可以平行于第二方向d2延伸。第二部分可在第一方向d1上彼此间隔开。第二部分可连接至第一部分。
38.如图3b所示，栅栏图案300可包括第一栅栏图案310和第二栅栏图案320。第一栅栏图案310可以设置在分隔图案200与第二栅栏图案320之间。例如，第一栅栏图案310可包括导电材料，诸如金属和/或金属氮化物中的一种或多种。例如，第一栅栏图案310可包括钛和氮化钛中的一种或多种。
39.第二栅栏图案320可设置在第一栅栏图案310上。第二栅栏图案320可包括与第一栅栏图案310的材料不同的材料。例如，第二栅栏图案320可包括有机材料。第二栅栏图案320可包括折射率低并且可以具有电介质特性的材料。例如，第二栅栏图案320的折射率可以比衬底100的折射率更低；然而，本发明构思不限于此。第二栅栏图案320可以具有例如矩形剖面。栅栏图案300在底表面处的宽度可小于栅栏图案300在顶表面处的宽度。因此，第一衬底100可以接收增加量的入射光。下面将参照图3c进一步讨论栅栏图案300。
40.电介质层400可以介于第一衬底100与滤色器cf之间以及分隔图案200与栅栏图案300之间。电介质层400可以覆盖第一衬底100的第一表面100a和分隔图案200的顶表面。例如，电介质层400可为背面电介质层。例如，电介质层400可包括底部防反射涂(barc)层。电介质层400可包括多个层，并且所述多个层可以具有彼此不同的功能。然而，本发明构思不限于此。例如，电介质层400可为单层。
41.下面将详细描述根据本发明构思的示例性实施例的电介质层400、滤色器cf、保护层470和微透镜层500。
42.参照图3b和图3c，滤色器cf可以设置在第一衬底100的第一表面100a上，并且可放置为彼此横向邻近。滤色器cf可包括彼此邻近的第一滤色器cf1和第二滤色器cf2。第一滤色器cf1和第二滤色器cf2可以分别对应于第一像素区px1和第二像素区px2。例如，第一滤色器cf1和第二滤色器cf2可分别设置在第一像素区px1和第二像素区px2上。第二滤色器cf2的类型可与第一滤色器cf1的类型不同。例如，第二滤色器cf2的颜色可与第一滤色器cf1的颜色不同。例如，第二滤色器cf2可为红色滤色器、蓝色滤色器和绿色滤色器之一，第一滤色器cf1可为红色滤色器、蓝色滤色器和绿色滤色器中的剩下的滤色器之一。对于另一示例，第二滤色器cf2的类型可与第一滤色器cf1的类型相同。
43.在电介质层400上，栅栏图案300可以介于滤色器cf之间。栅栏图案300可以与分隔图案200竖直地重叠。在该描述中，术语“竖直”可意指“平行于第三方向d3或者平行于与第三方向d3相反的方向”。第一衬底100的第一表面100a可以接收穿过微透镜层500和滤色器cf的外部光。在这种情况下，光可入射至第一衬底100的第一表面100a。例如，光可在相对于第一表面100a倾斜的方向上入射。栅栏图案300可以防止光从对应于第一像素区px1的第一滤色器cf1朝着第二像素区px2的光电转换区pd传输。类似地，栅栏图案300可以防止光从对应于第二像素区px2的第二滤色器cf2朝着第一像素区px1的光电转换区pd传输。因此，可以减少图像传感器的像素区px之间的串扰。
44.栅栏图案300可包括第一栅栏图案310和第二栅栏图案320。第一栅栏图案310可以具有第一底表面310b、第一侧壁310c和第一顶表面310a。第一栅栏图案310的第一底表面310b可以对应于栅栏图案300的底表面。第一栅栏图案310的第一顶表面310a可与第一栅栏
图案310的第一底表面310b相对。第一侧壁310c可以将第一顶表面310a的边缘连接至第一底表面310b的边缘。第一侧壁310c可相对于第一底表面310b倾斜。第一栅栏图案310可以用作势垒层。根据本发明构思的示例性实施例，可以在第一衬底100与电介质层400之间的界面处俘获电荷。第一栅栏图案310的第一底表面310b可以接触电介质层400，从而去除俘获的电荷。例如，第一栅栏图案310可以用作粘合剂层，因此可以将第二栅栏图案320附着于电介质层400。
45.当栅栏图案300具有相对大的宽度时，栅栏图案300可以吸收或者反射从外部入射于其上的光，因此可不将光传输至第一衬底100。栅栏图案300的底表面的面积增大可以减少入射至第一衬底100上的光的量。根据本发明构思的示例性实施例，第一栅栏图案310的第一底表面310b可以具有相对小的宽度w1。第一栅栏图案310在第一底表面310b处的宽度w1可小于第一栅栏图案310在第一顶表面310a处的宽度w3。第一栅栏图案310在第一底表面310b处的宽度w1可在约45nm至约55nm的范围内。当第一栅栏图案310在第一底表面310b处的宽度w1等于或小于约55nm时，增加量的光可入射至第一衬底100的每一个像素区px上。例如，增加量的光可入射至第一衬底100的每一个光电转换区pd上。当第一衬底100在第一底表面310b处的宽度w1等于或大于约45nm时，第一栅栏图案310可以防止像素区px之间的串扰。第一栅栏图案310在第一底表面310b处的宽度w1可小于分隔图案200在顶表面处的宽度w11。
46.在本发明构思的示例性实施例中，第一栅栏图案310的第一顶表面310a的宽度w3可以与分隔图案200在顶表面处的宽度w11基本相等。
47.在本发明构思的示例性实施例中，第一栅栏图案310在第一底表面310b处的宽度w1可以与第一栅栏图案310在第一顶表面310a处的宽度w3相同。
48.例如，第一栅栏图案310可以具有沙漏形状或水漏形状。例如，第一栅栏图案310可包括下部、中部和上部。第一栅栏图案310的下部可以具有第一底表面310b。第一栅栏图案310的上部可以具有第一顶表面310a。第一栅栏图案310的中部可以设置在第一栅栏图案310的下部和上部之间。第一栅栏图案310的中部的宽度可以小于第一栅栏图案310在第一底表面310b处的宽度w1和第一栅栏图案310在第一顶表面310a处的宽度w3。例如，第一栅栏图案310可以具有在比第一底表面310b更高并且比第一顶表面310a更低的位置测量到的最小宽度。
49.第二栅栏图案320可设置在第一栅栏图案310的第一顶表面310a上。第二栅栏图案320可以具有彼此相对的第二底表面和第二顶表面320a。第二栅栏图案320的第二底表面可以在物理上接触第一栅栏图案310的第一顶表面310a。第一栅栏图案310的第一顶表面310a可以具有未被第二栅栏图案320覆盖的边缘部分。
50.第二栅栏图案320的宽度w2可以小于第一栅栏图案310在第一顶表面310a处的宽度w3并且大于第一栅栏图案310在第一底表面310b处的宽度w1。例如，第二栅栏图案320的宽度w2可在约72nm至约88nm的范围内。除非在该描述中有另外特别限制，否则第二栅栏图案320的宽度w2可以指第二栅栏图案320在第二底表面处的宽度。当第二栅栏图案320的宽度w2等于或大于约72nm时，第二栅栏图案320可以充分防止滤色器cf之间的串扰以及第一衬底100的像素区px之间的串扰。当第二栅栏图案320的宽度w2等于或小于约88nm时，增加量的光可入射至第一衬底100的每一个像素区px上。例如，第二栅栏图案320的宽度w2可小
于分隔图案200在顶表面处的宽度w11。然而，本发明构思不限于此。例如，第二栅栏图案320的宽度w2可与分隔图案200在顶表面处的宽度w11基本相同或近似。
51.第二栅栏图案320的第二顶表面320a可以对应于栅栏图案300的顶表面。第二栅栏图案320的第二顶表面320a的宽度可以基本等于第二栅栏图案320的第二底表面的宽度。例如，第二栅栏图案320的第二顶表面320a的宽度可以为约72nm至约88nm。
52.当第二栅栏图案320具有不规则的宽度时，第二栅栏图案320会具有降低的结构稳定性，或者会向外反射入射光。根据本发明构思的示例性实施例，第二栅栏图案320的宽度w2可沿着竖直水平不变。例如，第二栅栏图案320的第二顶表面320a的宽度可以基本等于第二栅栏图案320在第二底表面处的宽度。第二栅栏图案320的最大宽度和最小宽度各自可以落入约72nm至约88nm的范围内。第二栅栏图案320的最大宽度可为第二栅栏图案320的最小宽度的约100％至约102％。因此，可以提高第二栅栏图案320的结构稳定性，并且增加量的光可以入射至第一衬底100的像素区px上。
53.第二栅栏图案320的高度h2可以大于第一栅栏图案310的高度h1。
54.第二栅栏图案320可包括折射率低的材料。第二栅栏图案320的折射率可以小于第一衬底100的折射率。例如，第二栅栏图案320的折射率可以等于或小于约1.3。如图3c所示，第二栅栏图案320可包括聚合物结构321和聚合物结构321中的纳米颗粒323。纳米颗粒323可分布于聚合物结构321中。例如，纳米颗粒323可彼此间隔开。例如，纳米颗粒323可包括二氧化硅。可从聚合物结构321与纳米颗粒323之间的界面反射光。因此，第二栅栏图案320可以具有低折射率。第二栅栏图案320可以有效地防止滤色器cf之间的串扰，并且还可以有效地防止第一衬底100的像素区px之间的光学干扰。在图3c以外的附图中，为了简洁起见，既不示出聚合物结构321也不示出纳米颗粒323。
55.电介质层400可以介于分隔图案200与栅栏图案300之间以及第一衬底100与滤色器cf之间。电介质层400可包括堆叠在第一衬底100的第一表面100a上的第一电介质层410、第二电介质层420、第三电介质层430、第四电介质层440和第五电介质层450。例如，第一电介质层410可以接触第一衬底100的第一表面100a和分隔图案200的顶表面，并且可以与第一衬底100的像素区px重叠。第二电介质层420可设置在第一电介质层410上。例如，第二电介质层420可设置在第一电介质层410的顶表面上。第一电介质层410和第二电介质层420可为固定电荷层。例如，每一个固定电荷层可由金属氧化物层或者金属氟化物层形成。金属氧化物层可包括量小于化学计量比的氧，并且金属氟化物层可包括量小于化学计量比的氟。例如，第一电介质层410可由金属氧化物和金属氟化物之一形成，它们中的每一个包括铪(hf)、锆(zr)、铝(al)、钽(ta)、钛(ti)、钇(y)和/或镧系元素中的至少一种金属。第二电介质层420可包括第一电介质层410的示例中讨论的金属氧化物和金属氟化物之一。另外，第二电介质层420可包括与第一电介质层410的材料不同的材料。例如，第一电介质层410可包括氧化铝，第二电介质层420可包括氧化铪。第一电介质层410和第二电介质层420中的每一个可以具有负固定电荷，并且可以产生空穴积累。第一电介质层410和第二电介质层420可以有效地减少第一衬底100的白点和暗电流。第二电介质层420的厚度可以大于第一电介质层410的厚度。
56.第三电介质层430可设置在第二电介质层420上。第三电介质层430可包括第一含硅材料。例如，第一含硅材料可包括正硅酸乙酯(teos)或者氧化硅。第三电介质层430可以
展现出优秀的填充特性。例如，第三电介质层430可通过等离子体增强化学气相沉积形成，但是本发明构思不限于此。例如，第三电介质层430的厚度可以大于第一电介质层410的厚度和第二电介质层420的厚度。
57.第四电介质层440可设置在第三电介质层430上。第四电介质层440可包括与第三电介质层430的材料不同的材料。例如，第四电介质层440可包括第二含硅材料，第二含硅材料可与第三电介质层430的第一含硅材料不同。例如，第四电介质层440可包括氮化硅。第四电介质层440的厚度可以大于第三电介质层430的厚度。
58.第五电介质层450可以介于第四电介质层440与第一栅栏图案310之间以及第四电介质层440与滤色器cf之间。例如，第五电介质层450可以在物理上接触第一栅栏图案310的第一底表面310b。第五电介质层450可为粘合剂层或封盖层。第五电介质层450可包括金属氧化物或者高k电介质材料。第五电介质层450可包括与第二电介质层420的材料相同的材料。例如，第四电介质层440可包括氧化铪。第五电介质层450的厚度可以大于第一电介质层410和第二电介质层420中的每一个的厚度，并且小于第三电介质层430和第四电介质层440中的每一个的厚度。电介质层400的厚度可意指第一电介质层410、第二电介质层420、第三电介质层430、第四电介质层440和第五电介质层450的厚度的总和。
59.电介质层400中的层数可不同地改变。例如，可省略第一电介质层410、第二电介质层420、第三电介质层430、第四电介质层440和第五电介质层450中的至少一个。
60.保护层470可以覆盖电介质层400。例如，保护层470可以覆盖电介质层400的顶表面，并且还可以覆盖栅栏图案300的侧壁和顶表面。例如，保护层470可以保形地覆盖第一栅栏图案310的第一侧壁310c、第二栅栏图案320的第二侧壁和第二栅栏图案320的第二顶表面320a。例如，保护层470的位于第一栅栏图案310的第一侧壁310c上的厚度可与保护层470的位于第二栅栏图案320的第二顶表面320a上的厚度基本相同。保护层470可以在物理上接触第一栅栏图案310的第一顶表面310a的一部分。例如，保护层470可以覆盖第一栅栏图案310的第一顶表面310a的边缘部分。保护层470的厚度可以小于电介质层400的厚度。保护层470可包括高k电介质材料，并且可以具有电介质特性。例如，保护层470可包括氧化铝或者氧化铪。例如，保护层470可包括氧化铝，但是本发明构思不限于此。保护层470可以保护第一衬底100的光电转换区pd免受诸如湿气的外部环境的影响。
61.滤色器cf可在保护层470上彼此横向间隔开。栅栏图案300的侧壁可包括彼此相对的第一侧壁和第二侧壁。第一滤色器cf1和第二滤色器cf2可以分别设置在栅栏图案300的第一侧壁和第二侧壁上。滤色器cf可以不延伸至第二栅栏图案320的第二顶表面320a上。
62.仍参照图3b和图3c，每一个滤色器cf可以包括具有向上突出的凸形的顶表面cfa。例如，每个滤色器cf的顶表面cfa可以具有中心部分和边缘部分。每个滤色器cf的顶表面cfa的中心部分可位于比各滤色器cf的顶表面cfa的边缘部分的水平高的水平处。然而，滤色器cf的形状不限于此。在该描述中，术语“水平”可以意指竖直水平。可在第三方向d3上测量两个平面之间的水平差。
63.微透镜层500可设置在第一衬底100的第一表面100a上。例如，微透镜层500可放置在滤色器cf和栅栏图案300上。保护层470可以介于微透镜层500与第二栅栏图案320的第二顶表面320a之间。
64.微透镜层500可包括平面化部分520和透镜部分510。透镜部分510可以设置在对应
于第一衬底100的光电转换区pd的位置的位置上。例如，透镜部分510可设置在滤色器cf上并且对应于滤色器cf。当在平面图中看时，透镜部分510可以沿着第一方向d1和第二方向d2构成阵列。每一个透镜部分510可以远离第一衬底100的第一表面100a突出。每一个透镜部分510可以具有半球形剖面。透镜部分510可以聚集入射光。
65.微透镜层500的平面化部分520可以介于滤色器cf与透镜部分510之间以及栅栏图案300与透镜部分510之间。平面化部分520可与透镜部分510一体地形成，并且可连接至透镜部分510，而在平面化部分520与透镜部分510之间无界面。平面化部分520可包括与透镜部分510的材料相同的材料。另外，可从微透镜层500省略平面化部分520，并且微透镜层500的透镜部分510可以不彼此连接。
66.微透镜层500可为透明的，以允许光从中通过。微透镜层500可包括诸如聚合物的有机材料。例如，微透镜层500可包括光致抗蚀剂材料或者热固性树脂。
67.图像传感器还可包括透镜涂层530。透镜涂层530可为透明的。透镜涂层530可以保形地覆盖微透镜层500。透镜涂层530可以保护微透镜层500。
68.如图3b所示，第一衬底100可包括杂质区111。在第一衬底100中，杂质区111可设置在对应的像素区px上。杂质区111可以与第一衬底100的第二表面100b邻近设置。杂质区111的底表面可以与光电转换区pd间隔开。杂质区111可为掺有第二导电类型杂质(例如，n型杂质)的区域。杂质区111可为有源部分。有源部分可为用于晶体管的操作的区域，并且可包括晶体管的源极/漏极区和参照图1讨论的浮动扩散区fd。晶体管可包括参照图1讨论的转移晶体管tx、源极跟随器晶体管sx、复位晶体管rx或者选择晶体管ax。
69.器件隔离图案240可以设置在第一衬底100中。器件隔离图案240可以提供有源部分。例如，在像素区px中的每一个上，器件隔离图案240可以限定杂质区111，并且可以将杂质区111彼此分离。例如，在第一衬底100中，器件隔离图案240可设置在杂质区111之一的一侧上。器件隔离图案240可以设置在第二沟槽中，第二沟槽可从第一衬底100的第二表面100b凹陷。例如，器件隔离图案240可为浅沟槽隔离(sti)层。例如，器件隔离图案240的高度可以小于分隔图案200的高度。器件隔离图案240的一部分可连接至第一分隔图案210的侧壁。例如，器件隔离图案240可包括氧化硅、氮化硅和氧氮化硅中的一种或多种。
70.栅极图案700可设置在第一衬底100的第二表面100b上。栅极图案700可以用作上面参照图1讨论的转移晶体管tx、源极跟随器晶体管sx、复位晶体管rx和选择晶体管ax之一的栅电极。例如，栅极图案700可包括转移栅极tg、源极跟随器栅极sg、复位栅极rg和选择栅极ag之一。为了简洁，图3b描绘了单个栅极图案700设置在各像素区px上，但是多个栅极图案700可设置在各像素区px上。为了描述的简洁，下面将讨论单个栅极图案700。
71.栅极图案700可以具有埋置栅极结构。例如，栅极图案700可包括第一部分710和第二部分720。栅极图案700的第一部分710可设置在第一衬底100的第二表面100b上。栅极图案700的第二部分720可以突出至第一衬底100中。栅极图案700的第二部分720可连接至栅极图案700的第一部分710。然而，本发明构思不限于此。例如，栅极图案700可以具有平面栅极结构。在这种情况下，栅极图案700可以不包括第二部分720。例如，栅极图案700可包括金属、金属硅化物、多晶硅或者它们的任何组合。在这种情况下，多晶硅可包括掺杂的多晶硅。
72.栅极电介质图案740可以介于栅极图案700与第一衬底100之间。例如，栅极电介质图案740可包括硅基电介质材料(例如，氧化硅、氮化硅和/或氧氮化硅)和高k电介质材料
(例如，氧化铪和/或氧化铝)中的一种或多种。
73.第一布线层800可设置在第一衬底100的第二表面100b上。第一布线层800可包括第一下电介质层810、第二下电介质层820和第一导电结构830。第一下电介质层810可以覆盖栅极图案700和第一衬底100的第二表面100b。第二下电介质层820可堆叠在第一下电介质层810上。第一下电介质层810和第二下电介质层820可包括硅基电介质材料，诸如氧化硅、氮化硅和氧氮化硅中的一种或多种。
74.第一导电结构830可以设置在第一下电介质层810和第二下电介质层820中。例如，第一导电结构830各自可以包括接触插塞部分、线部分和穿通件部分。例如，接触插塞部分可以设置在第一下电介质层810中并且可电连接至栅极图案700或者杂质区111之一。例如，第一导电结构830的线部分可以介于两个邻近的下电介质层810与820之间。例如，线部分可连接至接触插塞部分。例如，第一导电结构830的穿通件部分可以穿过第二下电介质层820中的至少一个，并且可连接至线部分。第一导电结构830可以接收从光电转换区pd输出的光电信号。
75.下面将讨论根据本发明构思的示例性实施例的栅栏图案。
76.图4a至图4e示出了图3b中的部分c的剖视图，其示出了根据本发明构思的示例性实施例的图像传感器的像素阵列区。下面还将参照图3a和图3b。
77.参照图4a至图4e，图像传感器可包括第一衬底100、分隔图案200、电介质层400、栅栏图案300、保护层470、滤色器cf和微透镜层500。栅栏图案300可包括第一栅栏图案310和第二栅栏图案320。第一栅栏图案310和第二栅栏图案320可与图3a至图3c中讨论的那些基本相同。例如，第一栅栏图案310在第一底表面310b处的宽度w1和第二栅栏图案320的宽度w2可以满足图3a至图3c中讨论的条件。另外，栅栏图案300的形状可不同地改变。
78.如图4a所示，第一栅栏图案310可以具有多边形形状。例如，第一栅栏图案310可以具有倒梯形形状。第一栅栏图案310在第一底表面310b处的宽度w1可为第一栅栏图案310的最小宽度，并且第一栅栏图案310在第一顶表面310a处的宽度w3可为第一栅栏图案310的最大宽度。第一栅栏图案310可以具有随着从第一顶表面310a接近第一底表面310b逐渐减小的宽度。
79.如图4b所示，第一栅栏图案310可包括下部和上部。例如，第一栅栏图案310的下部可以具有矩形剖面。第一栅栏图案310的第一底表面310b可为第一栅栏图案310的下部的底表面。例如，第一栅栏图案310的下部可以具有基本均匀的宽度。例如，第一栅栏图案310的上部可以具有倒梯形形状。第一栅栏图案310的上部可以具有随着接近第一栅栏图案310的第一顶表面310a而逐渐增大的宽度。第一栅栏图案310的第一顶表面310a可以对应于第一栅栏图案310的上部的顶表面。第一栅栏图案310上部和下部可包括彼此相同的材料，并且可以彼此连接，而在它们之间没有界面。
80.如图4c所示，第一栅栏图案310的第一顶表面310a的宽度w3’可以与第二栅栏图案320的宽度w2基本相同。例如，第一栅栏图案310在第一顶表面310a处的宽度w3’可在约72nm至约88nm的范围内。在本发明构思的实施例中，第一栅栏图案310在第一顶表面310a处的宽度w3’可小于第二栅栏图案320的宽度w2。第一栅栏图案310的第一顶表面310a可被第二栅栏图案320覆盖。
81.参照图4d，第一栅栏图案310在第一底表面310b处的宽度w1可与分隔图案200在顶
表面处的宽度w11基本相同。
82.如图4e所示，第一栅栏图案310在第一底表面310b处的宽度w1可大于分隔图案200在顶表面处的宽度w11。因此，第一栅栏图案310的第一底表面310b的一部分可以与第一衬底100的第一表面100a竖直地重叠。
83.在图4a至图4e的实施例中，第一衬底100、分隔图案200、电介质层400、栅栏图案300、保护层470、滤色器cf和微透镜层500可与图3a至图3c的示例中讨论的那些基本相同。第一衬底100还可包括在图3a至图3c的示例中讨论的器件隔离图案240和杂质区111，并且图像传感器还可包括在图3a至图3c的示例中讨论的第一布线层800、栅极图案700和栅极电介质图案740。
84.图5示出了沿着图3a的线ii-ii’截取的图2b中的部分b的放大剖视图，其示出了根据本发明构思的实施例的图像传感器的像素阵列区。
85.参照图5，图像传感器可包括第一衬底100、分隔图案200’、电介质层400、栅栏图案300、保护层470、滤色器cf和微透镜层500。
86.分隔图案200’可以设置在第一衬底100中。分隔图案200’可以设置在第一沟槽201’中，第一沟槽201’可以穿过第一衬底100的第一表面100a。第一沟槽201’可以具有设置在第一衬底100中的底表面。分隔图案200’可以具有与第一衬底100的第二表面100b间隔开的底表面。例如，分隔图案200’的顶表面可以位于与第一衬底100的第一表面100a基本相同的水平处；然而，本发明构思不限于此。分隔图案200’的顶表面的宽度w11可以大于分隔图案200’在底表面处的宽度w12。例如，分隔图案200’的宽度可以朝着第一衬底100的第二表面100b逐渐减小。分隔图案200’可包括第一分隔图案210，但是可以不包括在图3a和图3b中讨论的第二分隔图案220。
87.分隔区120可以设置在第一衬底100中。分隔区120可以设置在分隔图案200’的底表面与第一衬底100的第二表面100b之间。分隔区120可包括iii族元素。例如，分隔区120可为掺有具有第一导电类型(例如，p型)的杂质的区域。分隔区120和分隔图案200’可以提供像素区px。在本发明构思的示例性实施例中，分隔图案200’还可以穿过第一衬底100的第二表面100b。
88.根据本发明构思的示例性实施例，图3a至图3c、图4a、图4b、图4c、图4d、图4e和图5的示例可彼此组合。例如，如图3c的示例中讨论的，第一栅栏图案310可以具有沙漏形状，并且如图4e的示例中讨论的，第一栅栏图案310在第一底表面310b处的宽度w1可大于分隔图案200在顶表面处的宽度w11。
89.下面将描述图像传感器的电路芯片20以及第一衬底100的光学黑区ob和焊盘区pad。
90.返回参照图2a和图2b，第一衬底100的光学黑区ob可以介于像素阵列区aps与焊盘区pad之间。光学黑区ob可包括第一参考像素区rpx1和第二参考像素区rpx2。第一参考像素区rpx1可以设置在第二参考像素区rpx2与像素阵列区aps之间。在光学黑区ob上，光电转换区pd可以设置在第一参考像素区rpx1中。第一参考像素区rpx1上的光电转换区pd可以与像素区px上的光电转换区pd中的每一个具有相同的平面面积和体积。光电转换区pd可以不设置在第二参考像素区rpx2上；然而，本发明构思不限于此。杂质区111、栅极图案700和器件隔离图案240可设置在第一参考像素区rpx1和第二参考像素区rpx2中的每一个上。杂质区
111、栅极图案700和器件隔离图案240可以与图3b中讨论的那些相同。
91.电介质层400可以延伸至第一衬底100的光学黑区ob和焊盘区pad上，并且可以覆盖第一衬底100的第一表面100a。
92.光屏蔽层950可以设置在第一衬底100的光学黑区ob上的第一表面100a上。光屏蔽层950可设置在电介质层400的顶表面上。光屏蔽层950可以不允许光进入光学黑区ob上的光电转换区pd。光学黑区ob上的第一参考像素区rpx1和第二参考像素区rpx2的像素可以输出噪声信号而不输出光电信号。可以从通过热或暗电流产生的电子产生噪声信号。光屏蔽层950可以不覆盖像素阵列区aps，因此，光可入射至像素阵列区aps上的光电转换区pd上。可以从自像素区px输出的光电信号中去除噪声信号。光屏蔽层950可包括诸如钨、铜、铝或它们的任何合金的金属。
93.在第一衬底100的光学黑区ob上，第一导电图案911可以设置在电介质层400与光屏蔽层950之间。例如，第一导电图案911可以用作势垒层或粘合剂层。第一导电图案911可包括金属和/或金属氮化物中的一种或多种。例如，第一导电图案911可包括钛和/或氮化钛中的一种或多种。第一导电图案911可以不延伸至第一衬底100的像素阵列区aps上。
94.在第一衬底100的光学黑区ob上，接触插塞960可以设置在第一衬底100的第一表面100a上。接触插塞960可设置在电介质层400中和分隔图案200的最外面部分的顶表面上。例如，分隔图案200的最外面部分可最靠近焊盘区pad。接触沟槽可形成在第一衬底100的第一表面100a上，并且接触插塞960可以设置在接触沟槽中。例如，接触插塞960可包括与光屏蔽层950的材料不同的材料。例如，接触插塞960可包括诸如铝的金属材料。第一导电图案911可以延伸至接触插塞960与电介质层400之间的空间和接触插塞960与分隔图案200之间的空间中。接触插塞960可通过第一导电图案911电连接至第二分隔图案220。因此，可以将负偏压施加至第二分隔图案220。
95.在第一衬底100的光学黑区ob上，保护电介质层471可设置在光屏蔽层950和接触插塞960上。例如，保护电介质层471可设置在光屏蔽层950的顶表面和接触插塞960的顶表面上。保护电介质层471可包括与保护层470的材料相同的材料并且可连接至保护层470。例如，保护电介质层471可与保护层470一体地形成。另外，可以通过与用于形成保护层470的处理分开的处理来形成保护电介质层471，并且保护电介质层471可与保护层470间隔开。保护电介质层471可包括高k电介质材料(例如，氧化铝和/或氧化铪)。
96.过滤层550可设置在光学黑区ob上的第一表面100a上。过滤层550可以覆盖保护电介质层471。例如，过滤层550可以覆盖保护电介质层471的顶表面。过滤层550可以阻挡波长与从滤色器cf产生的光的波长不同的光。例如，过滤层550可以阻挡红外线。过滤层570可包括蓝色滤色器，但是本发明构思不限于此。
97.光学黑区ob可包括设置在过滤层550上的有机层501。例如，有机层501可设置在过滤层550的顶表面上。有机层501可为透明的。有机层501可以具有与第一衬底100相对并且基本平坦的顶表面。例如，有机层501可包括聚合物。有机层501可以具有电介质特性。在本发明构思的示例性实施例中，有机层501可连接至微透镜层500。例如，有机层501可包括与微透镜层500的材料相同的材料。
98.涂层531可以设置在有机层501上。例如，涂层531可以保形地覆盖有机层501的顶表面。涂层531可包括电介质材料并且可为透明的。例如，涂层531可包括与透镜涂层530的
材料相同的材料。
99.第一布线层800可以覆盖第一衬底100的第二表面100b，并且可以设置在第一衬底100的像素阵列区aps、光学黑区ob和焊盘区pad上。
100.图像传感器还可包括电路芯片20。电路芯片20可堆叠在传感器芯片10上。电路芯片20可包括第二布线层1800和第二衬底1000。第二布线层1800可以介于第一布线层800与第二衬底1000之间。集成电路1700可设置在第二衬底1000的顶表面上，或者可以设置在第二衬底1000内部。集成电路1700可包括逻辑电路、存储器电路或者它们的任何组合。集成电路1700可包括例如晶体管。第二布线层1800可包括第三下电介质层1820和第二导电结构1830。第二导电结构1830可以设置在第三下电介质层1820之间，或者可以设置在第三下电介质层1820中。第二导电结构1830可电连接至集成电路1700。第二布线层1800还可包括穿通件图案，并且在第三下电介质层1820中，穿通件图案可以穿过第三下电介质层1820，以耦接至第二导电结构1830。为了描述的简洁，下面将讨论单个第二导电结构1830。
101.下面将解释第一衬底100的焊盘区pad上的部件。
102.焊盘端子900可设置在第一衬底100的焊盘区pad上。焊盘端子900可设置在第一衬底100的第一表面100a上。例如，焊盘端子900可埋置在第一衬底100中。例如，焊盘沟槽990可形成在第一衬底100的焊盘区pad上的第一表面100a上，并且焊盘端子900可以设置在焊盘沟槽990中。焊盘端子900可包括诸如铝、铜、钨、钛、钽或者它们的任何合金的金属。在安装图像传感器时，接合线可形成在焊盘端子900上，并且耦接至焊盘端子900。焊盘端子900可通过接合线电连接至外部。
103.第一通孔901可设置在焊盘端子900的第一侧上。第一通孔901可以设置在焊盘端子900与接触插塞960之间。第一通孔901可以穿过电介质层400、第一衬底100和第一布线层800。第一通孔901还可以穿过第二布线层1800的至少一部分。例如，第一通孔901可以具有第一底表面和第二底表面。第一通孔901的第一底表面可以暴露出第一导电结构830。第一通孔901的第二底表面位于可比第一通孔901的第一底表面更低的水平处。第一通孔901的第二底表面可以暴露出第二导电结构1830。例如，第一通孔901的一部分可以穿过电介质层400、第一衬底100和第一布线层800的第二下电介质层820，以暴露出第一导电结构830，并且第一通孔901的另一部分可以穿过电介质层400、第一衬底100、第一布线层800和第三下电介质层1820，以暴露出第二导电结构1830。
104.第一导电图案911可以延伸至第一衬底100的焊盘区pad上。在第一衬底100的焊盘区pad上，第一导电图案911可设置在第一衬底100的第一表面100a上并且可以覆盖第一通孔901的内侧壁。如图2a所示，焊盘端子900可以设置为多个。例如，多个焊盘端子900可包括第一焊盘端子和第二焊盘端子。第一导电图案911可以设置在多个焊盘端子900中的一个(例如，第一焊盘端子)的底表面和侧壁上，并且可电连接至所述一个焊盘端子900(例如，第一焊盘端子)。
105.第一导电图案911可以覆盖第一通孔901的侧壁和第一底表面。第一导电图案911可以接触第一导电结构830的顶表面。因此，第一导电结构830可通过第一导电图案911电连接至所述一个焊盘端子900(例如，第一焊盘端子)。当图像传感器操作时，可以通过所述一个焊盘端子900和第一导电图案911将电压施加至第一导电结构830。还可以通过第一导电图案911和接触插塞960将电压施加至第二分隔图案220。电压可为负偏压。
106.第一导电图案911可以覆盖第一通孔901的第二底表面，并且可耦接至第二导电结构1830的顶表面。电路芯片20中的集成电路1700可通过第二导电结构1830和第一导电图案911电连接至所述一个焊盘端子900(例如，第一焊盘端子)。第一导电图案911和第一通孔901各自可以设置为多个。在这种情况下，第一导电图案911之一可耦接至第一导电结构830或者第二导电结构1830，而不耦接至接触插塞960。第一导电图案911可以用作传感器芯片10的晶体管与电路芯片20的集成电路1700之间的电路径。第一导电图案911可包括金属，诸如铜、钨、铝、钛、钽或者它们的任何合金。
107.第一埋置图案921可以设置在第一通孔901中，从而填充第一通孔901。第一埋置图案921可以不延伸至第一衬底100的第一表面100a上。第一埋置图案921可包括折射率低并且可以具有电介质特性的材料。第一埋置图案921可包括与第一栅栏图案310的材料相同的材料。第一埋置图案921可包括如图3c所示的第一栅栏图案310的示例中讨论的聚合物结构321和纳米颗粒323。第一埋置图案921的顶表面可凹陷。例如，第一埋置图案921的顶表面的中心部分可以位于比第一埋置图案921的顶表面的边缘部分低的水平处。例如，第一埋置图案921的顶表面可为凹陷的。
108.第一封盖图案931可设置在第一埋置图案921的顶表面上。例如，第一封盖图案931可以具有符合第一埋置图案921的顶表面的形状，以填充第一埋置图案921的凹陷部分。例如，第一封盖图案931可以具有凸形。第一封盖图案931可以具有基本平坦的顶表面。第一封盖图案931可包括诸如光致抗蚀剂材料的电介质聚合物。
109.第二通孔902可设置在焊盘端子900的第二侧上。焊盘端子900的第二侧可与焊盘端子900的第一侧不同。第二通孔902可以穿过电介质层400、第一衬底100和第一布线层800。第二通孔902可以穿过第二布线层1800的一部分并且可以暴露出第二导电结构1830。
110.在第一衬底100的焊盘区pad上，第二导电图案912可以设置在第一衬底100的第一表面100a上。如图2b所示，第二导电图案912可以介于第一衬底100与焊盘端子900中的另一个(例如，第二焊盘端子)之间，并且可电连接至所述另一个焊盘端子(例如，第二焊盘端子)。第二导电图案912可以延伸至第二通孔902中，并且可以保形地覆盖第二通孔902的侧壁和底表面。第二导电图案912可电连接至第二导电结构1830。当图像传感器操作时，电路芯片20的集成电路1700可以通过第二导电结构1830、第二导电图案912和所述另一个焊盘端子(例如，第二焊盘端子)发送和接收电信号。
111.第二埋置图案922可以设置在第二通孔902中，从而填充第二通孔902。第二埋置图案922可以不延伸至第一衬底100的第一表面100a上。第二埋置图案922可包括折射率低并且可以具有电介质特性的材料。例如，第二埋置图案922可包括与第一栅栏图案310的材料相同的材料。第二埋置图案922的顶表面可为凹陷的。
112.第二封盖图案932可设置在第二埋置图案922的顶表面上。例如，第二封盖图案932可以具有符合第二埋置图案922的顶表面的形状，以填充第二埋置图案922的凹陷部分。第二封盖图案932可以具有基本平坦的顶表面。第二封盖图案932可包括诸如光致抗蚀剂材料的电介质聚合物。
113.保护电介质层471可以延伸至第一衬底100的焊盘区pad上。保护电介质层471可以设置在电介质层400的顶表面上，并且可以延伸至第一通孔901和第二通孔902中。在第一通孔901中，保护电介质层471可以介于第一导电图案911与第一埋置图案921之间。在第二通
孔902中，保护电介质层471可以介于第二导电图案912与第二埋置图案922之间。保护电介质层471可以暴露出焊盘端子900。
114.有机层501和涂层531还可以设置在第一衬底100的焊盘区pad上。在第一衬底100的第一表面100a上，有机层501可以覆盖保护电介质层471的一部分和第一封盖图案931。有机层501可以暴露出焊盘端子900的顶表面。
115.图6示出了沿着图2a的线i-i’截取的剖视图，其示出了根据本发明构思的示例性实施例的图像传感器。下面还将参考图2a，并且下面将省略重复的描述。
116.参照图6，图像传感器可包括传感器芯片10和电路芯片20。传感器芯片10和电路芯片20可与上面参照图2a和图2b讨论的那些基本相同。例如，传感器芯片10可包括第一衬底100、第一布线层800、分隔图案200、电介质层400、栅栏图案300、滤色器cf、保护层470、微透镜层500、焊盘端子900、第一导电图案911和第二导电图案912。电路芯片20可包括第二衬底1000和第二布线层1800。
117.另外，传感器芯片10还可包括第一连接焊盘850。第一连接焊盘850可在传感器芯片10的底表面上被暴露。例如，第一连接焊盘850可设置在第一布线层800的第二下电介质层820中。第一连接焊盘850可电连接至第一导电结构830。第一连接焊盘850可包括诸如金属的导电材料。例如，第一连接焊盘850可包括铜。对于另一示例，第一连接焊盘850可包括铝、钨、钛或者它们的任何合金。
118.电路芯片20可包括第二连接焊盘1850。第二连接焊盘1850可在电路芯片20的顶表面上被暴露。第二连接焊盘1850可设置在第三下电介质层1820中。第二连接焊盘1850可电连接至集成电路1700。第二连接焊盘1850可包括诸如金属的导电材料。例如，第二连接焊盘1850可包括铜。对于另一示例，第二连接焊盘1850可包括铝、钨、钛或者它们的任何合金。
119.例如，电路芯片20和传感器芯片10可以通过直接接合彼此连接。例如，第一连接焊盘850和第二连接焊盘1850可竖直地对齐并且彼此接触。因此，第二连接焊盘1850可直接接合至第一连接焊盘850。可通过第二导电结构1830、第二连接焊盘1850、第一连接焊盘850和第一导电结构830将电信号从电路芯片20的集成电路1700传输至焊盘端子900或者传感器芯片10的晶体管。例如，第二下电介质层820可直接接合至第三下电介质层1820。在这种情况下，可在第二下电介质层820与第三下电介质层1820之间形成化学键合。
120.第一通孔901可包括第一通孔部分91、第二通孔部分92和第三通孔部分93。第一通孔部分91可以穿过电介质层400、第一衬底100和第一布线层800，并且可以具有第一底表面。第二通孔部分92可以穿过电介质层400、第一衬底100和第一布线层800，并且可以延伸至第二布线层1800的上部中。第二通孔部分92可以具有第二底表面，第二底表面可以暴露出第二导电结构1830的顶表面。例如，第二通孔部分92的第二底表面可比第一通孔部分91的第一底表面更低。第二通孔部分92可以具有与第一通孔部分91的侧壁间隔开的侧壁。第三通孔部分93可以设置在第一通孔部分91的上部与第二通孔部分92的上部之间并且连接至第一通孔部分91的上部和第二通孔部分92的上部。第一通孔901可以在其中设置有第一导电图案911、保护电介质层471和第一埋置图案921。第一导电图案911可以覆盖第一通孔部分91、第二通孔部分92、和第三通孔部分93的内侧壁。
121.根据本发明构思，栅栏图案可包括第一栅栏图案和第二栅栏图案。第一栅栏图案在底表面处的宽度可小于第一栅栏图案在顶表面处的宽度。因此，增加量的光可入射于衬
底的光电转换区上。可以提高图像传感器的图像质量。
122.虽然已经参照本发明构思的示例性实施例具体地示出和描述了本发明构思，但是对于本领域的普通技术人员来说显而易见，在不脱离本发明构思的精神和范围的情况下，可以在形式和细节上对其做出各种改变。