半导体静电保护器件的制作方法

技术特征：
1.一种半导体静电保护器件，其特征在于，包括：衬底，所述衬底内形成有第一导电类型的深阱区；第一二极管，所述第一二极管的阳极接第一电压，所述第一二极管的阴极接输入输出端；第二二极管，所述第二二极管的阳极接所述输入输出端，所述第二二极管的阴极接第二电压；所述第一二极管和所述第二二极管均位于所述第一导电类型的深阱区内。2.根据权利要求1所述的半导体静电保护器件，其特征在于，还包括：保护环，所述深阱区位于所述保护环内，所述保护环具有第二导电类型。3.根据权利要求1所述的半导体静电保护器件，其特征在于，还包括：第一导电类型的掺杂阱区和第二导电类型的掺杂阱区，所述第一导电类型的掺杂阱区和第二导电类型的掺杂阱区均位于所述深阱区内，所述第一二极管位于所述第一导电类型的掺杂区，所述第二二极管位于所述第二导电类型的掺杂区。4.根据权利要求3所述的半导体静电保护器件，其特征在于，所述第一导电类型的掺杂阱区和第二导电类型的掺杂阱区相邻接。5.根据权利要求3所述的半导体静电保护器件，其特征在于，所述第一二极管包括第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，所述第一掺杂区为所述第一二极管的阳极，所述第二掺杂区为所述第一二极管的阴极；所述第二二极管包括第二导电类型的第三掺杂区和第一导电类型的第四掺杂区，所述第四掺杂区为所述第二二极管的阳极，所述第三掺杂区为所述第二二极管的阴极。6.根据权利要求5所述的半导体静电保护器件，其特征在于，所述第一掺杂区和所述第二掺杂区沿第一方向交替间隔排布；所述第三掺杂区和所述第四掺杂区沿所述第一方向交替间隔排布。7.根据权利要求5所述的半导体静电保护器件，其特征在于，所述第一掺杂区围成多个第一环形，所述第二掺杂区位于所述第一环形内；所述第三掺杂区围成多个第二环形，所述第四掺杂区位于所述第二环形内。8.根据权利要求5至7中任一项所述的半导体静电保护器件，其特征在于，多个所述第二掺杂区沿第二方向间隔排布；多个所述第四掺杂区沿所述第二方向间隔排布。9.根据权利要求8所述的半导体静电保护器件，其特征在于，所述第一掺杂区与所述第二掺杂区之间、所述第一掺杂区与所述第三掺杂区之间、所述第三掺杂区与所述第四掺杂区之间，均布置浅沟槽隔离结构。10.根据权利要求1所述的半导体静电保护器件，其特征在于，所述第一电压为电源电压，所述第二电压为接地电压。11.根据权利要求1所述的半导体静电保护器件，其特征在于，所述第一电压为接地电压，所述第二电压为电源电压。12.根据权利要求1所述的半导体静电保护器件，其特征在于，所述第一二极管的数量为至少两个，且依次串接；所述第二二极管的数量为至少两个，且依次串接。

技术总结
本发明涉及一种半导体静电保护器件，包括衬底，所述衬底内形成有第一导电类型的深阱区；第一二极管，所述第一二极管的阳极接第一电压，所述第一二极管的阴极接输入输出端；第二二极管，所述第二二极管的阳极接所述输入输出端，所述第二二极管的阴极接第二电压；所述第一二极管和所述第二二极管均位于所述第一导电类型的深阱区内。本发明的半导体静电保护器件具有良好的静电电荷泄放性能和较小的寄生电容。生电容。生电容。


技术研发人员：许杞安
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2020.08.06
技术公布日：2022/2/18