半导体封装件的制作方法

技术特征：
1.一种半导体封装件，包括：再分布基板，所述再分布基板包括绝缘层和位于所述绝缘层中的再分布图案，其中，每个所述再分布图案包括通路部分、与所述通路部分垂直地交叠的焊盘部分和从所述焊盘部分延伸的线部分，所述通路部分、所述焊盘部分和所述线部分彼此连接以形成单个物体，所述焊盘部分的底表面的水平高度低于所述线部分的底表面的水平高度，并且所述线部分的宽度在所述线部分的顶表面与所述线部分的底表面之间的水平高度处具有最大值。2.根据权利要求1所述的半导体封装件，其中，所述焊盘部分的底表面与所述线部分的底表面之间的水平高度之差为0.2μm至0.5μm。3.根据权利要求1所述的半导体封装件，其中，所述焊盘部分的直径在所述焊盘部分的顶表面与所述焊盘部分的底表面之间的水平高度处具有最大值。4.根据权利要求1所述的半导体封装件，其中，所述线部分的宽度的最大值与所述线部分的顶表面的宽度之间的差大于0nm并且小于300nm。5.根据权利要求1所述的半导体封装件，其中，每个所述再分布图案包括：金属图案，所述金属图案位于所述绝缘层中；以及晶种/阻挡图案，所述晶种/阻挡图案位于所述金属图案的底表面与所述绝缘层之间以及所述金属图案的侧表面与所述绝缘层之间。6.根据权利要求5所述的半导体封装件，其中，所述金属图案的上部在所述晶种/阻挡图案附近具有凹槽部分。7.根据权利要求6所述的半导体封装件，其中，所述凹槽部分具有大于0nm并且小于300nm的深度。8.根据权利要求1所述的半导体封装件，其中，所述焊盘部分的直径是所述线部分的宽度的1.5倍。9.根据权利要求1所述的半导体封装件，其中，每个所述再分布图案还包括连接到所述线部分的端部的第二焊盘部分，使得所述第二焊盘部分和所述线部分形成单个物体，并且所述第二焊盘部分的底表面的水平高度低于所述线部分的底表面的水平高度。10.一种半导体封装件，包括：再分布基板，所述再分布基板包括绝缘层和位于所述绝缘层中的再分布图案，其中，每个所述再分布图案包括彼此连接以形成单个物体的通路部分、焊盘部分和线部分，所述焊盘部分与所述通路部分垂直地交叠，所述线部分从所述焊盘部分延伸，所述焊盘部分的底表面的水平高度低于所述线部分的底表面的水平高度，所述通路部分的侧表面具有线性形状，并且所述焊盘部分的侧表面具有弧形形状。11.根据权利要求10所述的半导体封装件，其中，所述通路部分的侧表面包括：下侧壁部分，所述下侧壁部分具有第一斜率；以及
上侧壁部分，所述上侧壁部分具有第二斜率，其中，所述上侧壁部分连接到所述焊盘部分的底表面，并且所述第一斜率的绝对值大于所述第二斜率的绝对值。12.根据权利要求11所述的半导体封装件，其中，所述第一斜率的角度小于90
°
。13.根据权利要求10所述的半导体封装件，其中，所述焊盘部分的底表面和所述通路部分的侧表面被连接为形成具有弧形形状的边缘部分。14.根据权利要求10所述的半导体封装件，其中，每个所述再分布图案包括：金属图案，所述金属图案位于所述绝缘层中；以及晶种/阻挡图案，所述晶种/阻挡图案位于所述金属图案的底表面与所述绝缘层之间以及所述金属图案的侧表面与所述绝缘层之间。15.根据权利要求10所述的半导体封装件，其中，所述通路部分的侧表面与所述通路部分的底表面之间的角度大于95
°
。16.一种半导体封装件，包括：下再分布基板，所述下再分布基板包括绝缘层和位于所述绝缘层中的第一再分布图案；第一半导体芯片，所述第一半导体芯片位于所述下再分布基板上，并且包括芯片焊盘；第一连接端子，所述第一连接端子位于所述下再分布基板与所述第一半导体芯片的所述芯片焊盘之间，并且连接所述下再分布基板和所述第一半导体芯片的所述芯片焊盘；模制层，所述模制层位于所述下再分布基板上，以覆盖所述第一半导体芯片；金属柱，所述金属柱设置在所述第一半导体芯片周围，穿透所述模制层，并且连接到所述下再分布基板；以及上再分布基板，所述上再分布基板位于所述模制层上，并且包括上绝缘层和位于所述上绝缘层中的上再分布图案，其中，每个所述第一再分布图案包括彼此连接以形成单个物体的第一通路部分、第一焊盘部分和第一线部分，所述第一焊盘部分与所述第一通路部分垂直地交叠，所述第一线部分从所述第一焊盘部分延伸，并且所述第一线部分的底表面的水平高度随着在向外方向上距所述第一线部分的中央部分的距离增加而降低。17.根据权利要求16所述的半导体封装件，其中，所述第一线部分在所述第一线部分的底表面与所述第一线部分的侧表面之间具有弧形边缘部分，并且所述弧形边缘部分具有0.3μm或更大的曲率半径。18.根据权利要求16所述的半导体封装件，其中，所述第一线部分的底表面的中央部分的水平高度与所述第一线部分的底表面的边缘部分的水平高度之间的差大于0nm并且小于300nm。19.根据权利要求16所述的半导体封装件，其中，所述下再分布基板还包括位于所述绝缘层中的第二再分布图案，所述第一再分布图案各自在其顶表面或底表面处具有第一值的最小宽度，
所述第二再分布图案各自在其顶表面或底表面处具有第二值的最小宽度，所述第二值大于所述第一值，所述第二再分布图案包括第二线部分，并且所述第二线部分的底表面的水平高度低于所述第一线部分的底表面的水平高度。20.根据权利要求19所述的半导体封装件，其中，所述第一线部分的顶表面和所述第二线部分的顶表面处于同一水平高度处。

技术总结
可以提供包括再分布基板的半导体封装件，再分布基板包括绝缘层和位于绝缘层中的再分布图案。每个再分布图案可以包括通路部分、与通路部分垂直地交叠的焊盘部分以及从焊盘部分延伸的线部分。通路部分、焊盘部分和线部分可以彼此连接以形成单个物体。焊盘部分的底表面的水平高度可以低于线部分的底表面的水平高度。线部分的宽度可以在线部分的顶表面与线部分的底表面之间的水平高度处具有最大值。部分的底表面之间的水平高度处具有最大值。部分的底表面之间的水平高度处具有最大值。


技术研发人员：崔朱逸 姜圭浩 姜芸炳 金炳赞 朴峻泳 李种昊 黄贤洙
受保护的技术使用者：三星电子株式会社
技术研发日：2021.07.07
技术公布日：2022/2/18