半导体结构及存储器连接触点的电阻的测试方法与流程

1.本技术涉及半导体领域，更具体地，涉及一种三维存储器(3d nand)的连接触点的电阻的测试方法。


背景技术：

2.目前随着半导体技术的发展，存储器的结构越来越复杂，在堆叠结构的两端一般利用导电通孔进行相邻层之间的电连接。由于存储器的工艺结构越来越复杂，互联工艺也一直进行改进，对互联测试结构电阻的监测越来越重要。导电单元的沉积、化学机械平坦化(chemical mechanical polishing，简称cmp)或者刻蚀等工艺的改变都会引起互联测试结构电阻的改变。在进行失效测试和分析时，导电通孔的电阻是一个重要的参考参数，但是现在单独对连接触点的电阻测试难度较大，对整体互联测试结构进行电阻检测的精度较差，测试精度无法保证。


技术实现要素：

3.本技术提供了一种可至少部分解决现有技术中存在的上述问题的半导体结构及存储器连接触点的电阻的测试方法。
4.根据本技术的一个方面，提供一种对半导体结构中连接触点的电阻进行测试的测试单元，所述测试单元可包括多个测试结构，其中：每个所述测试结构包括至少两个连接触点、与所述连接触点电连接的导电结构和至少两个导电单元，并且在每个所述测试结构中，所述导电单元、所述连接触点、所述导电结构、所述连接触点以及所述导电单元依次排列，并且彼此端对端地连接，以形成串联结构；以及在不同所述测试结构之间，所述导电单元和/或所述导电结构的电阻不同。
5.在本技术一个实施方式中，在不同所述测试结构之间，所述导电单元的厚度了相同且宽度可不同，以使得所述导电单元的电阻值成比例。
6.在本技术一个实施方式中，在不同所述测试结构之间，所述导电结构的厚度可相同且宽度可不同，以使得所述导电结构的电阻值成比例。
7.在本技术一个实施方式中，不同所述测试结构之间的所述导电单元的总电阻比值与对应的所述导电结构的总电阻比值可相同。
8.本技术另一方面还提供了一种对连接触点的电阻进行测试的方法，可包括：分别对每个所述测试结构两端的所述导电单元之间的电阻进行测试，得到测试电阻，其中所述测试电阻为两个所述导电单元之间的所述连接触点、所述导电单元和所述导电结构的阻值之和；以及根据多个所述测试结构的测试电阻得到所述连接触点的电阻值。
9.在本技术一个实施方式中，根据多个所述测试结构的测试电阻得到所述连接触点的电阻值可包括：将所述导电单元、所述连接触点与所述导电结构作为独立电阻得到关于所述导电单元、所述连接触点与所述导电结构的三阶矩阵或者三元方程组；以及对所述三阶矩阵或者所述三元方程组进行求解，进一步得到所述连接触点的电阻。
10.在本技术一个实施方式中，所述多个测试结构包括第一测试结构、第二测试结构以及第三测试结构，所述三元方程组可为：
[0011][0012]
其中，r2为所述连接触点的电阻值，r1和r3分别为所述第一测试结构中所述导电单元和所述导电结构的电阻值，u1为所述第一测试结构的测试电压，i1为所述第一测试结构的测试电流，ar1、br3分别为所述第二测试结构中所述导电单元与所述导电结构的电阻值，u2为所述第二测试结构的测试电压，i2为所述第二测试结构的测试电流，cr1、dr3分别为所述第三测试结构中所述导电单元与所述导电结构的电阻值，u3为所述第三测试结构的测试电压，i3为所述第三测试结构的测试电流，a、b、c以及d为正数。
[0013]
在本技术一个实施方式中，响应于在不同所述测试结构中，所述导电单元之间的电阻比值和所述导电结构的电阻比值相同，将所述导电单元与所述导电结构作为一个整体的电阻与所述连接触点的电阻得到关于所述导电单元、所述连接触点与所述导电结构的二阶矩阵或者二元方程组；以及对所述二阶矩阵或者所述二元所述方程组进行求解，进一步得到所述连接触点的电阻。
[0014]
在本技术一个实施方式中，所述多个测试结构，包括第一测试结构与第二测试结构，所述二元方程组可为：
[0015][0016]
其中，r2为所述连接触点的电阻值，r13为所述第一测试结构中所述导电单元与所述导电结构的电阻值之和，u1为所述第一测试结构的测试电压，i1为所述第一测试结构的测试电流，mr13为所述第二测试结构中所述导电单元与所述导电结构的电阻值之和，u2为所述第二测试结构的测试电压，i1为所述第二测试结构的测试电流，m为正数。
[0017]
本技术又一方面提供了一种半导体结构，所述半导体结构可包括：衬底；叠层结构，位于所述衬底上，包括交替堆叠的电介质层和栅极层；以及上述任意一项所述的测试结构，位于所述叠层结构上。
[0018]
在本技术一个实施方式中，所述导电结构可包括沟道触点和狭缝局部接触结构至少之一。
[0019]
在本技术一个实施方式中，所述半导体结构还可包括:贯穿所述叠层结构的沟道结构和栅线缝隙结构，所述沟道结构与所述沟道触点电连接，所述栅线缝隙结构与所述狭缝局部接触结构电连接。
[0020]
本技术还提供了一种三维nand闪存存储器，三维nand闪存存储器可包括上述的任一半导体结构。
[0021]
根据本技术一实施方式的存储器连接触点的电阻的测试方法，通过对测试结构中的导电单元、连接触点以及导电结构中的电阻进行改变，不同的测试结构中导电单元和导电结构的电阻值不同，对多个测试结构的电阻进行测试，可得到关于导电单元、连接触点以及导电结构中的三阶矩阵或者三元所述方程组进行求解，或者不同所述测试结构中，导电单元之间的电阻比值和导电结构的电阻比值相同，得到关于导电单元、连接触点以及导电
结构中的二阶矩阵或者二元所述方程组进行求解，进一步得到连接触点的电阻，可在软件中实现对连接触点的电阻进行单独监测，提高了存储器的检测精度，避免由于连接触点引起的不良存储器流入下一个制程，可在一定程度上提高存储器整体的良率。
附图说明
[0022]
通过阅读参照以下附图所作的对非限制性实施例的详细描述，本技术的其它特征、目的和优点将会变得更明显。其中：
[0023]
图1为根据本技术实施方式的半导体结构的示意图；
[0024]
图2为根据本技术实施方式的第一测试结构示意图；
[0025]
图3为根据本技术实施方式的第二测试结构示意图；以及
[0026]
图4为根据本技术实施方式的第三测试结构示意图。
具体实施方式
[0027]
为了更好地理解本技术，将参考附图对本技术的各个方面做出更详细的说明。应理解，这些详细说明只是对本技术的示例性实施方式的描述，而非以任何方式限制本技术的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
[0028]
在附图中，为了便于说明，已稍微调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。另外，在本技术中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。
[0029]
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本技术的实施方式时，使用“可”表示“本技术的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
[0030]
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本技术所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本技术中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
[0031]
需要说明的是，在不冲突的情况下，本技术中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本技术。
[0032]
图1为根据本技术实施方式的半导体结构的示意图，如图1所示，半导体结构包括衬底10以及位于衬底上方的叠层结构15，其中叠层结构15可包括在垂直于衬底10方向上交替叠置的多个电介质层11和牺牲层(图中未示出)，多个牺牲层的厚度可相同也可不同，多个电介质层的厚度可相同也可不同，电介质层和牺牲层的厚度可根据具体工艺需求进行设置。牺牲层可在后续的工艺过程中被去除并被导电材料代替，从而形成栅极层12即字线，还
可采用直接交替堆叠电介质层和由导电材料制备的栅极层的方式来实现。
[0033]
在一些实施方式中，可形成贯穿叠层结构15并延伸至衬底的沟道孔(图中未示出)和栅线缝隙(图中未示出)，以及在沟道孔的内壁上依次形成功能层和沟道层，并在沟道孔和栅线缝隙内填充绝缘材料，以形成沟道结构13和栅线缝隙结构14。
[0034]
在叠层结构15远离衬底10的一侧沉积第一绝缘层16，并在沟道结构13和栅线缝隙结构14上方对第一绝缘层16进行刻蚀，并填充导电材料，以形成第一导电结构130，包括沟道触点150和狭缝局部接触结构140。不同的测试结构中的导电结构厚度相同，宽度可不同，即不同的测试结构中的导电结构的电阻可不相同。
[0035]
沟道触点150与狭缝局部接触结构140的厚度相同，大小相同，因此沟道触点150与狭缝局部接触结构140的电阻相同。在第一绝缘层16远离衬底10的一侧沉积第二绝缘层17，对第二绝缘层17进行刻蚀，以形成与沟道触点150或狭缝局部接触结构140的连接通孔(图中未示出)，在连接通孔中沉积导电材料，以形成与沟道触点150或狭缝局部接触结构140形成电连接的连接触点120。在第二绝缘层17远离衬底10的一侧形成包含导电单元110的电介质层18，导电单元110与连接触点120接触形成电连接。所述连接触点120的大小相同，电阻也相同。不同的测试结构中的导电单元厚度相同，宽度可相同，即不同的测试结构中的导电单元的电阻可相同。然而本领域的相关人员可知，图1为本技术实施方式的示例性说明，测试结构可包含多个导电单元、连接触点以及导电结构，本技术再次不做限制。
[0036]
在本技术一个实施方式中，以形成三个测试结构，第一测试结构100、第二测试结构200以及第三测试结构300为例进行说明。
[0037]
图2为根据本技术实施方式的第一测试结构示意图。如图2所示，第一测试结构100由第一导电单元110、第一连接触点120以及第一导电结构130组成。第一测试结构100包括至少两个第一导电单元110，至少两个第一连接触点120和至少一个第一导电结构130，第一导电单元110位于第一连接触点120的一端，并与第一连接触点120电连接，第一导电结构130位于第一连接触点120与第一导电单元110相对的另一端，并与第一连接触点120电连接，其中第一导电单元110、第一连接触点120、第一导电结构130、第一连接触点120以及第一导电单元110依次排列，并且彼此端对端地连接，形成串联结构，即第一导电单元110、第一连接触点120、第一导电结构130、第一连接触点120以及第一导电单元110形成唯一导电通路。图2中以第一测试结构100包括三个第一导电单元110、四个第一连接触点120以及两个第一导电结构130为例进行说明。其中，各个第一导电单元110、各个第一连接触点120以及各个第一导电结构130分别相同，因此各个第一导电单元110、各个第一连接触点120以及各个第一导电结构130的电阻值分别相同。
[0038]
分别在第一测试结构100的首尾两端的测试点对第一测试结构100施加电压u1，记录通过第一测试结构100的电流i1，进一步得到第一测试结构100整体的电阻。如图1所示，第一导电单元110的电阻记为r1，第一连接触点120的电阻记为r2以及第一导电结构130的电阻记为r3，可得到r1 r2 r3＝u1/i1。
[0039]
图3为根据本技术实施方式的第二测试结构示意图。如图3所示，第二测试结构200由第二导电单元210、第二连接触点220以及第二导电结构230组成。第二测试结构200包括至少两个第二导电单元210，至少两个第二连接触点220和至少一个第二导电结构230，第二导电单元210位于第二连接触点220的一端，并与第二连接触点220电连接，第二导电结构
230位于第二连接触点220与第二导电单元210相对的另一端，并与第二连接触点220电连接，其中第二导电单元210、第二连接触点220、第二导电结构230第二连接触点220以及第二导电单元210依次排列，并且彼此端对端地连接，形成串联结构，即第二导电单元210、第二连接触点220、第二导电结构230、第二连接触点220以及第二导电单元210形成唯一导电通路。图3中以第二测试结构200包括三个第二导电单元210、四个第二连接触点220以及两个第二导电结构230为例进行说明。其中，各个第二导电单元210、各个第二连接触点220以及各个第二导电结构230分别相同，因此各个第二导电单元210、各个第二连接触点220以及各个第二导电结构230的电阻值分别相同。第二导电单元210与第一导电单元110的厚度相同，第二连接触点220与第一连接触点120厚度相同，宽度也相同，第二导电结构230与第一导电结构130厚度相同，因此第二导电结构单元210的电阻与第一导电结构单元110的电阻与其宽度成一定比例，第二导电结构230的电阻与第一导电结构130的电阻与其宽度成一定比例。例如第二导电单元210的宽度为第一导电单元110的宽度的a倍，第二导电结构230的宽度为第一导电结构130宽度的b倍，，即第二导电单元210的电阻为第一导电单元110的电阻的a倍，第二导电结构230的电阻是第一导电结构130的电阻的b倍。
[0040]
分别在第二测试结构200的首尾两端的测试点对第二测试结构200施加电压u2，记录通过第二测试结构200的电流i2，进一步得到第二测试结构200整体的电阻。第二导电单元210的电阻为ar1，第二连接触点220的电阻为r2以及第二导电结构230的电阻为br3，可得到ar1 r2 br3＝u2/i2。
[0041]
图4为根据本技术实施方式的第三测试结构示意图。如图4所示，第三测试结构300由第三导电单元310、第三连接触点320以及第三导电结构330组成。第三测试结构300包括至少两个第三导电单元310，至少两个第三连接触点320和至少一个第三导电结构330，第三导电单元310位于第三连接触点320的一端，并与第三连接触点320电连接，第三导电结构330位于第三连接触点320与第三导电单元310相对的另一端，并与第三连接触点320电连接，其中第三导电单元310、第三连接触点320、第三导电结构330、第三连接触点320以及第三导电单元310依次排列，并且彼此端对端地连接，形成串联结构，即第三导电单元310、第三连接触点320、第三导电结构330、第三连接触点320以及第三导电单元310形成唯一导电通路。图4中以第三测试结构300包括三个第三导电单元310、四个第三连接触点320以及两个第三导电结构330为例进行说明。其中，各个第三导电单元310、各个第三连接触点320以及各个第三导电结构330分别相同，因此各个第三导电单元310、各个第三连接触点320以及各个第三导电结构330的电阻值分别相同。第三导电单元310与第一导电单元110的厚度相同，第三连接触点320与第一连接触点120厚度相同，宽度也相同，第三导电结构330与第一导电结构130厚度相同，因此第三导电结构单元310的电阻与第一导电结构单元110的电阻与其宽度成一定比例，第三导电结构330的电阻与第一导电结构130的电阻与其宽度成一定比例。例如第三导电单元310的宽度为第一导电单元110的宽度的c倍，第三导电结构330的宽度为第一导电结构130宽度的d倍，即第三导电单元310的电阻为第一导电单元110的电阻的c倍，第三导电结构330的电阻是第一导电结构130的电阻的d倍。
[0042]
分别在第三测试结构300的首尾两端的测试点对第三测试结构300施加电压u3，记录通过第三测试结构300的电流i3，进一步得到第三测试结构300整体的电阻。第三导电单元310的电阻为cr1，第三连接触点320的电阻为r2以及第三导电结构330的电阻为dr3，可得
到cr1 r2 dr3＝u3/i3。
[0043]
通过上述对第一测试结构100、第二测试结构200以及第三测试结构300的整体测试，可得到关于导电单元、连接触点与导电结构的三阶矩阵或者三元方程组，以方程组为例进行说明。通过对三个测试结构的测试，可得如下方程组：
[0044][0045]
由上述方程组可得，连接触点r2的电阻，其中a、b、c以及d为正数。本技术以三个测试结构中每个结构中包含相同数量的导电单元、连接触点和导电结构，其中不同的测试结构中各个导电单元的总电阻和各个导电结构的总电阻可具有一定的比例关系，各个连接触点的总电阻相同，然后通过关于导电单元、连接触点和导电结构三阶矩阵或者三元方程组，进一步可得到连接触点的电阻。其中，不同的测试结构中各个导电单元的总电阻之间的比例和各个导电结构的总电阻之间的比例可不同。
[0046]
在本技术另一实施方式中，不同所述测试结构中，导电单元之间的电阻比值和导电结构的电阻比值相同，将导电单元与导电结构作为一个整体的电阻与连接触点的电阻得到关于导电单元、连接触点与导电结构的二阶矩阵或者二元方程组；以及对二阶矩阵或者二元所述方程组进行求解，进一步得到连接触点的电阻。在本实施方式中，待测存储器可包含两个测试结构，例如第一测试结构100和第二测试结构200。在第一测试结构100中，第一连接触点的电阻为r2，第一导电单元和第一导电结构的电阻之和为r13，在第二测试结构200中，第二导电单元和第二导电结构的电阻之和为第一导电单元和第一导电结构的电阻之和的m倍，则第二导电单元和第二导电结构的电阻之和为mr13，可得到如下的二元方程组：
[0047][0048]
根据上述方程组可得到连接触点的电阻r2的电阻，其中，m为正数，u1为第一测试结构100的测试电压，i1为第一测试结构100的测试电流，u2为第二测试结构200的测试电压，i1为第二测试结构200的测试电流。本技术以两个测试结构中每个结构中包含相同数量的导电单元、连接触点和导电结构，其中不同的测试结构中各个导电单元的总电阻和各个导电结构的总电阻比例相同，因此可把导电单元的总电阻和各个导电结构的总电阻看做一个整体，各个连接触点的总电阻相同，然后通过关于连接触点的电阻以及导电单元和导电结构作为整体的总电阻二阶矩阵或者二元方程组，进一步可得到连接触点的电阻。
[0049]
在本技术的又一个实施方式中，不同的测试结构包含的导电单元、连接触点以及导电结构的数量可不相同，以第一测试结构包含a1个第一导电单元，b1个第一连接触点，c1个第一导电结构，其中第一导电单元的电阻为r11，第一连接触点的电阻为r22，第一导电结构的电阻为r33；第二测试结构包含a2个第二导电单元，b2个第二连接触点，c2个第二导电结构，其中，第二导电单元的阻值是第一导电单元的阻值的a倍，第二导电结构的阻值是第一导电结构的阻值的b倍，即第二导电单元的阻值为ar11，第二导电结构的阻值为br33；第三测试结构包含a3个第三导电单元，b3个第三连接触点，c3个第三导电结构，其中，第三导电单元的阻值是第一导电单元的阻值的c倍，第三导电结构的阻值是第一导电结构的阻值
的d倍，即第三导电单元的阻值为cr11，第三导电结构的阻值为dr33。三个测试结构的电压和电流分别为u11，i11，u22，i22，u33和i33，可得到关于导电单元、连接触点与导电结构的三阶矩阵或者三元方程组，以方程组为例进行说明。通过对三个测试结构的测试，可得如下方程组：
[0050][0051]
由上述方程组可进一步得到r11、r22和r33的电阻，可根据第一测试结构包含b1个第一连接触点，得到第一测试结构的第一连接触点的总阻值为b1r22；第二测试结构包含b2个第二连接触点得到第二测试结构的第二连接触点的总阻值为b2r22；第三测试结构包含b3个第三连接触点，得到第三测试结构的第三连接触点的总阻值为b3r22。在本实施方式中，可根据单个连接触点的电阻，进一步得到测试结构中连接触点的总的电阻，其中，a、b、c以及d为正数。
[0052]
本技术以三个测试结构中，每个测试结构中可包含不同数量的导电单元、连接触点和导电结构，其中，每个测试结构中单个导电单元、连接触点和导电结构的电阻相同，不同测试结构中，单个导电单元的电阻和单个导电结构的电阻成一定比例。然后通过关于导电单元、连接触点和导电结构三阶矩阵或者三元方程组，进一步可得到不同测试结构中，连接触点的总电阻。
[0053]
通过控制工艺过程中，连接触点、导电单元以及导电结构的数量和宽度，可控制不同测试结构中连接触点、导电单元以及导电结构的电阻之间的比例关系，进一步可通过方程组或者矩阵单独获得连接触点的电阻值。通过监测连接触点的电阻值，可得到连接触点的电阻值的过程能力指数(process capability index，简称cpk)。cpk表示过程能力满足技术标准(例如规格、公差)的程度，在一个实施方式中，可根据cpk的值确认生产过程工艺是否需要改进。例如cpk的值处于1.67-2，可适当放宽检验标准；cpk的值处于1.33-1.67，可继续保持当前工艺；cpk的值处于1-1.33，处于正常范围，但接近1时需要特别关注此工艺；cpk的值小于，则说明此工艺需改进，严重时应停产需整顿。
[0054]
根据本技术一实施方式，通过对多个测试结构进行整体测试，可得到关于连接触点的电阻、导电单元的电阻以及导电结构的电阻的矩阵或者方程组，进一步可得到连接触点的电阻。通过对连接触点的电阻进行单独的监测，进一步保证了存储器中连接触点的检测精度，避免由于连接触点引起的不良存储器流入下一个制程，可在一定程度上提高存储器整体的良率。
[0055]
本技术还提供了一种三维nand闪存存储器，三维nand闪存存储器可包括上述的任一半导体结构。
[0056]
如上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上所述仅为本发明的具体实施方式，并不用于限制本发明。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本发明的保护范围之内。