显示面板和包括该显示面板的显示设备的制作方法

显示面板和包括该显示面板的显示设备
1.本技术要求于2020年8月6日在韩国知识产权局提交的第10-2020-0098818号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于此。
技术领域
2.本公开的一个或更多个示例实施例的方面涉及一种显示面板以及一种包括该显示面板的显示设备。更具体地，本公开的一个或更多个示例实施例的方面涉及一种显示面板以及一种包括该显示面板的显示设备，该显示面板具有扩展的显示区域，以在设置有组件(例如，电子元件)的区域处(例如，区域中或区域上)显示图像。


背景技术：

3.近来，显示设备的用途已经多样化。此外，显示设备已经变得更薄和更轻，因此，显示设备的使用已经扩大。
4.根据显示设备的用途，已经开发了设计其形状的不同方法，并且已经将更多功能嵌在显示设备中或链接到显示设备。
5.在该背景技术部分中公开的以上信息是为了增强对本公开的背景的理解，因此，它可以包含不构成现有技术的信息。


技术实现要素：

6.本公开的一个或更多个示例实施例涉及一种显示面板和包括该显示面板的显示设备，该显示面板具有扩展的显示区域以在设置有组件(例如，电子元件)的区域处(例如，区域中或区域上)显示图像。然而，本公开的方面和特征不限于此。
7.本公开的附加方面和特征将在下面的描述中部分地阐述，并且部分地通过描述将是明显的，或者可以通过实践给出的本公开的一个或更多个实施例而获知。
8.根据本公开的一个或更多个示例实施例，显示面板包括：基底，包括主显示区域、组件区域和外围区域；主子像素，在基底上位于主显示区域处；主像素电路，连接到主子像素，并且包括主存储电容器；辅助子像素，在基底上位于组件区域处；辅助像素电路，在基底上位于外围区域处，并且包括辅助存储电容器；以及连接线，将辅助子像素连接到辅助像素电路。辅助存储电容器的电容大于主存储电容器的电容。
9.在示例实施例中，显示面板还可以包括：主扫描线，被构造为将扫描信号传输到主像素电路；以及辅助扫描线，被构造为将扫描信号传输到辅助像素电路。主子像素可以与辅助子像素位于同一行处，并且辅助扫描线可以经由扫描连接线连接到主扫描线，以接收与主扫描线相同的信号。
10.在示例实施例中，显示面板还可以包括：主数据线，被构造为将数据信号传输到主像素电路；辅助数据线，被构造为将数据信号传输到辅助像素电路；以及数据连接线，将主数据线连接到辅助数据线。主数据线和辅助数据线可以彼此间隔开，并且组件区域位于主数据线与辅助数据线之间，并且数据连接线可以在主显示区域中绕过组件区域。
11.在示例实施例中，连接线的端部可以延伸到组件区域的边缘。
12.在示例实施例中，连接线可以包括位于外围区域处的第一连接线以及位于组件区域处的第二连接线，并且第一连接线和第二连接线可以包括彼此不同的材料。
13.在示例实施例中，第一连接线可以具有比第二连接线的导电率高的导电率，并且第二连接线可以具有比第一连接线的透光率高的透光率。
14.在示例实施例中，主子像素和辅助子像素可以被构造为发射彼此相同颜色的光，并且辅助子像素可以具有比主子像素的尺寸大的尺寸。
15.在示例实施例中，由辅助像素电路占据的面积可以大于由主像素电路占据的面积。
16.在示例实施例中，辅助存储电容器可以包括第一下电极、第二下电极和上电极，并且第一下电极和第二下电极可以位于彼此相同的层处，并且彼此间隔开。
17.在示例实施例中，连接线可以包括第一连接线和第二连接线，第一连接线包括与第二连接线的材料不同的材料。第一连接线和第二连接线可以位于彼此相同的层处，并且第二连接线的端部可以覆盖第一连接线的端部。
18.在示例性实施例中，连接线可以包括第一连接线和第二连接线，第一连接线包括与第二连接线的材料不同的材料，并且第一连接线和第二连接线可以位于彼此不同的层处并且经由接触孔彼此连接。
19.在示例实施例中，辅助子像素可以包括辅助显示元件，显示面板还可以包括：无机绝缘层，位于基底与辅助显示元件之间；以及平坦化层，位于无机绝缘层与辅助显示元件之间，无机绝缘层可以在组件区域处具有孔或凹槽，并且平坦化层可以填充在孔或凹槽中。
20.在示例实施例中，辅助子像素可以包括第一辅助子像素和第二辅助子像素，并且第一辅助子像素可以与一个显示元件的第一发光区域对应，并且第二辅助子像素可以与所述一个显示元件的第二发光区域对应。
21.在示例实施例中，辅助子像素可以包括多个辅助子像素，并且辅助像素电路可以包括多个辅助像素电路。n个辅助子像素可以沿着第一方向布置在组件区域处，并且n个辅助像素电路可以沿着第一方向布置在外围区域处，其中，n是整数。
22.在示例实施例中，辅助像素电路可以包括多个辅助像素电路，并且定位有所述多个辅助像素电路的区域在第二方向上的宽度可以大于组件区域在第二方向上的宽度。
23.在示例实施例中，辅助像素电路可以包括多个辅助像素电路，所述多个辅助像素电路在外围区域处从显示面板的边缘到显示面板的中心以阶梯形状布置。
24.根据本公开的一个或更多个示例实施例，一种显示设备包括显示面板以及在组件区域处位于显示面板下面的组件，显示面板包括：基底；主显示区域，包括主子像素；主像素电路，位于主显示区域处，主像素电路中的每个包括主存储电容器；组件区域，包括辅助子像素；外围区域；辅助像素电路，位于外围区域处，辅助像素电路中的每个包括辅助存储电容器；以及连接线，将辅助子像素连接到辅助像素电路。辅助存储电容器的电容大于主存储电容器的电容。
25.在示例实施例中，位于组件区域处的连接线中的每条可以包括透明导电氧化物材料。
26.在示例实施例中，显示设备还可以包括：主数据线，被构造为将数据信号传输到主
像素电路；辅助数据线，被构造为将数据信号传输到辅助像素电路；以及数据连接线，将主数据线分别连接到辅助数据线。主数据线和辅助数据线可以彼此间隔开，并且组件区域位于主数据线与辅助数据线之间，并且数据连接线可以在主显示区域中绕过组件区域。
27.在示例实施例中，连接线的端部可以延伸到组件区域的边缘。
28.在示例实施例中，连接线中的每条可以包括位于外围区域处的第一连接线以及位于组件区域处的第二连接线，并且第一连接线和第二连接线可以包括彼此不同的材料。
29.在示例实施例中，辅助存储电容器可以包括第一下电极、第二下电极和上电极，并且第一下电极和第二下电极可以位于彼此相同的层处，并且可以彼此间隔开。
30.在示例实施例中，连接线中的每条可以包括第一连接线和第二连接线，第二连接线包括与第一连接线的材料不同的材料，第一连接线和第二连接线可以位于彼此相同的层处，并且第二连接线的端部可以覆盖第一连接线的端部。
31.在示例实施例中，n个辅助子像素可以沿着第一方向布置在组件区域处，并且n个辅助像素电路可以沿着第一方向布置在外围区域处，其中，n是整数。
32.在示例实施例中，辅助像素电路可以在外围区域处从显示面板的边缘到显示面板的中心以阶梯形状布置。
附图说明
33.通过以下参照附图对说明性的非限制性示例实施例的详细描述，将更清楚地理解本公开的以上和其它方面及特征，在附图中：
34.图1是根据实施例的显示设备的透视图；
35.图2a是部分地示出根据实施例的显示设备的剖视图；
36.图2b是部分地示出根据实施例的显示设备的剖视图；
37.图3是可以包括在图1的显示设备中的显示面板的平面图；
38.图4a是示出根据实施例的显示面板的部分区域的平面布局；
39.图4b是示出根据实施例的显示面板的部分区域的平面布局；
40.图5是示出根据实施例的显示面板的部分区域的平面布局；
41.图6是示出根据实施例的显示面板的部分区域的平面布局；
42.图7是根据实施例的用于驱动主子像素的主像素电路的等效电路图；
43.图8是根据实施例的主像素电路的平面图；
44.图9是根据实施例的用于驱动辅助子像素的辅助像素电路的等效电路图；
45.图10是根据实施例的辅助像素电路的平面图；
46.图11是部分地示出根据实施例的显示面板的剖视图；
47.图12是部分地示出根据实施例的显示面板的剖视图；
48.图13是根据实施例的显示面板的一部分的示意性剖视图；
49.图14是部分地示出根据实施例的显示面板的剖视图；
50.图15是示出根据实施例的辅助像素电路的布置的平面图；
51.图16是示出根据实施例的辅助像素电路的布置的平面图；以及
52.图17是示出根据实施例的辅助像素电路的布置的平面图。
具体实施方式
53.在下文中，将参照附图更详细地描述示例实施例，在附图中，同样的附图标记始终指同样的元件。然而，本公开可以以各种不同的形式实施，并且不应该被解释为仅限于这里示出的实施例。相反，这些实施例作为示例被提供，使得该公开将是彻底的和完整的，并将向本领域技术人员充分地传达本公开的方面和特征。因此，可以不描述对于本领域普通技术人员为了完全理解本公开的方面和特征不必需的工艺、元件和技术。除非另有说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，因此，可以不重复其描述。
54.在附图中，为了清楚，可以夸大和/或简化元件、层和区域的相对尺寸。为了易于解释，这里可以使用诸如“在
……
之下”、“在
……
下方”、“下”、“在
……
下面”、“在
……
上方”、“上”等的空间相对术语，以描述如图中所示的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语意图包含装置在使用或操作中的除了图中描绘的方位之外的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“之下”或“下面”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例术语“在
……
下方”和“在
……
下面”可以包含上方和下方两种方位。装置可以被另外定位(例如，旋转90度或在其它方位处)，并且应该相应地解释这里使用的空间相对描述语。
55.在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，而可以以更宽的含义进行解释。例如，x轴、y轴和z轴可以是彼此垂直或基本垂直的不同方向，或者可以表示彼此不垂直的不同方向。
56.将理解的是，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该被这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，下面描述的第一元件、第一组件、第一区域、第一层或第一部分可以被命名为第二元件、第二组件、第二区域、第二层或第二部分而不脱离本公开的精神和范围。
57.将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在一个或更多个中间元件或层。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，该元件或层可以是所述两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
58.这里使用的术语是为了描述具体实施例的目的，而不意图对本公开进行限制。如这里使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”也意图包括复数形式。还将理解的是，术语“包括”、“包含”、“具有”及其变型当用在本说明书中时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。如这里使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和所有组合。诸如
“……
中的至少一个(种/者)”的表述当位于一列元件(要素)之后时修饰的是整列的元件(要素)，而不是修饰该列中的个别元件(要素)。例如，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c中的全部或其变型。
59.如这里使用的，术语“基本上(基本)”、“大约(约)”和类似术语用作近似术语而不是程度术语，并且意图解释本领域普通技术人员将认识到的测量值或计算值的固有偏差。
此外，当描述本公开的实施例时，“可以(可)”的使用指“本公开的一个或更多个实施例”。如这里使用的，术语“使用”及其变型可以被认为分别与术语“利用”及其变型同义。此外，术语“示例性”意图指示例或说明。
60.除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应该被解释为具有与它们在相关领域的背景下和/或本说明书中的含义一致的含义，而不应以理想化或过于正式的含义来进行解释，除非这里明确地如此定义。
61.图1是根据实施例的显示设备1的透视图。
62.参照图1，显示设备1包括显示区域da和位于显示区域da的外部处(例如，位于显示区域da的外部中或位于显示区域da的外部上)的外围区域dpa。显示区域da可以包括组件区域ca和至少部分地围绕组件区域ca(例如，在组件区域ca的外围周围)的主显示区域mda。换言之，组件区域ca和主显示区域mda可以分开地显示图像，或者可以一起显示图像。外围区域dpa可以是其处(例如，其中或其上)未布置像素的非显示区域。显示区域da可以(例如，在其外围周围)被外围区域dpa完全围绕。
63.在图1中，示出了位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)的一个组件区域ca，但是本公开不限于此。在另一实施例中，显示设备1可以包括两个或更多个组件区域ca，并且多个组件区域ca的形状和/或尺寸可以彼此不同，或者可以彼此相同或基本相同。当从垂直于或基本垂直于显示设备1的上表面的方向(例如，在平面图中)观看时，组件区域ca可以具有各种合适的形状，例如，诸如圆形形状、椭圆形形状、多边形形状(例如，诸如正方形形状、星形形状或菱形形状)等。另外，在图1中，当从垂直于或基本垂直于显示设备1的上表面的方向观看时，组件区域ca被示出为位于具有矩形形状的主显示区域mda的上(例如，在 y方向上)中心处(例如，位于上中心中或位于上中心上)，但是本公开不限于此，并且组件区域ca可以位于例如具有矩形形状的主显示区域mda的一侧(例如，右上侧或左上侧)处。
64.显示设备1可以通过使用位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)的多个主子像素pm以及位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)的多个辅助子像素pa来提供图像。
65.如下面参照图2更详细地描述的，组件40(或换言之，电子元件)可以位于显示面板下面(例如，下部)以与组件区域ca对应。组件40可以包括使用红外线或可见光的相机，并且可以包括成像装置。作为另一示例，组件40可以包括太阳能电池、闪光灯、照度传感器、接近传感器和/或虹膜传感器。作为另一示例，组件40可以具有接收声音的功能，例如，诸如麦克风。为了减少对组件40的功能的限制，组件区域ca可以包括透射区域ta，从组件40输出到外部的光和/或声音可以穿过透射区域ta并且/或者从外部朝向组件40行进的光和/或声音可以穿过透射区域ta。在根据实施例的显示面板或者包括显示面板的显示设备中，当光穿过组件区域ca时，其透光率可以为约10％或更大，例如，诸如25％或更大、40％或更大、50％或更大、85％或更大或者90％或更大。
66.多个辅助子像素pa可以布置在组件区域ca处(例如，组件区域ca中或组件区域ca上)。多个辅助子像素pa可以发射光以提供期望的图像(例如，预定的或特定的图像)。在组件区域ca处(例如，在组件区域ca中或在组件区域ca上)显示的图像可以被称为辅助图像，
并且可以具有比在主显示区域mda处(例如，主显示区域mda中或主显示区域mda上)显示的图像的分辨率低的分辨率。换言之，组件区域ca可以包括通过其可以透射光和/或声音的透射区域ta，并且当没有子像素布置在透射区域ta处(例如，透射区域ta中或透射区域ta上)时，组件区域ca处(例如，组件区域ca中或组件区域ca上)每单位面积的辅助子像素pa的数量可以小于主显示区域mda处(例如，主显示区域mda中或主显示区域mda上)每单位面积的主子像素pm的数量。
67.图2a和图2b是部分地示出根据一个或更多个实施例的显示设备1的剖视图。
68.参照图2a，显示设备1可以包括显示面板10和与显示面板10叠置的组件40。用于保护显示面板10的覆盖窗可以进一步布置在显示面板10上方。
69.显示面板10包括对应于与组件40叠置的区域的组件区域ca以及用于显示主图像的主显示区域mda。显示面板10可以包括基底100、位于基底100上的显示层disl、触摸屏层tsl、光学功能层ofl和位于基底100下面(例如，下部)的面板保护构件pb。
70.显示层disl可以包括包含薄膜晶体管tftm和tfta的电路层pcl、包含作为显示元件的发光元件(在下文中，也称为发光器件)edm和eda的显示元件层edl以及诸如薄膜封装层tfel或密封基底的封装构件encm。绝缘层il和il'可以位于基底100与显示层disl之间，并且位于显示层disl中。
71.基底100可以包括绝缘材料，例如，诸如玻璃、石英和/或聚合物树脂。基底100可以是刚性基底，或者可以是可弯曲、可折叠和/或可卷曲的柔性基底。
72.主像素电路pcm和连接到主像素电路pcm的主发光器件edm可以位于显示面板10的主显示区域mda处(例如，主显示区域mda中或主显示区域mda上)。主像素电路pcm包括至少一个薄膜晶体管tftm，并且可以控制来自主发光器件edm的光发射。主子像素pm可以通过主发光器件edm的光发射来实现。
73.辅助发光器件eda位于显示面板10的组件区域ca处(例如，组件区域ca中或组件区域ca上)以实现辅助子像素pa。在本实施例中，用于驱动辅助发光器件eda的辅助像素电路pca可以不位于组件区域ca处(例如，不位于组件区域ca中或不位于组件区域ca上)，而是可以位于与非显示区域对应的外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)。在另一实施例中，辅助像素电路pca可以部分地位于主显示区域mda处(例如，主显示区域mda中或主显示区域mda上)，或者可以位于主显示区域mda与组件区域ca之间。换言之，辅助像素电路pca可以设置为不与辅助发光器件eda叠置。
74.辅助像素电路pca可以包括至少一个薄膜晶体管tfta，并且可以经由连接线twl电连接到辅助发光器件eda。连接线twl可以包括透明导电材料。辅助像素电路pca可以控制来自辅助发光器件eda的光发射。辅助子像素pa可以通过来自辅助发光器件eda的光发射来实现。在组件区域ca中，设置有辅助发光器件eda的区域可以被称为辅助显示区域ada。
75.此外，在组件区域ca中，没有设置作为显示元件的辅助发光器件eda的区域可以被称为透射区域ta。透射区域ta可以是从组件40发射的光/信号可以透射通过的区域或来自外部的光/信号可以透射通过以入射在与组件区域ca对应的组件40上的区域。辅助显示区域ada和透射区域ta可以交替地布置在组件区域ca处(例如，组件区域ca中或组件区域ca上)。用于将辅助像素电路pca和辅助发光器件eda彼此连接的连接线twl可以位于透射区域ta处(例如，位于透射区域ta中或位于透射区域ta上)。连接线twl可以包括具有高透射率的
透明导电材料，因此，即使当连接线twl位于透射区域ta处(例如，位于透射区域ta中或位于透射区域ta上)时，也可以确保透射区域ta的透射率。
76.在本实施例中，因为辅助像素电路pca不位于组件区域ca处(例如，不位于组件区域ca中或不位于组件区域ca上)，所以可以确保透射区域ta的面积，并且可以进一步改善其透光率。
77.显示元件层edl可以被薄膜封装层tfel或被封装基底覆盖。在一个或更多个实施例中，如图2a中所示，薄膜封装层tfel可以包括至少一个无机封装层和至少一个有机封装层。在实施例中，薄膜封装层tfel可以包括第一无机封装层131和第二无机封装层133以及位于第一无机封装层131与第二无机封装层133之间的有机封装层132。
78.第一无机封装层131和第二无机封装层133可以均包括一种或更多种无机绝缘材料，例如，诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和/或氧化锌(zno)，并且可以通过化学气相沉积(cvd)方法等形成。有机封装层132可以包括聚合物类材料。聚合物类材料的示例可以包括硅树脂、丙烯酸树脂、环氧树脂、聚酰亚胺、聚乙烯等。
79.第一无机封装层131、有机封装层132和第二无机封装层133可以一体地设置以覆盖主显示区域mda和组件区域ca。
80.在一些实施例中，当显示元件层edl由封装基底(例如，不是由图2a中所示的薄膜封装层tfel)密封时，封装基底可以面对基底100，并且显示元件层edl位于封装基底与基底100之间。封装基底与显示元件层edl之间可以存在间隙。封装基底可以包括玻璃。包括玻璃料等的密封剂可以设置在基底100与封装基底之间，并且密封剂可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)的密封剂可以围绕显示区域da(例如，在显示区域da的外围周围)，以防止或基本防止湿气渗透穿过侧表面。
81.触摸屏层tsl可以根据外部输入(例如，诸如触摸事件)获得坐标信息。触摸屏层tsl可以包括触摸电极和连接到触摸电极的触摸线。触摸屏层tsl可以根据自电容方法或互电容方法来感测外部输入。
82.触摸屏层tsl可以位于薄膜封装层tfel上。作为另一示例，触摸屏层tsl可以单独形成在触摸基底上，然后可以经由粘合层(例如，诸如光学透明粘合剂(oca))结合到薄膜封装层tfel上(例如，连接到薄膜封装层tfel上)。在实施例中，触摸屏层tsl可以直接位于薄膜封装层tfel上，并且在这种情况下，粘合层可以不设置在触摸屏层tsl与薄膜封装层tfel之间。
83.光学功能层ofl可以包括抗反射层。抗反射层可以减小从外部入射到显示设备1中的光的反射率(例如，外部光的反射率)。
84.在一些实施例中，光学功能层ofl可以包括偏振膜。光学功能层ofl可以包括与透射区域ta对应的开口ofl_op。因此，可以改善(例如，可以显著改善)透射区域ta的透光率。透明材料(例如，诸如光学透明树脂(ocr))可以填充在开口ofl_op中。
85.在一些实施例中，光学功能层ofl可以包括滤光片，滤光片包括黑矩阵和滤色器。
86.面板保护构件pb附着到基底100的下部分(例如，后表面)，以支撑并保护基底100。面板保护构件pb可以包括与组件区域ca对应的开口pb_op。在面板保护构件pb中包括开口
pb_op可以改善组件区域ca的透光率。面板保护构件pb可以包括聚对苯二甲酸乙二醇酯(pet)或聚酰亚胺(pi)。
87.组件区域ca可以具有比布置有组件40的区域的面积大的面积(例如，在平面图中)。因此，面板保护构件pb中的开口pb_op的面积可以不等于组件区域ca的面积。
88.此外，多个组件40可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。多个组件40可以具有彼此不同的功能。例如，多个组件40可以包括相机(例如，成像装置)、太阳能电池、闪光灯、接近传感器、照度传感器和虹膜传感器之中的至少两个。
89.在图2a中，底部金属层bml未布置在组件区域ca的辅助发光器件eda下面(例如，下部)，但是在一些实施例中，如图2b中所示，显示设备1可以包括底部金属层bml。
90.底部金属层bml可以位于基底100与辅助发光器件eda之间以与辅助发光器件eda叠置。底部金属层bml可以阻挡或基本阻挡外部光到达辅助发光器件eda。在一些实施例中，底部金属层bml可以完全对应于组件区域ca，并且可以包括对应于透射区域ta的下孔。在这种情况下，下孔可以设置为各种合适的形状(例如，诸如多边形形状、圆形形状或未限定形状)，以调节外部光的折射特性。
91.图3是可以包括在图1的显示设备1中的显示面板10的平面图。
92.参照图3，显示面板10的各种元件位于基底100上。基底100包括显示区域da和围绕显示区域da(例如，在显示区域da的外围周围)的外围区域dpa。显示区域da包括用于显示主图像的主显示区域mda和用于显示辅助图像并具有透射区域ta的组件区域ca。辅助图像可以与主图像一起形成单个整体图像，或者可以是独立于主图像的图像。
93.多个主子像素pm布置在主显示区域mda处(例如，主显示区域mda中或主显示区域mda上)。多个主子像素pm中的每个可以被实现为显示元件，例如，诸如有机发光二极管(oled)。用于驱动主子像素pm的主像素电路pcm位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，并且主像素电路pcm可以与主子像素pm叠置。多个主子像素pm中的每个可以发射例如红光、绿光、蓝光或白光。主显示区域mda可以被封装构件覆盖，因此可以被保护免受环境空气、湿气等的影响。
94.如上所述，组件区域ca可以位于主显示区域mda的一侧处，或者可以位于显示区域da中，以(例如，在组件区域ca周围)被主显示区域mda围绕。多个辅助子像素pa布置在组件区域ca处(例如，组件区域ca中或组件区域ca上)。每个辅助子像素pa可以包括显示元件，例如，诸如有机发光二极管(oled)。用于驱动辅助子像素pa的辅助像素电路pca可以位于与组件区域ca相邻的外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)。例如，当组件区域ca位于显示区域da的上侧处(例如，上侧中或上侧上)时，辅助像素电路pca可以位于外围区域dpa的上侧处(例如，上侧中或上侧上)。包括在辅助子像素pa中的显示元件和辅助像素电路pca可以经由在y方向上延伸的连接线twl彼此连接。
95.多个辅助子像素pa中的每个可以发射例如红光、绿光、蓝光或白光。组件区域ca可以被封装构件覆盖，因此可以被保护免受环境空气、湿气等的影响。
96.另外，组件区域ca可以包括透射区域ta。透射区域ta可以被布置为围绕多个辅助子像素pa(例如，围绕在多个辅助子像素pa的外围周围)。作为另一示例，透射区域ta可以与多个辅助子像素pa一起以晶格构造来布置。
97.因为组件区域ca具有透射区域ta，所以组件区域ca的分辨率可以低于主显示区域
mda的分辨率。例如，组件区域ca的分辨率可以是主显示区域mda的分辨率的约1/2、3/8、1/3、1/4、2/9、1/8、1/9或1/16。例如，主显示区域mda的分辨率可以是约400ppi或更大，并且组件区域ca的分辨率可以是约200ppi或约100ppi。
98.驱动主子像素pm和辅助子像素pa的像素电路可以电连接到布置在外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)的外部电路。第一扫描驱动电路sdrv1、第二扫描驱动电路sdrv2、端子部分pad、驱动电压供应线11和公共电压供应线13可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。
99.第一扫描驱动电路sdrv1可以经由对应的主扫描线slm将扫描信号施加到驱动主子像素pm的每个主像素电路pcm。第一扫描驱动电路sdrv1可以经由对应的主发射控制线elm将发射控制信号施加到每个主像素电路pcm。第二扫描驱动电路sdrv2可以基于主显示区域mda与第一扫描驱动电路sdrv1相对，并且可以与第一扫描驱动电路sdrv1平行。位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)的主子像素pm的一些主像素电路pcm可以电连接到第一扫描驱动电路sdrv1，并且主子像素pm的其它主像素电路pcm可以电连接到第二扫描驱动电路sdrv2。
100.端子部分pad可以位于基底100的一侧处。端子部分pad未被绝缘层覆盖，而是被暴露以连接到显示电路板30。显示驱动器32可以位于显示电路板30上。
101.显示驱动器32可以产生将被传输到第一扫描驱动电路sdrv1和第二扫描驱动电路sdrv2的控制信号。显示驱动器32可以产生数据信号，并且数据信号可以经由扇出布线fw和连接到扇出布线fw的主数据线dlm传输到主像素电路pcm。
102.此外，显示驱动器32可以将驱动电压elvdd(见图7)供应到驱动电压供应线11，并且可以将公共电压elvss(见图7)供应到公共电压供应线13。驱动电压elvdd可以经由与驱动电压供应线11连接的驱动电压线pl施加到主子像素pm和辅助子像素pa的像素电路，并且公共电压elvss可以经由公共电压供应线13施加到显示元件的对电极。
103.驱动电压供应线11可以在主显示区域mda下方在x方向上延伸。公共电压供应线13可以具有一侧开口的环形形状，并且可以围绕主显示区域mda的一部分(例如，围绕在主显示区域mda的一部分的外围周围)。
104.图3示出了一个组件区域ca，但是本公开不限于此，并且可以提供多个组件区域ca。在这种情况下，多个组件区域ca可以彼此间隔开(例如，可以彼此分开)，第一相机可以对应于一个组件区域ca，并且第二相机可以对应于另一组件区域ca。作为另一示例，相机可以对应于一个组件区域ca，并且红外线传感器可以对应于另一组件区域ca。多个组件区域ca的形状和/或尺寸可以彼此不同。
105.组件区域ca可以具有圆形形状、椭圆形形状、多边形形状或非限定形状。在一些实施例中，组件区域ca可以具有八边形形状。组件区域ca可以具有各种合适的多边形形状，例如，诸如矩形形状、六边形形状等。组件区域ca可以(例如，在其外围周围)被主显示区域mda围绕。
106.图4a和图4b是示出根据一个或更多个实施例的显示面板10的一些区域的平面布局。更详细地，图4a和图4b均示出了组件区域ca、在组件区域ca周围(例如，与组件区域ca相邻或围绕组件区域ca)的主显示区域mda以及外围区域dpa的一部分(例如，一部位)。
107.参照图4a，多个主子像素pm可以位于主显示区域mda处(例如，位于主显示区域mda
中或位于主显示区域mda上)。如在本说明书中使用的，子像素是用于实现图像的最小单元，并且表示显示元件从其发射光的发光区域。当有机发光二极管用作显示元件时，发光区域可以由像素限定层的开口限定。这将在下面更详细地描述。多个主子像素pm中的每个可以发射红光、绿光、蓝光和白光中的一种。
108.在一些实施例中，位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)的主子像素pm可以包括第一子像素pr、第二子像素pg和第三子像素pb。第一子像素pr、第二子像素pg和第三子像素pb可以分别发射红光、绿光和蓝光。主子像素pm可以以rgbg型结构(例如，以结构，是三星显示有限公司的正式注册商标)布置。
109.例如，在以第二子像素pg的中心点作为正方形的中心点的虚拟正方形的顶点之中，第一子像素pr可以位于虚拟正方形的第一顶点和第三顶点处，并且第三子像素pb可以位于虚拟正方形的第二顶点和第四顶点处。第二子像素pg的尺寸(例如，面积)可以少于(例如，可以小于)第一子像素pr和第三子像素pb的尺寸。
110.该像素布置结构可以被称为rgbg矩阵结构或rgbg结构(例如，矩阵结构或结构)。通过应用其中像素的颜色通过共享其相邻像素的颜色来表现的渲染，可以通过较少数量的像素来获得高分辨率图像。
111.图4a示出了多个主子像素pm以rgbg矩阵结构(例如，矩阵结构)布置，但是本公开不限于此。例如，多个主子像素pm可以以各种合适的形状和结构布置，例如，诸如条带结构(stripe structure)、马赛克布置结构、三角布置结构等。
112.在主显示区域mda中，主像素电路pcm可以与主子像素pm叠置，并且主像素电路pcm可以在x方向和y方向上以矩阵的形式布置。如在说明书中使用的，主像素电路pcm表示包括在一个主子像素pm中的像素电路的单元。
113.多个辅助子像素pa可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。多个辅助子像素pa中的每个可以发射红光、绿光、蓝光和白光中的一种。辅助子像素pa可以包括第一子像素pr'、第二子像素pg'和第三子像素pb'。第一子像素pr'、第二子像素pg'和第三子像素pb'可以分别发射红光、绿光和蓝光。
114.位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)的每单位面积的辅助子像素pa的数量可以小于位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)的每单位面积的主子像素pm的数量。例如，每相同单位面积的辅助子像素pa的数量和主子像素pm的数量的比例可以是1:2、1:4、1:8或1:9。换言之，组件区域ca的分辨率可以是主显示区域mda的分辨率的1/2、1/4、1/8或1/9。在图4a中，组件区域ca的分辨率被示出为主显示区域mda的分辨率的1/8。
115.位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)的辅助子像素pa可以以各种合适的形状布置。辅助子像素pa中的一些可以被分组为像素组，并且在像素组中，辅助子像素pa可以以各种合适的形状布置，例如，诸如条带结构、马赛克布置结构、三角布置结构等。像素组中的辅助子像素pa之间的距离可以等于或基本等于主子像素pm之间的距离。
116.在另一示例中，如图4a中所示，辅助子像素pa可以分布在组件区域ca处(例如，组
件区域ca中或组件区域ca上)。换言之，辅助子像素pa之间的距离可以大于主子像素pm之间的距离。另外，在组件区域ca处(例如，在组件区域ca中或在组件区域ca上)未设置辅助子像素pa的区域可以是具有高透光率的透射区域ta。
117.用于实现来自辅助子像素pa的光发射的辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。因为辅助像素电路pca不位于组件区域ca处(例如，不位于组件区域ca中或不位于组件区域ca上)，所以组件区域ca可以具有相对较大的透射区域ta。
118.辅助像素电路pca可以经由连接线twl连接到辅助子像素pa。因此，当连接线twl的长度增加时，可能发生rc延迟。因此，可以考虑连接线twl的长度来布置辅助像素电路pca。在一些实施例中，辅助像素电路pca可以位于连接到在y方向上布置的辅助子像素pa的延长线上。此外，其数量等于或基本等于在y方向上布置的辅助子像素pa的数量的辅助像素电路pca可以在y方向上布置。例如，如图4a中所示，当两个辅助子像素pa在y方向上布置在组件区域ca处(例如，组件区域ca中或组件区域ca上)时，两个辅助像素电路pca可以在y方向上布置在外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)。
119.连接线twl可以在y方向上延伸，以将辅助子像素pa和辅助像素电路pca彼此连接。连接线twl可以包括透明导电材料。例如，连接线twl可以包括透明导电氧化物(tco)。连接线twl可以包括导电氧化物，例如，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓或氧化铝锌(azo)。
120.如这里使用的，连接线twl连接到辅助子像素pa可以表示连接线twl电连接到包括在辅助子像素pa中的显示元件的像素电极。
121.扫描线sl可以包括连接到主像素电路pcm的主扫描线slm和连接到辅助像素电路pca的辅助扫描线sla。主扫描线slm在x方向上延伸以连接到同一行的主像素电路pcm。主扫描线slm可以不位于组件区域ca处(例如，不位于组件区域ca中或不位于组件区域ca上)。换言之，主扫描线slm可以在组件区域ca处断开。在这种情况下，位于组件区域ca的左侧处的主扫描线slm可以从第一扫描驱动电路sdrv1(例如，见图3)接收信号，并且位于组件区域ca的右侧处的主扫描线slm可以从第二扫描驱动电路sdrv2(例如，见图3)接收信号。
122.辅助扫描线sla可以连接到同一行的辅助像素电路pca之中的驱动同一行的辅助子像素pa的辅助像素电路pca。
123.主扫描线slm和辅助扫描线sla连接到扫描连接线swl，因此，相同或基本相同的信号可以施加到用于驱动同一行的主子像素pm和辅助子像素pa的像素电路。
124.扫描连接线swl可以与主扫描线slm和辅助扫描线sla位于不同的层处，因此，扫描连接线swl可以经由接触孔分别连接到主扫描线slm和辅助扫描线sla。扫描连接线swl可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。
125.数据线dl可以包括连接到主像素电路pcm的主数据线dlm和连接到辅助像素电路pca的辅助数据线dla。主数据线dlm在y方向上延伸，并且可以连接到同一列的主像素电路pcm。辅助数据线dla在y方向上延伸，并且可以连接到同一列的辅助像素电路pca。
126.主数据线dlm和辅助数据线dla可以彼此间隔开(例如，可以彼此分开)，并且组件区域ca位于主数据线dlm与辅助数据线dla之间。主数据线dlm和辅助数据线dla连接到数据连接线dwl，因此，相同或基本相同的信号可以施加到用于驱动同一列的主子像素pm和辅助
子像素pa的像素电路。
127.数据连接线dwl可以绕过组件区域ca(例如，可以在组件区域ca周围延伸)。数据连接线dwl可以在主显示区域mda处(例如，在主显示区域mda中或主显示区域mda上)与主像素电路pcm叠置。因为数据连接线dwl位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，所以可以不使用或可以减小用于布置数据连接线dwl的附加空间，因此可以减小死空间(无效空间)的面积。
128.数据连接线dwl可以与主数据线dlm和辅助数据线dla位于不同的层处，因此，数据连接线dwl可以经由接触孔分别连接到主数据线dlm和辅助数据线dla。
129.图4a示出了连接线twl从外围区域dpa到组件区域ca处(例如，组件区域ca中或组件区域ca上)的辅助子像素pa一体地设置，但是本公开不限于此。例如，如图4b中所示，连接线twl可以包括第一连接线twl1和第二连接线twl2，并且第一连接线twl1和第二连接线twl2可以包括彼此不同的材料。
130.第一连接线twl1可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，并且可以连接到辅助像素电路pca。第一连接线twl1可以包括导电材料(包括例如钼(mo)、铝(al)、铜(cu)、钛(ti)等)，并且可以具有单层结构或多层结构。多条第一连接线twl1可以布置在辅助像素电路pca之间。在一些实施例中，第一连接线twl1可以包括位于彼此不同层处的第1-1连接线twl1a和第1-2连接线twl1b。例如，第1-1连接线twl1a可以与数据线dl位于同一层处，并且可以包括与数据线dl的材料相同或基本相同的材料。可以布置第1-2连接线twl1b和第1-1连接线twl1a，并且绝缘层位于第1-2连接线twl1b与第1-1连接线twl1a之间。例如，第1-2连接线twl1b可以与有机发光二极管(oled)的像素电极(例如，见图11中的121)位于同一层处，并且可以包括与像素电极的材料相同或基本相同的材料。作为另一示例，第1-2连接线twl1b可以与连接电极cm(例如，见图11)位于同一层处，并且可以包括与连接电极cm的材料相同或基本相同的材料。第1-1连接线twl1a和第1-2连接线twl1b可以布置在辅助像素电路pca之间，并且可以在平面上至少部分地弯曲。多条第1-1连接线twl1a和多条第1-2连接线twl1b可以设置在彼此不同的层处，并且第1-1连接线twl1a和第1-2连接线twl1b可以交替地布置在多个辅助像素电路pca之间的区域处(例如，区域中或区域上)。
131.第二连接线twl2位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)，并且可以在组件区域ca的边缘处连接到第一连接线twl1。第二连接线twl2可以包括透明导电材料。例如，第二连接线twl2可以包括透明导电氧化物(tco)。第二连接线twl2可以包括导电氧化物，例如，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓或氧化铝锌(azo)。
132.第一连接线twl1和第二连接线twl2可以位于彼此相同的层处，或者可以位于彼此不同的层处。当第一连接线twl1和第二连接线twl2位于彼此不同的层处时，第一连接线twl1和第二连接线twl2可以经由接触孔彼此连接。
133.第一连接线twl1可以具有比第二连接线twl2的导电率高的导电率。因为第一连接线twl1位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，所以可以不需要确保通过其的透光率。因此，第一连接线twl1可以包括具有比第二连接线twl2的透光率低的透光率和比第二连接线twl2的导电率高的导电率的材料。因此，可以减小连接线twl
的电阻。
134.另外，多条第二连接线twl2可以具有彼此相同或基本相同的长度。例如，多条第二连接线twl2的端部可以延伸到组件区域ca的与辅助像素电路pca相对的边界。这可以用于匹配由第二连接线twl2引起的电负载。因此，可以减小组件区域ca中的亮度变化。位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)的第二连接线twl2的数量可以等于或基本等于辅助像素电路pca的数量。
135.图5是示出根据实施例的显示面板10的一部分的平面布局。在图5中，与图4a的附图标记相同的附图标记用于表示相同或基本相同的元件、构件或层，因此，可以不重复其冗余描述。
136.参照图5，辅助子像素pa的尺寸可以大于发射相同颜色的主子像素pm的尺寸。例如，辅助子像素pa之中的用于发射红光的第一子像素pr'可以具有比主子像素pm之中的用于发射红光的第一子像素pr的尺寸大的尺寸。辅助子像素pa之中的用于发射绿光的第二子像素pg'可以具有比主子像素pm之中的用于发射绿光的第二子像素pg的尺寸大的尺寸。辅助子像素pa之中的用于发射蓝光的第三子像素pb'可以具有比主子像素pm之中的用于发射蓝光的第三子像素pb的尺寸大的尺寸。可以通过考虑组件区域ca与主显示区域mda的亮度和/或分辨率之间的差异来设计其尺寸差异。
137.图6是示出根据实施例的显示面板10的一部分的平面布局。在图6中，与图4a的附图标记相同的附图标记用于表示相同或基本相同的元件、构件或层，因此，可以不重复其冗余描述。
138.参照图6，由一个辅助像素电路pca占据的面积可以大于由一个主像素电路pcm占据的面积。组件区域ca的分辨率小于主显示区域mda的分辨率，因此，每单位面积的用于驱动组件区域ca处(例如，组件区域ca中或组件区域ca上)的辅助子像素pa的辅助像素电路pca的数量可以小于每单位面积的主像素电路pcm的数量。
139.因此，在辅助像素电路pca之间可以存在可用空间，并且可以增大包括在每个辅助像素电路pca中的存储电容器的电容。这可以表示可以增大辅助子像素pa的发光亮度范围，并且可以精细地调节发光亮度。作为另一示例，可以根据需要或期望来修改辅助像素电路pca，使得可以减小组件区域ca与主显示区域mda之间的图像质量差异。
140.图7是根据实施例的用于驱动主子像素pm的主像素电路pcm的等效电路图。
141.参照图7，主像素电路pcm可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6、第二初始化薄膜晶体管t7和主存储电容器cst。
142.在图5中，主像素电路pcm被示出为连接到信号线sl、sl-1、sl 1、el、dl、初始化电压线vl和驱动电压线pl，但是本公开不限于此。根据另一实施例，信号线(例如，扫描线sl、前一扫描线sl-1、下一扫描线sl 1、发射控制线el和数据线dl)和初始化电压线vl中的至少一条可以由邻近的像素电路(例如，由相邻的像素电路)共享。
143.驱动薄膜晶体管t1的漏电极可以经由发射控制薄膜晶体管t6电连接到主发光器件edm。驱动薄膜晶体管t1根据开关薄膜晶体管t2的开关操作接收数据信号dm，以将驱动电流供应到主发光器件edm。
144.开关薄膜晶体管t2的栅电极连接到扫描线sl，开关薄膜晶体管t2的源电极连接到
数据线dl。开关薄膜晶体管t2的漏电极可以连接到驱动薄膜晶体管t1的源电极，并且可以经由操作控制薄膜晶体管t5连接到驱动电压线pl。
145.开关薄膜晶体管t2根据经由扫描线sl接收的扫描信号sn而导通，并且执行开关操作以将从数据线dl接收的数据信号dm传输到驱动薄膜晶体管t1的源电极。
146.补偿薄膜晶体管t3的栅电极可以连接到扫描线sl。补偿薄膜晶体管t3的源电极可以连接到驱动薄膜晶体管t1的漏电极，并且可以经由发射控制薄膜晶体管t6连接到主发光器件edm的像素电极。补偿薄膜晶体管t3的漏电极可以与第一初始化薄膜晶体管t4的源电极和驱动薄膜晶体管t1的栅电极一起连接到主存储电容器cst的一个电极。补偿薄膜晶体管t3根据经由扫描线sl接收的扫描信号sn而导通，并且将驱动薄膜晶体管t1的栅电极和漏电极彼此连接。因此，补偿薄膜晶体管t3可以二极管连接驱动薄膜晶体管t1。
147.第一初始化薄膜晶体管t4的栅电极可以连接到前一扫描线sl-1。第一初始化薄膜晶体管t4的漏电极可以连接到初始化电压线vl。第一初始化薄膜晶体管t4的源电极可以与补偿薄膜晶体管t3的漏电极和驱动薄膜晶体管t1的栅电极一起连接到主存储电容器cst的一个电极。第一初始化薄膜晶体管t4根据通过前一扫描线sl-1传输的扫描信号sn-1而导通，以将初始化电压vint传输到驱动薄膜晶体管t1的栅电极，并且执行初始化操作以使驱动薄膜晶体管t1的栅电极处的电压初始化。
148.操作控制薄膜晶体管t5的栅电极可以连接到发射控制线el。操作控制薄膜晶体管t5的源电极可以连接到驱动电压线pl。操作控制薄膜晶体管t5的漏电极可以连接到驱动薄膜晶体管t1的源电极和开关薄膜晶体管t2的漏电极。
149.发射控制薄膜晶体管t6的栅电极可以连接到发射控制线el。发射控制薄膜晶体管t6的源电极可以连接到驱动薄膜晶体管t1的漏电极和补偿薄膜晶体管t3的源电极。发射控制薄膜晶体管t6的漏电极可以电连接到主发光器件edm的像素电极。操作控制薄膜晶体管t5和发射控制薄膜晶体管t6根据通过发射控制线el传输的发射控制信号en而并发地导通(例如，同时地导通)，以将驱动电压elvdd传输到主发光器件edm，并且驱动电流流过主发光器件edm。
150.第二初始化薄膜晶体管t7的栅电极可以连接到后一扫描线(例如，下一扫描线)sl 1。第二初始化薄膜晶体管t7的源电极可以连接到主发光器件edm的像素电极。第二初始化薄膜晶体管t7的漏电极可以连接到初始化电压线vl。第二初始化薄膜晶体管t7可以根据经由下一扫描线sl 1接收的下一扫描信号sn 1导通，并且可以使主发光器件edm的像素电极初始化。
151.图7示出了其中第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7分别连接到前一扫描线sl-1和下一扫描线sl 1的示例，但是本公开不限于此。在另一实施例中，第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7都可以连接到前一扫描线sl-1，以根据前一扫描信号sn-1而操作。
152.主存储电容器cst的另一电极可以连接到驱动电压线pl。主存储电容器cst的一个电极可以连接到驱动薄膜晶体管t1的栅电极、补偿薄膜晶体管t3的漏电极和第一初始化薄膜晶体管t4的源电极。
153.主发光器件edm的对电极(例如，阴极)可以接收公共电压elvss。主发光器件edm从驱动薄膜晶体管t1接收驱动电流，并且发射光。
154.主像素电路pcm不限于参照图7所示的薄膜晶体管和存储电容器的数量和/或电路设计，并且其数量和/或电路设计可以被各种修改。
155.图8是根据实施例的主像素电路pcm的平面图。
156.参照图8，驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7沿着半导体层1130布置。半导体层1130布置在其上布置有包括无机绝缘材料的缓冲层的基底上。
157.半导体层1130的一些区域对应于驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7的半导体层。换言之，驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7的半导体层彼此连接，并且以各种合适的形状弯曲(例如，弯折)。
158.半导体层1130包括沟道区以及位于沟道区的相对侧处的源区和漏区。源区和漏区可以分别被理解为相应的薄膜晶体管的源电极和漏电极。在下文中，为了便于描述，源区和漏区将被称为源电极和漏电极。
159.驱动薄膜晶体管t1包括与驱动沟道区叠置的驱动栅电极g1、以及位于驱动沟道区的相对侧处的驱动源电极s1和驱动漏电极d1。与驱动栅电极g1叠置的驱动沟道区具有弯曲形状(例如，诸如欧米茄(omega)形状)，以在狭窄空间内建立长沟道长度。当驱动沟道区具有长的长度时，栅极电压的驱动范围增大，因此，可以精细地控制从作为主发光器件edm的主有机发光二极管oled(见图11)发射的光的灰度级，并且可以改善显示图像的质量。
160.开关薄膜晶体管t2包括与开关沟道区叠置的开关栅电极g2、以及位于开关沟道区的相对侧处的开关源电极s2和开关漏电极d2。开关漏电极d2可以连接到驱动源电极s1。
161.补偿薄膜晶体管t3可以是包括分别与两个补偿沟道区叠置的补偿栅电极g3、以及位于两个补偿沟道区的相对侧处的补偿源电极s3和补偿漏电极d3的双薄膜晶体管。补偿薄膜晶体管t3可以经由下面将更详细描述的节点连接线1174连接到驱动薄膜晶体管t1的驱动栅电极g1。
162.第一初始化薄膜晶体管t4可以是包括分别与两个第一初始化沟道区叠置的第一初始化栅电极g4以及位于两个第一初始化沟道区的相对侧处的第一初始化源电极s4和第一初始化漏电极d4的双薄膜晶体管。
163.操作控制薄膜晶体管t5可以包括与操作控制沟道区叠置的操作控制栅电极g5、以及位于操作控制栅电极g5的相对侧处的操作控制源电极s5和操作控制漏电极d5。操作控制漏电极d5可以连接到驱动源电极s1。
164.发射控制薄膜晶体管t6可以包括与发射控制沟道区叠置的发射控制栅电极g6、以及位于发射控制栅电极g6的相对侧处的发射控制源电极s6和发射控制漏电极d6。发射控制源电极s6可以连接到驱动漏电极d1。
165.第二初始化薄膜晶体管t7可以包括与第二初始化沟道区叠置的第二初始化栅电极g7、以及位于第二初始化栅电极g7的相对侧处的第二初始化源电极s7和第二初始化漏电极d7。
166.上述薄膜晶体管可以连接到信号线sl、sl-1、sl 1、el和dl、第一初始化电压线vl1和第二初始化电压线vl2以及驱动电压线pl。
167.扫描线sl、前一扫描线sl-1、发射控制线el和驱动栅电极g1可以布置在半导体层1130上，并且一个或更多个绝缘层位于其间。
168.扫描线sl可以在x方向上延伸。扫描线sl的一些区域可以对应于开关栅电极g2和补偿栅电极g3。例如，扫描线sl的与开关薄膜晶体管t2和补偿薄膜晶体管t3的沟道区叠置的区域分别可以是开关栅电极g2和补偿栅电极g3。
169.前一扫描线sl-1在x方向上延伸，并且其一些区域可以分别对应于第一初始化栅电极g4。例如，前一扫描线sl-1的与第一初始化薄膜晶体管t4的沟道区叠置的区域可以分别是第一初始化栅电极g4。
170.后一扫描线sl 1在x方向上延伸，并且其区域可以对应于第二初始化栅电极g7。例如，后一扫描线sl 1的与第二初始化薄膜晶体管t7的沟道区叠置的区域可以是第二初始化栅电极g7。
171.发射控制线el在x方向上延伸。发射控制线el的一些区域可以分别对应于操作控制栅电极g5和发射控制栅电极g6。例如，发射控制线el的与操作控制薄膜晶体管t5和发射控制薄膜晶体管t6的沟道区叠置的区域分别可以是操作控制栅电极g5和发射控制栅电极g6。
172.驱动栅电极g1是可以经由节点连接线1174连接到补偿薄膜晶体管t3的浮置电极。
173.电极电压线hl可以位于前一扫描线sl-1、扫描线sl、后一扫描线sl 1、发射控制线el和驱动栅电极g1上，并且一个或更多个绝缘层位于其间。
174.电极电压线hl可以在x方向上延伸，以与数据线dl和驱动电压线pl交叉。电极电压线hl的一部分覆盖驱动栅电极g1的至少一部分，并且可以与驱动栅电极g1来构造主存储电容器cst。例如，驱动栅电极g1可以成为主存储电容器cst的下电极ce1，并且电极电压线hl的一部分可以成为主存储电容器cst的上电极ce2。
175.主存储电容器cst的上电极ce2电连接到驱动电压线pl。例如，电极电压线hl可以经由接触孔1158连接到设置在电极电压线hl上的驱动电压线pl。因此，电极电压线hl可以具有与驱动电压线pl的电压电平相同或基本相同的电压电平(例如，恒定或基本恒定的电压)。例如，电极电压线hl可以具有 5v的恒定或基本恒定的电压。电极电压线hl可以被理解为横向方向上的驱动电压线pl。
176.驱动电压线pl在y方向上延伸，并且电连接到驱动电压线pl的电极电压线hl在与y方向交叉的x方向上延伸，因此，多条驱动电压线pl和电极电压线hl可以在显示区域da处(例如，显示区域da中或显示区域da上)形成网格结构。
177.数据线dl、驱动电压线pl、第一初始化连接线1173a和第二初始化连接线1173b以及节点连接线1174可以布置在电极电压线hl上，并且一个或更多个绝缘层位于其间。
178.数据线dl在y方向上延伸，并且可以经由接触孔1154连接到开关薄膜晶体管t2的开关源电极s2。数据线dl的一部分可以被理解为开关源电极s2。
179.驱动电压线pl在y方向上延伸，并且如上所述地经由接触孔1158连接到电极电压线hl。此外，驱动电压线pl可以经由接触孔1155连接到操作控制薄膜晶体管t5。驱动电压线pl可以经由接触孔1155连接到操作控制源电极s5。
180.第一初始化电压线vl1经由第一初始化连接线1173a连接到第一初始化薄膜晶体管t4，并且第二初始化电压线vl2可以经由第二初始化连接线1173b连接到第二初始化薄膜晶体管t7。另外，第一初始化电压线vl1和第二初始化电压线vl2经由连接构件彼此电连接，并且可以具有恒定或基本恒定的电压(例如，-2v等)。
181.节点连接线1174的一端可以通过接触孔1156连接到补偿漏电极d3，并且其另一端(例如，相对端)可以通过接触孔1157连接到驱动栅电极g1。上电极ce2包括存储开口sop，并且接触孔1157可以位于存储开口sop中。
182.初始化电压线vl1和vl2可以布置在数据线dl、驱动电压线pl、初始化连接线1173a和1173b以及节点连接线1174上，并且一个或更多个绝缘层位于其间。
183.第一初始化电压线vl1和第二初始化电压线vl2与有机发光二极管(oled)的像素电极(例如，见图11中的121)布置在同一层处，并且可以包括与像素电极的材料相同或基本相同的材料。像素电极可以连接到发射控制薄膜晶体管t6。像素电极经由接触孔1163连接到连接电极cm，并且连接电极cm可以经由接触孔1153连接到发射控制漏电极d6。在另一实施例中，第一初始化电压线vl1和第二初始化电压线vl2可以与电极电压线hl位于同一层处。
184.图9是根据实施例的用于驱动辅助子像素pa的辅助像素电路pca的等效电路图。
185.参照图9，类似于图7的主像素电路pcm，辅助像素电路pca可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。
186.辅助像素电路pca可以包括辅助存储电容器cst'，辅助存储电容器cst'具有比图7中所示的主像素电路pcm的主存储电容器cst的电容大的电容。辅助存储电容器cst'可以包括主存储电容器cst和并联连接到主存储电容器cst的附加存储电容器ca。因为辅助像素电路pca还包括附加存储电容器ca，所以辅助像素电路pca的辅助存储电容器cst'的电容可以大于主像素电路pcm的主存储电容器cst的电容。
187.包括在辅助像素电路pca中的薄膜晶体管t1至t7之间的连接关系可以与主像素电路pcm的薄膜晶体管t1至t7之间的连接关系相同或基本相同，因此，可以不重复其冗余描述。
188.图10是根据实施例的辅助像素电路pca的平面图。
189.参照图10，类似于图8的主像素电路pcm，辅助像素电路pca可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、操作控制薄膜晶体管t5、发射控制薄膜晶体管t6和第二初始化薄膜晶体管t7。图10中所示的薄膜晶体管可以具有与参照图8描述的主像素电路pcm的薄膜晶体管的连接关系相同或基本相同的连接关系，因此，可以不重复其冗余描述。
190.图10的辅助像素电路pca与图8的主像素电路pcm的不同之处可以在于辅助存储电容器cst'的尺寸可以大于主存储电容器cst的尺寸。
191.辅助存储电容器cst'可以包括第一下电极ce1a、第二下电极ce1b和上电极ce2'。第一下电极ce1a也可以用作驱动薄膜晶体管t1的栅电极g1。第二下电极ce1b与第一下电极ce1a位于同一层处，并且可以在平面上与第一下电极ce1a间隔开(例如，可以与第一下电极ce1a分开)，并且半导体层1130位于其间。当第二下电极ce1b与半导体层1130叠置时，可能
产生不期望的信号，因此，第二下电极ce1b可以不与半导体层1130叠置。上电极ce2'可以具有足以覆盖第一下电极ce1a和第二下电极ce1b的尺寸。第一下电极ce1a可以经由桥接线1176连接到第二下电极ce1b。上电极ce2'可以包括均具有单个闭合环形状的两个存储开口sop'，并且桥接线1176可以经由存储开口sop'中的接触孔1157和1159分别连接到第一下电极ce1a和第二下电极ce1b。
192.图11是示出根据实施例的显示面板10的一部分的剖视图，并且部分地示出了主显示区域mda、组件区域ca和外围区域dpa。
193.参照图11，主子像素pm位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，并且组件区域ca包括辅助子像素pa和透射区域ta。包括主薄膜晶体管tft和主存储电容器cst的主像素电路pcm可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。作为连接到主像素电路pcm的显示元件的主有机发光二极管oled可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。辅助有机发光二极管oled'可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。包括辅助薄膜晶体管tft'和辅助存储电容器cst'的辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。另外，用于将辅助像素电路pca和辅助有机发光二极管oled'彼此连接的连接线twl可以位于组件区域ca和外围区域dpa处(例如，位于组件区域ca和外围区域dpa中或位于组件区域ca和外围区域dpa上)。
194.根据本实施例，采用有机发光二极管oled、oled'作为显示元件。然而，根据另一实施例，可以采用无机发光二极管或量子点发光二极管作为显示元件。
195.在下文中，将在下面更详细地描述其中显示面板10的元件堆叠的结构。显示面板10可以包括彼此堆叠的基底100、缓冲层111、电路层pcl和显示元件层edl。
196.基底100可以包括绝缘材料，例如，诸如玻璃、石英和/或聚合物树脂。基底100可以是刚性基底或者可以是可弯曲、可折叠和/或可卷曲的柔性基底。
197.缓冲层111可以位于基底100上，并且可以减少或防止来自基底100下方的异物、湿气和/或环境空气的渗透。缓冲层111可以在基底100上提供平坦或基本平坦的表面。缓冲层111可以包括无机材料(例如，诸如氧化物或氮化物)、有机材料或有机-无机复合材料，并且可以具有包括无机材料和/或有机材料的单层结构或多层结构。在一些实施例中，在基底100与缓冲层111之间可以进一步包括阻挡层，以阻挡或基本阻挡环境空气的渗透。在一些实施例中，缓冲层111可以包括氧化硅(sio2)或氮化硅(sin
x
)。
198.电路层pcl位于缓冲层111上，并且可以包括主像素电路pcm和辅助像素电路pca、第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115(第一栅极绝缘层112、第二栅极绝缘层113、层间绝缘层115可以统称为无机绝缘层il)和平坦化层117。主像素电路pcm可以包括主薄膜晶体管tft和主存储电容器cst，并且辅助像素电路pca可以包括辅助薄膜晶体管tft'和辅助存储电容器cst'。
199.主薄膜晶体管tft和/或辅助薄膜晶体管tft'可以位于缓冲层111上方。主薄膜晶体管tft包括第一半导体层a1、第一栅电极g1、第一源电极s1和第一漏电极d1。主薄膜晶体管tft可以连接到主有机发光二极管oled，并且可以驱动主有机发光二极管oled。辅助薄膜晶体管tft'连接到辅助有机发光二极管oled'，并且可以驱动辅助有机发光二极管oled'。辅助薄膜晶体管tft'具有与主薄膜晶体管tft的构造相同或基本相同(或相似)的构造，因
此，可以不重复其冗余描述。
200.第一半导体层a1位于缓冲层111上，并且可以包括多晶硅。在另一实施例中，第一半导体层a1可以包括非晶硅。在另一实施例中，第一半导体层a1可以包括选自于由铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)组成的组中的至少一种的氧化物。第一半导体层a1可以包括沟道区以及掺杂有杂质的源区和漏区。
201.第一栅极绝缘层112可以覆盖第一半导体层a1。第一栅极绝缘层112可以包括无机绝缘材料，例如，诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和/或氧化锌(zno)。第一栅极绝缘层112可以是包括前述无机绝缘材料中的一种或更多种的单层或多层。
202.第一栅电极g1位于第一栅极绝缘层112上以与第一半导体层a1叠置。第一栅电极g1可以包括钼(mo)、铝(al)、铜(cu)、钛(ti)等，并且可以具有单层结构或多层结构。作为示例，第一栅电极g1可以具有包括mo的单层。
203.第二栅极绝缘层113可以覆盖第一栅电极g1。第二栅极绝缘层113可以包括无机绝缘材料，例如，诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和/或氧化锌(zno)。第二栅极绝缘层113可以是包括前述无机绝缘材料中的一种或更多种的单层或多层。
204.主存储电容器cst的上电极ce2和辅助存储电容器cst'的上电极ce2'可以位于第二栅极绝缘层113上。
205.在主显示区域mda处(例如，在主显示区域mda中或在主显示区域mda上)，主存储电容器cst的上电极ce2可以与其下方的第一栅电极g1叠置。彼此叠置且第二栅极绝缘层113位于其间的第一栅电极g1和上电极ce2可以构成主存储电容器cst。第一栅电极g1可以是主存储电容器cst的下电极ce1。
206.在外围区域dpa处(例如，在外围区域dpa中或在外围区域dpa上)，辅助存储电容器cst'的上电极ce2'可以与其下方的辅助薄膜晶体管tft'的栅电极叠置。辅助薄膜晶体管tft'的栅电极可以是辅助存储电容器cst'的第一下电极ce1a。辅助存储电容器cst'还可以包括与第一下电极ce1a位于同一层处的第二下电极ce1b。辅助存储电容器cst'的上电极ce2'可以与第一下电极ce1a和第二下电极ce1b叠置。第一下电极ce1a和第二下电极ce1b可以彼此电连接。根据上述构造，辅助存储电容器cst'的电容可以大于主存储电容器cst的电容。
207.上电极ce2和ce2'可以均包括单层结构或多层结构的铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钙(ca)、钼(mo)、钛(ti)、钨(w)和/或铜(cu)。
208.层间绝缘层115可以覆盖上电极ce2和ce2'。层间绝缘层115可以包括绝缘材料，例如，诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和/或氧化锌(zno)。层间绝缘层115可以是包括上述无机绝缘材料中的一种或更多种的单层或多层。
209.源电极s1和漏电极d1可以位于层间绝缘层115上。源电极s1和漏电极d1可以包括包含mo、al、cu、ti等的导电材料，并且可以具有包括上述材料中的一种或更多种的单层结构或多层结构。例如，源电极s1和漏电极d1可以均具有包括ti/al/ti的多层结构。
210.连接到辅助像素电路pca的连接线twl可以位于层间绝缘层115上。连接线twl从外围区域dpa延伸到组件区域ca，并且可以将辅助有机发光二极管oled'连接到辅助像素电路pca。数据线dl可以位于层间绝缘层115上。
211.连接线twl可以包括第一连接线twl1和第二连接线twl2。第一连接线twl1位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，并且可以连接到辅助像素电路pca(例如，连接到辅助薄膜晶体管tft')。第二连接线twl2可以连接到第一连接线twl1，并且可以位于组件区域ca的透射区域ta处(例如，透射区域ta中或透射区域ta上)。第二连接线twl2可以与第一连接线twl1位于同一层处，并且可以包括与第一连接线twl1的材料不同的材料。第二连接线twl2的端部可以覆盖第一连接线twl1的端部。
212.第一连接线twl1可以包括包含钼(mo)、铝(al)、铜(cu)、钛(ti)等的导电材料，并且可以具有单层结构或多层结构。第一连接线twl1可以包括位于彼此不同的层处的第1-1连接线twl1a和第1-2连接线twl1b。在一些实施例中，第1-1连接线twl1a可以与数据线dl位于同一层处，并且可以包括与数据线dl的材料相同或基本相同的材料。可以布置第1-2连接线twl1b和第1-1连接线twl1a，并且第一平坦化层117a位于第1-2连接线twl1b与第1-1连接线twl1a之间。第1-2连接线twl1b可以位于第一平坦化层117a上，并且与连接电极cm和cm'位于同一层处。在另一实施例中，第1-2连接线twl1b可以与主存储电容器cst的上电极ce2或下电极ce1位于同一层处。
213.第二连接线twl2可以包括透明导电材料。例如，第二连接线twl2可以包括透明导电氧化物(tco)。第二连接线twl2可以包括导电氧化物，例如，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓或氧化铝锌(azo)。
214.第一连接线twl1可以具有比第二连接线twl2的导电率高的导电率。因为第一连接线twl1位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，所以可以不需要确保透光率。因此，第一连接线twl1可以包括具有比第二连接线twl2的透光率低的透光率和比第二连接线twl2的导电率高的导电率的材料。因此，可以减小连接线twl的电阻。
215.平坦化层117可以覆盖源电极s1、漏电极d1以及连接线twl。平坦化层117可以具有平坦或基本平坦的上表面，使得位于其上的第一像素电极121和第二像素电极121'可以形成为平坦或基本平坦的。
216.平坦化层117可以包括有机材料或无机材料，并且可以具有单层结构或多层结构。平坦化层117可以包括第一平坦化层117a和第二平坦化层117b。因此，导电图案(例如，诸如布线)可以设置在第一平坦化层117a与第二平坦化层117b之间，因此可以有利于高集成度。连接电极cm和cm'以及数据连接线dwl可以位于第一平坦化层117a上。
217.平坦化层117可以包括通用聚合物(苯并环丁烯(bcb)、聚酰亚胺、六甲基二硅氧烷(hmdso)、聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps))、具有酚基的聚合物衍生物、丙烯酰类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物等。平坦化层117可以包括无机绝缘材料，例如，诸如氧化硅(sio2)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)、氧化铪(hfo2)和/或氧化锌(zno)。当形成平坦化层117时，可以形成层，然后可以对该层的上表面执行化学和机械抛光，以提供平坦或基本平坦的上表面。
218.第一平坦化层117a可以覆盖主像素电路pcm和辅助像素电路pca。第二平坦化层
117b位于第一平坦化层117a上，并且可以具有平坦或基本平坦的上表面，使得像素电极121和121'可以形成为平坦或基本平坦的。
219.主有机发光二极管oled和辅助有机发光二极管oled'位于第二平坦化层117b上。有机发光二极管oled和oled'的像素电极121和121'可以经由第一平坦化层117a上的连接电极cm和cm'连接到像素电路pcm和pca。
220.第一像素电极121和第二像素电极121'可以包括导电氧化物，例如，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓或氧化铝锌(azo)。第一像素电极121和第二像素电极121'可以均包括反射层，该反射层包括例如银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)或它们的复合物。例如，第一像素电极121和第二像素电极121'中的每个可以具有在前述反射层上方/下方包括包含ito、izo、zno或in2o3的一个或更多个膜的结构。在这种情况下，第一像素电极121和第二像素电极121'中的每个可以具有ito/ag/ito的堆叠结构。
221.像素限定层119位于平坦化层117上，并且覆盖第一像素电极121和第二像素电极121'的边缘。像素限定层119可以包括分别使第一像素电极121和第二像素电极121'的中心部分暴露的第一开口op1和第二开口op2。第一开口op1和第二开口op2分别限定了主有机发光二极管oled和辅助有机发光二极管oled'的发光区域(即，主子像素pm和辅助子像素pa)的尺寸和形状。
222.像素限定层119增大了第一像素电极121和第二像素电极121'中的每个的边缘与像素电极121和121'上的对电极123之间的距离，以防止或基本防止在像素电极121和121'的边缘处产生电弧。像素限定层119可以包括有机绝缘材料，例如，诸如聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯、六甲基二硅氧烷(hmdso)和/或酚醛树脂，并且可以通过旋涂等形成。
223.与第一像素电极121和第二像素电极121'对应的第一发射层122b和第二发射层122b'分别位于像素限定层119的第一开口op1和第二开口op2中。第一发射层122b和第二发射层122b'可以包括高分子量材料或低分子量材料，并且可以均发射红光、绿光、蓝光和白光中的一种。
224.有机功能层122e可以位于第一发射层122b和第二发射层122b'上和/或下面。有机功能层122e可以包括第一功能层122a和/或第二功能层122c。可以省略第一功能层122a或第二功能层122c。
225.第一功能层122a可以位于第一发射层122b和第二发射层122b'下面(例如，下部)。第一功能层122a可以具有包括有机材料的单层结构或多层结构。第一功能层122a可以是作为单层的空穴传输层(htl)。作为另一示例，第一功能层122a可以包括空穴注入层(hil)和htl。第一功能层122a可以一体地设置，以对应于分别包括在主显示区域mda和组件区域ca处(例如，主显示区域mda和组件区域ca中或主显示区域mda和组件区域ca上)的主有机发光二极管oled和辅助有机发光二极管oled'。
226.第二功能层122c可以位于第一发射层122b和第二发射层122b'上方。第二功能层122c可以具有包括有机材料的单层结构或多层结构。第二功能层122c可以包括电子传输层(etl)和/或电子注入层(eil)。第二功能层122c可以一体地设置，以对应于分别包括在主显示区域mda和组件区域ca处(例如，主显示区域mda和组件区域ca中或主显示区域mda和组件
区域ca上)的主有机发光二极管oled和辅助有机发光二极管oled'。
227.对电极123位于第二功能层122c上方。对电极123可以包括具有低逸出功的导电材料。例如，对电极123可以包括(半)透明层，该(半)透明层包括银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)或它们的合金。作为另一示例，对电极123还可以包括位于包含上述材料中的任何一种或更多种的(半)透明层上的层，例如，诸如ito层、izo层、zno层或in2o3层。对电极123可以一体地设置，以对应于分别位于主显示区域mda和组件区域ca处(例如，主显示区域mda和组件区域ca中或主显示区域mda和组件区域ca上)的有机发光二极管oled和oled'。
228.在主显示区域mda处(例如，在主显示区域mda中或在主显示区域mda上)从第一像素电极121到对电极123的层可以构造主有机发光二极管oled。在组件区域ca处(例如，在组件区域ca中或在组件区域ca上)从第二像素电极121'到对电极123的层可以构造辅助有机发光二极管oled'。
229.包括有机材料的上层150可以位于对电极123上。可以提供上层150以保护对电极123，并且还可以提高光提取效率。上层150可以包括具有比对电极123的折射率高的折射率的有机材料。作为另一示例，上层150可以包括具有彼此不同的折射率的多个堆叠层。例如，上层150可以包括高折射率层/低折射率层/高折射率层。在这种情况下，高折射率层的折射率可以为约1.7或更大，并且低折射率层的折射率可以为约1.3或更小。
230.上层150可以另外包括氟化锂(lif)。作为另一示例，上层150可以另外包括无机绝缘材料，例如，诸如氧化硅(sio2)和/或氮化硅(sin
x
)。
231.图12是部分地示出根据实施例的显示面板10的剖视图。在图12中，相同的附图标记用于表示与图11的元件、构件或层相同或基本相同的元件、构件或层，因此，可以不重复其冗余描述。
232.参照图12，显示面板10可以包括主显示区域mda、组件区域ca和外围区域dpa。主子像素pm位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，并且组件区域ca包括辅助子像素pa和透射区域ta。包括主薄膜晶体管tft和主存储电容器cst的主像素电路pcm可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。作为连接到主像素电路pcm的显示元件的主有机发光二极管oled可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。辅助有机发光二极管oled'可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。包括辅助薄膜晶体管tft'和辅助存储电容器cst'的辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。另外，用于将辅助像素电路pca和辅助有机发光二极管oled'彼此连接的连接线twl可以位于组件区域ca和外围区域dpa处(例如，位于组件区域ca和外围区域dpa中或位于组件区域ca和外围区域dpa上)。
233.连接线twl可以包括第一连接线twl1和第二连接线twl2。第一连接线twl1可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，并且可以连接到辅助像素电路pca。第二连接线twl2可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)，并且可以连接到辅助有机发光二极管oled'。
234.在本实施例中，第二连接线twl2可以与第一连接线twl1位于不同的层处。例如，第一连接线twl1可以位于层间绝缘层115上，并且第二连接线twl2可以位于第一平坦化层
117a上。
235.第一连接线twl1和第二连接线twl2可以经由穿透第一平坦化层117a的接触孔在组件区域ca与外围区域dpa之间的边界处或附近(例如，与边界相邻地)彼此连接。
236.第二连接线twl2可以包括具有高透光率的透明导电氧化物材料，并且第一连接线twl1可以包括具有高导电率的材料。
237.图13是部分地示出根据实施例的显示面板10的剖视图。在图13中，相同的附图标记用于表示与图12的元件、构件或层相同或基本相同的元件、构件或层，因此，可以不重复其冗余描述。
238.参照图13，显示面板10可以包括主显示区域mda、组件区域ca和外围区域dpa。主子像素pm位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，并且组件区域ca包括辅助子像素pa和透射区域ta。包括主薄膜晶体管tft和主存储电容器cst的主像素电路pcm可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。作为连接到主像素电路pcm的显示元件的主有机发光二极管oled可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。辅助有机发光二极管oled'可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。包括辅助薄膜晶体管tft'和辅助存储电容器cst'的辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。另外，用于将辅助像素电路pca和辅助有机发光二极管oled'彼此连接的连接线twl可以位于组件区域ca和外围区域dpa处(例如，位于组件区域ca和外围区域dpa中或位于组件区域ca和外围区域dpa上)。
239.在本实施例中，显示面板10的无机绝缘层il可以具有与透射区域ta对应的孔或凹槽。
240.例如，当第一栅极绝缘层112、第二栅极绝缘层113和层间绝缘层115统称为无机绝缘层il时，无机绝缘层il可以包括对应于透射区域ta的第一孔h1。第一孔h1可以使缓冲层111的上表面的一部分或基底100的上表面的一部分暴露。可以通过使与透射区域ta对应的第一栅极绝缘层112的开口、第二栅极绝缘层113的开口和层间绝缘层115的开口彼此叠置来形成第一孔h1。这些开口可以通过分开的工艺单独地形成，或者可以通过同一工艺并发地(例如，同时地)形成。当这些开口通过分开的工艺形成时，第一孔h1的内表面可能不光滑，并且可能具有诸如阶梯形状的台阶。
241.作为另一示例，无机绝缘层il可以包括凹槽，而不是使缓冲层111暴露的第一孔h1。作为另一示例，无机绝缘层il可以不具有与透射区域ta对应的第一孔h1或凹槽。
242.第一平坦化层117a可以填充在无机绝缘层il的第一孔h1或凹槽中。在一些实施例中，第一平坦化层117a和第二平坦化层117b可以包括具有与基底100和/或缓冲层111的折射率相同或基本相同(或相似)的折射率的透明有机材料。例如，第一平坦化层117a和第二平坦化层117b可以包括具有高透光率的硅氧烷类有机材料。硅氧烷类有机材料的示例可以包括六甲基二硅氧烷、八甲基三硅氧烷、十甲基四硅氧烷、十二甲基五硅氧烷和聚二甲基硅氧烷。
243.去除无机绝缘层il的与透射区域ta对应的部分，并且布置具有与基底100和/或缓冲层111的折射率相似(例如，相同或基本相同)的折射率的平坦化层117，因此，可以减少由于其折射率之间的差异而导致的透光率的损失。
244.图14是部分地示出根据实施例的显示面板10的剖视图。在图14中，相同的附图标记用于表示与图11的元件、构件或层相同或基本相同的元件、构件或层，因此，可以不重复其冗余描述。
245.参照图14，显示面板10可以包括主显示区域mda、组件区域ca和外围区域dpa。主子像素pm位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)，并且组件区域ca包括辅助子像素pa和透射区域ta。包括主薄膜晶体管tft和主存储电容器cst的主像素电路pcm可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。作为连接到主像素电路pcm的显示元件的主有机发光二极管oled可以位于主显示区域mda处(例如，位于主显示区域mda中或位于主显示区域mda上)。辅助有机发光二极管oled'可以位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)。包括辅助薄膜晶体管tft'和辅助存储电容器cst'的辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)。另外，用于将辅助像素电路pca和辅助有机发光二极管oled'彼此连接的连接线twl可以位于组件区域ca和外围区域dpa处(例如，位于组件区域ca和外围区域中或位于组件区域ca和外围区域上)。
246.在本实施例中，一个辅助有机发光二极管oled'可以具有多个发光区域。例如，一个辅助有机发光二极管oled'可以具有两个发光区域，并且两个发光区域可以分别对应于第一辅助子像素pa1和第二辅助子像素pa2。
247.像素限定层119可以包括使第二像素电极121'暴露的第2-1开口op2a以及使第二像素电极部分1212p暴露的第2-2开口op2b，以限定发光区域。
248.第2-1发射层1221b'可以位于第2-1开口op2a中，并且第2-2发射层1222b'可以位于第2-2开口op2b中。第2-1发射层1221b'可以发射与从第2-2发射层1222b'发射的光相同颜色的光。作为另一示例，第2-1发射层1221b'和第2-2发射层1222b'可以发射彼此不同颜色的光。
249.因为第一辅助子像素pa1和第二辅助子像素pa2经由同一辅助像素电路pca驱动，所以第一辅助子像素pa1和第二辅助子像素pa2可以并发地(例如，同时地)发射光。如上所述，因为多个辅助子像素pa1和pa2可以由一个显示元件实现，所以可以改善组件区域的可视性。
250.图15至图17是示出根据一个或更多个实施例的辅助像素电路pca的布置的平面图。
251.参照图15，辅助像素电路pca可以位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)，以与组件区域ca相邻。当n个辅助子像素pa在y方向上布置在组件区域ca处(例如，组件区域ca中或组件区域ca上)时，n个辅助像素电路pca可以在y方向上布置在外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)(其中，n是整数)。在这种情况下，连接线twl可以在y方向上延伸。位于组件区域ca处(例如，位于组件区域ca中或位于组件区域ca上)的连接线twl的数量可以等于或基本等于位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)的辅助像素电路pca的数量。辅助像素电路pca可以位于组件区域ca上方，并且由辅助像素电路pca占据的宽度w'可以与组件区域ca的宽度w相同或基本相同。
252.参照图16，当n个辅助子像素pa在y方向上布置在组件区域ca处(例如，组件区域ca
中或组件区域ca上)时，n/2个辅助像素电路pca可以在y方向上布置在外围区域dpa处(例如，外围区域dpa中或外围区域dpa上)(其中，n是整数)。辅助像素电路pca可以位于组件区域ca和主显示区域mda上方，并且由辅助像素电路pca占据的宽度w'可以大于组件区域ca的宽度w。在这种情况下，可以减少连接线twl之间的干扰。可以通过考虑外围区域dpa的尺寸来不同地设计在y方向上的辅助像素电路pca的数量。
253.参照图17，通过考虑距组件区域ca的距离，位于外围区域dpa处(例如，位于外围区域dpa中或位于外围区域dpa上)的辅助像素电路pca可以以扇形展开。作为另一示例，辅助像素电路pca可以从显示面板10的边缘朝向中心以阶梯形状布置。这可以考虑用于将辅助像素电路pca连接到辅助子像素pa的连接线twl的长度来设计。由于连接线twl的长度一致，因此可以减小组件区域ca处(例如，组件区域ca中或组件区域ca上)的辅助子像素pa之间的图像质量的变化。
254.如上所述，在根据本公开的一个或更多个实施例的显示面板和显示设备中，像素电路可以不布置在组件区域处(例如，组件区域中或组件区域上)，因此，可以确保相对较宽的透射区域，从而改善通过其的透射率。
255.然而，本公开的方面和特征不限于上述效果。
256.尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解的是，在不脱离本公开的精神和范围的情况下，在示例实施例中可以进行各种修改。应该理解的是，除非另有描述，否则每个实施例内的特征或方面的描述通常应该被认为可用于其它实施例中的其它类似特征或方面。因此，如对于本领域普通技术人员将明显的是，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，将理解的是，前述内容是各种示例实施例的说明，并且不将被解释为限于这里公开的具体示例实施例，并且对公开的示例实施例的各种修改以及其它示例实施例意图包括在如所附权利要求及其等同物中限定的本公开的精神和范围内。