半导体结构的制作方法及半导体结构与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的制作方法及半导体结构。


背景技术：

2.动态随机存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
3.随着制程工艺持续演进，dram集成度不断提高，元件横向尺寸不断地微缩，使得电容器具有较高的纵横比，制作工艺愈加困难。具体的，在加工过程中，晶圆边缘区域的非完整晶粒区中的图形在刻蚀过程中会出现塌陷和剥落的风险，造成晶圆污染以及处理晶圆的工艺腔体的污染，降低了产品的良率。


技术实现要素：

4.本发明实施例提供了一种半导体结构的制作方法及半导体结构，以解决半导体结构形成过程中，晶圆边缘容易出现塌陷和剥落的问题。
5.第一方面，本发明实施例提供一种半导体结构的制作方法，包括：提供衬底，所述衬底包括完整晶粒区和非完整晶粒区；在所述衬底上形成叠层，所述叠层包括牺牲层和支撑层；在所述叠层上形成第一光刻胶层；对所述第一光刻胶层曝光，显影后去除所述非完整晶粒区的所述第一光刻胶层；以所述完整晶粒区的所述第一光刻胶层为掩膜对所述叠层进行刻蚀。
6.可选地，还包括：在所述叠层上形成第一掩膜层，所述第一光刻胶层位于所述第一掩膜层上；以所述完整晶粒区的所述第一光刻胶层为掩膜对所述第一掩膜层进行刻蚀；以所述第一掩膜层为掩膜对所述叠层进行刻蚀。
7.可选地,所述第一掩膜层包括多层膜结构。
8.可选地,所述第一光刻胶层为正性光刻胶层。
9.可选地，采用步进曝光方式对所述非完整晶粒区的所述第一光刻胶层进行曝光。
10.可选地，所述步进曝光方式无需使用光掩膜版，所述步进曝光方式的光斑至少能够覆盖单个完整晶粒。
11.可选地，所述步进曝光方式的光斑面积小于单个曝光单元的面积。
12.可选地，所述步进曝光方式的光斑刚好完全覆盖单个完整晶粒。
13.可选地，所述对所述第一光刻胶层曝光，包括：对所述完整晶粒区的所述第一光刻胶层进行曝光，通过显影在所述完整晶粒区的所述第一光刻胶层上形成第一图案；对所述非完整晶粒区的所述第一光刻胶层进行曝光，通过显影去除所述非完整晶粒区的所述第一
光刻胶层。
14.可选地，所述对所述非完整晶粒区的所述第一光刻胶层进行曝光先于所述对所述完整晶粒区的所述第一光刻胶层进行曝光。
15.可选地，利用光掩膜版对所述完整晶粒区的所述第一光刻胶层进行曝光；对所述非完整晶粒区的所述第一光刻胶层进行曝光无需使用光掩膜版。
16.可选地，通过浸没式光刻机或极紫外光刻机对所述完整晶粒区的所述第一光刻胶层进行曝光；通过i-line光刻机或krf光刻机对所述非完整晶粒区的所述第一光刻胶层进行曝光。
17.可选地，还包括：通过刻蚀将所述完整晶粒区的所述第一图案转移到所述第一掩膜层以及去除所述非完整晶粒区的所述第一掩膜层。
18.可选地，在具有所述第一图案的所述第一掩膜层上形成第二光刻胶层；对所述第二光刻胶层进行曝光，通过显影在所述完整晶粒区的所述第二光刻胶层上形成第二图案以及去除所述非完整晶粒区的所述第二光刻胶层。
19.可选地，所述第一图案为沿第一方向延伸的线性图案；所述第二图案为沿第二方向延伸的线性图案；所述第一方向和所述第二方向不平行。
20.可选地，还包括：以所述第一图案和所述第二图案为掩膜刻蚀所述叠层，在所述叠层中形成电容孔；在所述电容孔的底部和侧壁形成下电极。
21.可选地，所述在所述电容孔的底部和侧壁形成下电极之后，还包括：在形成电容孔的所述叠层上形成第三光刻胶层；在所述第三光刻胶层上形成第三图案；所述第三图案至少与所述电容孔侧壁的所述下电极相交。
22.可选地，所述第一光刻胶层为负性光刻胶层，对所述完整晶粒区的所述第一光刻胶层进行曝光，显影去除所述非完整晶粒区的所述第一光刻胶层。
23.可选地，所述对所述完整晶粒区的所述第一光刻胶层进行曝光，包括：利用光掩膜版对所述第一光刻胶层进行曝光，显影后在所述第一光刻胶层上形成光刻图案。
24.可选的，在所述第一光刻胶层形成第一图案和/或所述在所述第二光刻胶层上形成第二图案之后，还包括利用sadp或saqp工艺将所述第一图案和/或所述第二图案进行间距缩小的步骤。
25.第二方面，本发明实施例提供一种半导体结构，由第一方面所述的半导体结构的制作方法形成。
26.本发明实施例提供一种半导体结构的制作方法，对第一光刻胶层进行曝光、显影，去除非完整晶粒区的第一光刻胶层，保留完整晶粒区内的第一光刻胶层。非完整晶粒区内的第一光刻胶层被去除，从而不会在非完整晶粒区的第一光刻胶层上形成图案化图形。在对衬底上叠层进行刻蚀时，在完整晶粒区，可以将图案转移到叠层上；在非完整晶粒区，无图案化的第一光刻胶层，非完整晶粒区的叠层不会形成图案化图形，从而解决了半导体结构形成过程中，晶圆边缘容易出现塌陷和剥落的问题。
附图说明
27.图1为本发明实施例提供的一种晶圆的示意图；
28.图2为图1中完整晶粒d1和非完整晶粒d2的局部放大结构示意图；
29.图3为本发明实施例提供的一种半导体结构的制作方法流程图；
30.图4为本发明实施例提供的另一种半导体结构的制作方法流程图；
31.图5-图18为本发明实施例提供的一种半导体结构制作过程示意图。
具体实施方式
32.下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
33.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
34.图1为本发明实施例提供的一种晶圆的示意图，图2为图1中完整晶粒d1和非完整晶粒d2的局部放大结构示意图，参考图1和图2，利用多个曝光单元s1组成的曝光图对晶圆曝光形成完整晶粒区a1和非完整晶粒区a2，单个曝光单元s1即为利用光掩膜版进行单次曝光的区域。单个曝光单元s1可以包括多个晶粒，作为示例，如图1所示，单个曝光单元s1包括4行和3列排布的12个晶粒。
35.晶圆包括完整晶粒区a1和非完整晶粒区a2。完整晶粒区a1由晶圆内部的完整晶粒d1组成；非完整晶粒区a2由晶圆周边的非完整晶粒d2组成；非完整晶粒区a2位于完整晶粒区a1的周边。完整晶粒d1为全部区域位于晶圆上的晶粒；非完整晶粒d2为部分区域位于晶圆上的晶粒。完整晶粒d1包括器件区b1和外围区域b2，外围区域b2围绕器件区b1。非完整晶粒d2也包括器件区b1和外围区域b2，外围区域b2围绕器件区b1。
36.图3为本发明实施例提供的一种半导体结构的制作方法流程图，图5-图18为本发明实施例提供的一种半导体结构制作过程示意图。参考图3以及图5-图18，半导体结构的制作方法包括如下步骤：
37.s101、提供衬底10，衬底10包括完整晶粒区a1和非完整晶粒区a2。
38.衬底10的材质可以为单晶硅、多晶硅、无定型硅、硅锗化合物或者绝缘体上硅(soi)等。衬底10也可以为形成有半导体结构的晶圆，如晶圆上形成有半导体器件，或者存储阵列和外围电路的有源区等。非完整晶粒区a2位于完整晶粒区a1的周边，非完整晶粒区a2可以包围完整晶粒区a1一周。
39.s102、在衬底10上形成叠层，叠层包括牺牲层和支撑层。
40.本步骤中，在衬底10上形成交替层叠的牺牲层和支撑层。示例性地，叠层包括沿远离衬底10方向的第一支撑层21、第一牺牲层31、第二支撑层22、第二牺牲层32和第三支撑层23。在其他实施方式中，叠层还可以包括其他数量的牺牲层和其他数量的支撑层，本发明实施例对此不作限制。
41.s103、在叠层上形成第一光刻胶层pr1。
42.本步骤中，覆盖完整晶粒区a1和非完整晶粒区a2的叠层上形成第一光刻胶层pr1。
43.s104、对第一光刻胶层pr1曝光，显影后去除非完整晶粒区a2的第一光刻胶层pr1。
44.本步骤中，对第一光刻胶层pr1曝光，显影后去除非完整晶粒区a2的第一光刻胶层pr1，并保留完整晶粒区a1的第一光刻胶层pr1，从而不会在非完整晶粒区a2的第一光刻胶
层pr1上形成图案化图形。示例性地，可以采用部分曝光的方式对第一光刻胶层pr1曝光，显影后去除非完整晶粒区a2的第一光刻胶层pr1。在一些可行的实施方式中，部分曝光例如可以通过步进曝光的方式实现。步进曝光的方式将在后续做进一步地介绍。
45.本步骤中，采用部分曝光的方式对第一光刻胶层pr1曝光，例如，仅对完整晶粒区a1内的第一光刻胶层pr1曝光，或者，仅对非完整晶粒区a2内的第一光刻胶层pr1曝光。而不是同时对完整晶粒区a1和非完整晶粒区a2内的第一光刻胶层pr1曝光，从而在显影后，可以去除非完整晶粒区a2的第一光刻胶层pr1，并保留完整晶粒区a1内的第一光刻胶层pr1。
46.s105、以完整晶粒区a1的第一光刻胶层pr1为掩膜对叠层进行刻蚀。
47.本发明实施例提供一种半导体结构的制作方法，通过对第一光刻胶层pr1进行曝光、显影，去除非完整晶粒区a2的第一光刻胶层pr1，保留完整晶粒区a1内的第一光刻胶层pr1。从而不会在非完整晶粒区a2的第一光刻胶层pr1上形成图案化图形。在对衬底10上叠层进行刻蚀时，非完整晶粒区a2的叠层不被刻蚀图案化，从而解决了半导体结构形成过程中，晶圆边缘容易出现塌陷和剥落的问题。
48.可选地，参考图5-图18，半导体结构的制作方法还包括如下步骤：
49.步骤一、在叠层上形成第一掩膜层，第一光刻胶层pr1位于第一掩膜层上。
50.本步骤中，在完整晶粒区a1的叠层上形成第一掩膜层，在非完整晶粒区a2的叠层上形成第一掩膜层。
51.可选的，第一掩膜层包括多层膜结构。示例性的，第一掩膜层可以包括下掩膜层40和上掩膜层51，下掩膜层40和上掩膜层51可以为半导体制作工艺中常用的组合层，例如，无定形碳层和氮氧化硅层，氧化硅和氮化硅层等。在其他示例中，第一掩膜层可以包括两层以上的多层膜结构，例如，在上掩膜层51上还包括阻挡层(例如包括第一阻挡层)和心轴层(例如包括第一心轴层)，所述心轴层用于形成sadp工艺中的心轴。所述多层膜结构可根据实际工艺需求设置，此处不做限定。
52.步骤二、以完整晶粒区a1的第一光刻胶层pr1为掩膜对第一掩膜层进行刻蚀。
53.本步骤中，由于去除非完整晶粒区a2的第一光刻胶层pr1，在非完整晶粒区a2，不存在第一光刻胶层pr1，第一掩膜层不会被图案化。
54.步骤三、以第一掩膜层为掩膜对叠层进行刻蚀。
55.本发明实施例中，在叠层上还可以形成第一掩膜层，在第一掩膜层上形成第一光刻胶层pr1，以完整晶粒区a1的第一光刻胶层pr1为掩膜对叠层进行刻蚀时，可以先执行本发明实施例中的步骤二，再执行本发明实施例中的步骤三。
56.可选的，第一光刻胶层pr1为正性光刻胶层，对非完整晶粒区a2的第一光刻胶层pr1进行曝光显影，去除非完整晶粒区a2的第一光刻胶层pr1，保留完整晶粒区a1的第一光刻胶层pr1。具体的，第一光刻胶层pr1为正性光刻胶层时，可采用步进曝光方式对非完整晶粒区a2的第一光刻胶层pr1进行曝光，由于非完整晶粒区a2仅位于晶圆的外周部，面积较少，因此，采用步进曝光方式对非完整晶粒区a2的第一光刻胶层pr1进行曝光可以节约曝光时间，降低生产成本。在后续显影时，保留非曝光的完整晶粒区a1上的第一光刻胶层pr1，去除曝光的非完整晶粒区a2上的第一光刻胶层pr1。
57.可选的，所述步进曝光方式无需使用光掩膜版，所述步进曝光方式的光斑至少能够覆盖单个完整晶粒。由于需要去除非完整晶粒区a2的第一光刻胶层pr1，因此可以采用无
掩膜的曝光方式，使用能够覆盖单个完整晶粒面积的光斑s2进行曝光，既能保证曝光效果又能有效降低成本。
58.可选的，所述步进曝光方式的光斑s2面积小于单个曝光单元s1的面积。
59.优选的，所述步进曝光方式的光斑s2刚好完全覆盖单个完整晶粒的面积。以此减少光源面积，降低光源功耗，节约生产成本。
60.可选的，第一光刻胶层pr1为正性光刻胶层，对第一光刻胶层pr1曝光，包括：对完整晶粒区a1的第一光刻胶层pr1进行曝光，通过显影在完整晶粒区a1的第一光刻胶层pr1上形成第一图案；对非完整晶粒区a2的第一光刻胶层pr1进行曝光，通过显影去除非完整晶粒区a2的第一光刻胶层pr1。作为示例，利用光掩膜版对完整晶粒区a1的第一光刻胶层pr1进行曝光，所述光掩模版上有第一图案；对非完整晶粒区a2的第一光刻胶层pr1进行曝光无需使用光掩膜版。显影后在完整晶粒区a1的第一光刻胶层pr1上形成第一图案；非完整晶粒区a2的第一光刻胶层pr1由于采用了无光掩膜版的全曝光，显影后非完整晶粒区a2的第一光刻胶层pr1会被全部去除。
61.优选的，对非完整晶粒区a2的第一光刻胶层pr1进行曝光先于对完整晶粒区a1的第一光刻胶层pr1进行曝光。具体的，先对非完整晶粒区a2的第一光刻胶层pr1进行无光掩膜版的全曝光；然后利用光掩膜版对完整晶粒区a1的第一光刻胶层pr1进行曝光，将光掩膜版上的第一图案转移至完整晶粒区a1的第一光刻胶层pr1上，最后利用显影工艺在完整晶粒区a1的第一光刻胶层pr1上形成第一图案，同时去除非完整晶粒区a2的第一光刻将层pr1。由于去除非完整晶粒区a2的第一光刻胶层pr1需要的曝光量较大，为避免较大曝光量的散射光对完整晶粒区a1的影响，需要提前进行非完整晶粒区a2的第一光刻将层pr1的曝光。
62.可选地，通过浸没式光刻机或极紫外光刻机对完整晶粒区a1的第一光刻胶层pr1进行曝光；通过i-line光刻机或krf光刻机对非完整晶粒区a2的第一光刻胶层pr1进行曝光。由于完整晶粒区a1的第一光刻胶层pr1需要形成精细的第一图案，故采用分辨率高的浸没式光刻机或极紫外光刻机进行曝光；而非完整晶粒区a2并不形成图案，采用i-line光刻机或krf光刻机对非完整晶粒区a2的第一光刻胶层pr1进行曝光可以节约工艺成本。
63.可选地，还包括，通过刻蚀将完整晶粒区a1的第一图案转移到第一掩膜层以及去除非完整晶粒区a2的第一掩膜层。
64.可选地，在第一光刻胶层pr1形成第一图案之后，还包括：利用sadp或saqp工艺将所述第一图案进行间距缩小的步骤。具体地，所述第一掩膜层包括下掩膜层、上掩膜层、第一阻挡层和第一心轴层，利用刻蚀工艺将第一图案转移到所述第一心轴层中，在所述第一心轴层的第一图案上共性的形成第一侧壁层，利用刻蚀工艺去除所述第一图案之间以及所述第一图案顶部的所述第一侧壁层，保留所述第一图案侧壁的所述第一侧壁层。
65.可选地，第一光刻胶层pr1为负性光刻胶层，对完整晶粒区a1的第一光刻胶层pr1进行曝光，显影去除非完整晶粒区a2的第一光刻胶层pr1。本发明实施例中，第一光刻胶层pr1为负性光刻胶层，利用光掩膜版对完整晶粒区a1的第一光刻胶层pr1进行曝光，不对非完整晶粒区a2的第一光刻胶层pr1进行曝光，在后续显影时，可以在完整晶粒区a1的第一光刻胶层pr1形成需要的光刻图案；非完整晶粒区a2上的第一光刻胶层pr1由于没有被曝光可以被显影去掉。从而相对于使用正性光刻胶层而言，将两次曝光过程合并缩减为一次曝光
过程，简化了工艺制程。
66.图4为本发明实施例提供的另一种半导体结构的制作方法流程图，图5-图18为本发明实施例提供的一种半导体结构制作过程示意图。参考图4以及图5-图18，半导体结构的制作方法包括如下步骤：
67.s201、提供衬底10，衬底10包括完整晶粒区a1和非完整晶粒区a2。
68.s202、在衬底10上形成叠层，叠层包括牺牲层和支撑层。
69.s203、在叠层上形成第一光刻胶层pr1。
70.s204、对第一光刻胶层pr1曝光，显影后去除非完整晶粒区a2的第一光刻胶层pr1。
71.s205、以完整晶粒区a1的第一光刻胶层pr1为掩膜对叠层进行刻蚀。
72.s206、在具有第一图案的第一掩膜层上形成第二光刻胶层pr2。
73.本步骤中，覆盖完整晶粒区a1和非完整晶粒区a2的第一掩膜层上形成第二光刻胶层pr2。
74.s207、对完整晶粒区a1的第二光刻胶层pr2进行曝光，通过显影在完整晶粒区a1的第二光刻胶层pr2上形成第二图案。
75.本步骤中，第二光刻胶层pr2为正性光刻胶层，对完整晶粒区a1的第二光刻胶层pr2进行曝光显影，在完整晶粒区a1的第二光刻胶层pr2上形成第二图案。具体的，可利用有第二图案的光掩膜版对完整晶粒区a1的第二光刻胶层pr2曝光，显影后可在完整晶粒区a1的第二光刻胶层pr2上形成第二图案。
76.在其他实施例中，第二光刻胶层pr2为负性光刻胶层，当第二光刻胶层pr2为负性光刻胶层，后续s208步骤可省略，显影后还去除非完整晶粒区a2的第二光刻胶层pr2。
77.s208、对非完整晶粒区a2的第二光刻胶层pr2进行曝光，显影后去除非完整晶粒区a2的第二光刻胶层pr2。
78.本步骤中，去除非完整晶粒区a2的第二光刻胶层pr2，保留完整晶粒区a1的第二光刻胶层pr2。具体的，第二光刻胶层pr2为正性光刻胶层时，可采用步进曝光方式对非完整晶粒区a2的第二光刻胶层pr2进行曝光，由于非完整晶粒区a2仅位于晶圆的外周部，面积较少，因此，采用步进曝光方式对非完整晶粒区a2的第二光刻胶层pr2进行曝光可以节约曝光时间，降低生产成本。在后续显影时，保留非曝光的完整晶粒区a1上的第二光刻胶层pr2，去除曝光的非完整晶粒区a2上的第二光刻胶层pr2。
79.在其他实施方式中，步骤s208先于步骤s207，即先对非完整晶粒区a2的第二光刻胶层pr2进行曝光，显影后去除非完整晶粒区a2的第二光刻胶层pr2，再对完整晶粒区a1的第二光刻胶层pr2进行曝光，通过显影在完整晶粒区a1的第二光刻胶层pr2上形成第二图案；或者先对非完整晶粒区a2的第二光刻胶层pr2进行曝光，再对完整晶粒区a1的第二光刻胶层pr2进行曝光，通过显影去除非完整晶粒区a2的第二光刻胶层pr2以及同时在完整晶粒区a1的第二光刻胶层pr2上形成第二图案。
80.可选地，第一图案为沿第一方向延伸的线性图案(图中未示出)，第二图案为沿第二方向延伸的线性图案(图中未示出)。第一方向和第二方向不平行。也就是说，第一方向与第二方向交叉。本发明实施例中，第一图案与第二图案交叉出的区域为需要刻蚀出电容孔的区域，第一图案和第二图案的设置以利于后续工艺中形成较小的电容孔。
81.可选地，在第二光刻胶层pr2形成第二图案之后，还包括：利用sadp或saqp工艺将
所述第二图案进行间距缩小的步骤。具体地，在形成有第一图案的第一掩膜层上形成第二掩膜层，所述第二掩膜层包括第二阻挡层和第二心轴层，在所述第二掩膜层上形成具有第二图案的第二光刻胶层pr2，利用刻蚀工艺将第二图案转移到所述第二心轴层中，在所述第二心轴层中的第二图案上共性的形成第二侧壁层，利用刻蚀工艺去除所述第二图案之间以及所述第二图案顶部的所述第二侧壁层，保留所述第二图案侧壁的所述第二侧壁层。
82.可选地，参考图5-图18，在步骤s206之前，半导体结构的制作方法还包括：在具有第一图案的第一掩膜层上形成第二掩膜层52。本步骤中，在完整晶粒区a1的第一掩膜层上形成第二掩膜层52，在非完整晶粒区a2的第一掩膜层上形成第二掩膜层52。
83.可选地，参考图5-图18，在步骤s207以及步骤s208之后，半导体结构的制作方法还可以包括如下步骤：
84.步骤一、以第一图案和第二图案为掩膜刻蚀叠层，在叠层中形成电容孔。
85.步骤二、在电容孔的底部和侧壁形成下电极60。
86.本步骤中，在电容孔中形成一层金属层，可以通过平坦化或刻蚀工艺去除电容孔之上的金属层部分，保留在电容孔中的金属层部分形成了下电极60。平坦化工艺例如可以为化学机械研磨工艺(cmp)等。
87.可选地，参考图5-图18，在电容孔的底部和侧壁形成下电极60之后，半导体结构的制作方法还可以包括如下步骤：
88.步骤一、在形成电容孔的叠层上形成第三光刻胶层pr3。
89.在本步骤之前，可以先在叠层中形成电容孔。进一步地，在本步骤之前，还可以在电容孔中形成下电极60。
90.本步骤中，覆盖完整晶粒区a1和非完整晶粒区a2形成第三光刻胶层pr3。第三光刻胶层pr3可以为正性光刻胶层或者负性光刻胶层。
91.步骤二、在第三光刻胶层pr3上形成第三图案。
92.其中，第三图案至少与电容孔侧壁的下电极60相交。示例性地，第三光刻胶层pr3在完整晶粒区a1的器件区b1具有阵列分布的开口图案，开口图案与电容孔的侧壁相交。具体的，在垂直所述衬底10的方向上，所述开口图案与所述电容孔的投影相交。由于开口图案与电容孔的侧壁相交，因此本步骤中，开口图案暴露出的下电极60和支撑层可以被部分刻蚀掉，从而形成暴露出牺牲层的开口，以在后续工艺通过湿法刻蚀的方式去除至少一个牺牲层。
93.可选地，参考图17，非完整晶粒区a2的第三光刻胶层pr3上不存在第三图案。也就是说，非完整晶粒区a2的第三光刻胶层pr3未图形化，从而，在以第三光刻胶层pr3为掩膜进行刻蚀时，非完整晶粒区a2的第三光刻胶层pr3保护了非完整晶粒区a2的器件，不会造成非完整晶粒区a2的图形化。
94.本发明实施例还提供一种半导体结构，该半导体结构由本发明提供的半导体结构的制作方法形成。本发明实施例中，半导体结构由本发明提供的半导体结构的制作方法形成，半导体结构的制作方法包括上述实施例中的半导体结构的制作方法，从而解决了半导体结构形成过程中，晶圆边缘容易出现塌陷和剥落的问题。
95.示例性地，参考图18，半导体结构包括衬底10、交替层叠的牺牲层和支撑层以及下电极60。衬底10包括完整晶粒区a1和位于完整晶粒区a1周边的非完整晶粒区a2。交替层叠
的牺牲层和支撑层位于衬底10上。非完整晶粒区a2中，外围区域b2的膜层数量大于器件区b1的膜层数量。
96.示例性地，参考图18，交替层叠的牺牲层和支撑层包括沿远离衬底10方向的第一支撑层21、第一牺牲层31、第二支撑层22、第二牺牲层32和第三支撑层23。第一支撑层21、第一牺牲层31以及第二支撑层22位于完整晶粒区a1和非完整晶粒区a2的外围区域b2中，非完整晶粒区a2的器件区b1不包括第一支撑层21、第一牺牲层31以及第二支撑层22等膜层。非完整晶粒区a2的器件区b1包括衬底10。
97.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。