利用卤化物化学品的光致抗蚀剂显影的制作方法

利用卤化物化学品的光致抗蚀剂显影
通过引用并入
1.pct申请表作为本技术的一部分与本说明书同时提交。如在同时提交的pct申请表中所标识的本技术要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。


背景技术：

2.诸如集成电路的类的半导体设备的加工是涉及光刻术的多步骤处理。一般来说，该处理包括在晶片上沉积材料、以及经由光刻技术对该材料图案化，以形成半导体设备的结构特征(例如，晶体管和电路系统)。在本领域中公知的典型光刻处理的步骤包括：准备衬底；例如通过旋转涂布以施加光致抗蚀剂；将该光致抗蚀剂暴露于所期望的图案的光线，使得该光致抗蚀剂的经暴露区域变得更加溶于或更加不溶于显影剂溶液中；通过施加显影剂溶液进行显影，以移除光致抗蚀剂的经暴露区域、或者未暴露区域；以及后续处理，例如通过蚀刻或材料沉积以在光致抗蚀剂所移除的衬底区域上创造特征。
3.半导体设计的演进形成在半导体衬底材料上创造越来越小的特征的需求，并由在半导体衬底材料上创造越来越小的特征的能力驱使半导体设计的演进。在“摩尔定律”中，这种技术进程的特征在于每两年使密集集成电路中的晶体管密度加倍。确实，芯片设计及制造已有进展，使得先进微处理器可在单一芯片上包含数十亿个晶体管和其他电路特征。在这种芯片上的独立特征可为22纳米(nm)或更小的数量级，在一些情况下系小于10nm。
4.在制造具有这种微小特征的设备中的一个挑战在于：能够可靠地且可再现地创造具有足够分辨率的光刻掩模的能力。当前的光刻处理通常使用193nm的紫外(uv)光以使光致抗蚀剂暴露。光的波长明显大于待在半导体衬底上制造的期望特征尺寸的事实造成了内在的问题。要实现特征尺寸小于光的波长需要使用复杂的分辨率增强技术，例如多重图案化。因此，对于研发使用较短波长的光(例如极紫外(euv)辐射，其具有10nm至15nm的波长(例如13.5nm))的光刻技术存在着重大关注与研究的努力。
5.然而，euv光刻处理可能存在挑战，包括在图案化期间的低功率输出与光损失。当在euv光刻术中使用传统的有机化学放大抗蚀剂(car)(类似于在193nm uv光刻术中使用的那些)时会具有潜在的缺点，特别是因为它们在euv区域中具有低吸收系数，且光活化性化学物质的扩散可能会造成模糊、以及线边缘粗糙。此外，为了提供将下伏设备层图案化所需的蚀刻抗性，在传统car材料中经图案化的微小特征可能会冒着图案崩塌的风险而形成高深宽比。因此，仍然存在着对改善euv光致抗蚀剂材料的需求，所述改善euv光致抗蚀剂材料具有例如较低厚度、较高吸收率、以及较高蚀刻抗性之类的性质。
6.这里提供的背景描述是为了总体呈现本技术的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本技术的现有技术。


技术实现要素：

7.光致抗蚀剂的显影对于例如用于在高分辨率图案化的背景下形成图案化掩模会是实用的。使用某些显影化学品，显影可选择性移除抗蚀剂的经暴露、或未经暴露的部分。显影化学品可包括卤化物，例如卤化氢、或氢与卤化物气体的混合物。在一些实施方案中，显影为干式显影。在一些实施方案中，该抗蚀剂为经光图案化的含金属euv抗蚀剂。在一些实施方案中，干式显影处理为无等离子体的热处理。
8.在本文中所公开的是处理半导体衬底的方法与系统。半导体衬底的处理方法包括在处理室中，在半导体衬底的衬底层上提供经光图案化的含金属抗蚀剂；以及通过以下方式将该经光图案化的含金属抗蚀剂进行显影：通过将抗蚀剂暴露于包括卤化物的显影化学品而选择性地移除该抗蚀剂的一部分，以形成抗蚀剂掩模。
9.在一些实现方案中，该经光图案化的含金属抗蚀剂是经光图案化的含金属euv抗蚀剂。在一些实现方案中，将该经光图案化的含金属euv抗蚀剂显影包括利用该显影化学品将该euv抗蚀剂的未euv暴露部分相对于经euv暴露部分进行选择性地移除，以形成该抗蚀剂掩模。在一些实现方案中，该显影化学品包括卤化氢、氢气与卤素气体、有机卤化物、酰基卤化物、羰基卤化物、亚硫酰基卤化物、或其混合物。在一些实现方案中，该显影化学品包括氟化氢、氯化氢、溴化氢、或碘化氢。在一些实现方案中，通过暴露于该显影化学品以将该经光图案化的含金属抗蚀剂显影包括通过暴露于干式显影化学品以将该经光图案化的含金属抗蚀剂进行干式显影。在一些实现方案中，将该经光图案化的含金属抗蚀剂进行干式显影包括将包括该卤化物的自由基的远程等离子体施加至该抗蚀剂。在一些实现方案中，将该经光图案化的含金属抗蚀剂进行干式显影是在介于-60℃与120℃之间的温度下、介于0.1mtorr与500torr之间或介于约0.5torr与约760torr之间的室压强下、介于100sccm与2000sccm之间的该卤化物的气体流率下进行，该抗蚀剂掩模的蚀刻选择性至少部分基于该温度、该室压强、该气体流率、或其组合而能够调整。在一些实现方案中，该温度介于-20℃与20℃之间。在一些实现方案中，该经光图案化的含金属抗蚀剂包括元素，该元素选自于由：锡、铪、碲、铋、铟、锑、碘、及锗所构成的群组。在一些实现方案中，该方法还包括：在将该经光图案化的含金属抗蚀剂显影之后，将该经光图案化的含金属抗蚀剂暴露于惰性气体等离子体。在一些实现方案中，该方法还包括：在该半导体衬底上沉积含金属euv抗蚀剂膜；以及在提供该经光图案化的含金属抗蚀剂之前，在不移除该衬底层的情况下将该含金属euv抗蚀剂膜从该半导体衬底进行非选择性移除。
10.在本文中所公开的是将抗蚀剂显影的装置。该装置包括具有衬底支撑件的处理室；耦合至该处理室的真空管线；以及耦合至该处理室的显影化学品管线。该装置还包括控制器，其被配置有用于处理半导体衬底的指令，所述指令包括代码，以用于：在处理室中，在该半导体衬底的衬底层上提供经光图案化的含金属抗蚀剂；以及通过以下方式将该经光图案化的含金属抗蚀剂进行显影：通过将该抗蚀剂暴露于包括卤化物的显影化学品而选择性地移除该抗蚀剂的一部分，以形成抗蚀剂掩模。
11.在一些实现方案中，该经光图案化的含金属抗蚀剂是经光图案化的含金属euv抗蚀剂，且其中该控制器包括代码以用于利用该显影化学品将该euv抗蚀剂的未euv暴露部分相对于经euv暴露部分进行选择性地移除而形成该抗蚀剂掩模，其中该控制器被配置有指令。所述指令包括用于将该经光图案化的含金属euv抗蚀剂显影的代码。在一些实现方案
中，该装置还包括耦合至该衬底支撑件的一或多个加热器，其中该一或多个加热器包括多个可独立控制的温度控制区域。在一些实现方案中，该处理室的内部涂覆有腐蚀抑制剂。在一些实现方案中，该装置还包括耦合至该处理室的冷凝阱，其中该冷凝阱被配置成将水从该处理室移除。在一些实现方案中，该装置还包括耦合至该处理室的uv灯或ir灯，其中该uv灯或ir灯被配置成将该经光图案化的含金属抗蚀剂固化、或者将过量卤化物从该处理室移除。
12.在本文中所公开的是半导体衬底的处理方法。该方法包括在处理室中，在半导体衬底的衬底层上提供经干式沉积的经光图案化的金属氧化物euv抗蚀剂；以及将该经光图案化的金属氧化物euv抗蚀剂通过以下方式进行干式显影：通过将该euv抗蚀剂暴露于包括卤化氢的干式显影化学品而选择性地移除该euv抗蚀剂的未euv暴露部分，以由经euv暴露部分形成抗蚀剂硬掩模。
13.在一些实现方案中，干式显影是在无等离子体的热处理中进行，其中暴露于该干式显影化学品是在介于约-20℃与约20℃之间的温度下进行。在一些实现方案中，该经光图案化的金属氧化物euv抗蚀剂包括有机锡氧化物。
14.所公开的实施方案的这些及其他特征将参照相关附图而在下文详细描述。
附图说明
15.图1根据一些实施方案而呈现用于将光致抗蚀剂进行沉积与显影的示例性方法的流程图。
16.图2a-2c根据一些实施方案而显示干式显影的各种处理阶段的横截面示意图。
17.图3根据一些实施方案所示出的示例性干式显影机制，以用于溴化氢(hbr)与euv抗蚀剂的经暴露与未暴露部分的化学反应。
18.图4a根据一些实施方案而显示在不施加惰性气体等离子体的情况下进行干式显影的横截面示意图。
19.图4b根据一些实施方案而显示在将惰性气体等离子体循环以去残渣的情况下进行干式显影的横截面示意图。
20.图5显示一图表，该图表比较在干式显影期间使用氦等离子体的euv光致抗蚀剂的经暴露与未暴露部分之间的蚀刻速率。
21.图6a与6b显示了就线路崩塌而言将湿式显影与干式显影进行比较的扫描式电子显微镜(sem)图像。
22.图7a与7b显示了就控制粗糙度和关键尺寸(cd)而言将湿式显影与干式显影进行比较的sem图像。
23.图8显示了就在硬掩模开口后的残渣而言将湿式显影与干式显影进行比较的sem图像。
24.图9a与9b显示了多个图表，这些图表示出了在不同压强和温度的情况下，第二暴露后烘烤操作对于干式显影的选择性所造成的影响。
25.图10显示了多个sem图像，这些sem图像示出了压强对于euv抗蚀剂轮廓的影响。
26.图11a与11b显示了在不同线路/间隔的节距与不同厚度下的euv抗蚀剂的sem图像。
27.图12根据一些实施方案描绘了用于维持低压环境的示例性处理站的示意图，该处理站适合用于执行显影、清洗、再加工、去残渣与平滑化操作。
28.图13绘示出示例性多站处理工具的示意图，该多站处理工具适合实施本文所述的显影、清洗、再加工、去残渣与平滑化操作。
29.图14显示了示例性的感应耦合式等离子体装置的横截面示意图，其用于实施本文所述的某些实施方案及操作。
30.图15描绘了半导体处理群集工具架构，该半导体处理群集工具架构具有与真空转移模块对接的真空集成沉积和图案化模块，其适合用于实施本文所述的处理。
具体实施方式
31.本公开总体上涉及半导体处理的领域。在特定方面中，本公开针对使用卤化物化学品以将光致抗蚀剂(例如，含euv-敏感性金属和/或金属氧化物的光致抗蚀剂)显影的处理及装置，以例如在euv图案化的背景下形成图案化掩模。
32.在本文中详细地参照本公开的特定实施方案。这些特定实施方案的示例在附图中说明。虽然将结合这些特定实施方案来描述本公开，但应理解的是，这并非意在使本公开受限于这些特定实施方案。相反，其意指可涵盖可包括在本公开的精神和范围内的变更、修正和等同方案。在下列叙述中，许多具体细节被阐述以提供对本公开的透彻理解。本公开可在不具有这些具体细节中的一些或全部的情况下实施。在其他情况下，并未详细描述公知的处理操作以免不必要地模糊本公开。引言
33.在半导体处理中，薄膜的图案化经常是半导体加工中的重要步骤。图案化涉及光刻术。在常规的光刻术(例如，193nm光刻术)中，通过以下方式印出图案：将光子从光子源发射至掩模上并将图案印在感光光致抗蚀剂上，从而在该光致抗蚀剂中产生化学反应，其使得在显影后移除光致抗蚀剂的某些部分以形成图案。
34.先进技术节点(如国际半导体技术发展蓝图(international technology roadmap for semiconductors)所定义的)包括22nm、16nm和更低节点。举例来说，在16nm节点中，镶嵌结构中的典型通孔或线路的宽度通常不大于约30nm。将先进半导体集成电路(ic)及其他设备上的特征进行缩放驱使光刻术改善分辨率。
35.比起常规的光刻方法所能实现的，极紫外(euv)光刻术可通过移动至较小的成像源波长来扩展光刻技术。可将位于约10-20nm、或11-14nm波长(例如，13.5nm波长)的euv光源使用于前缘光刻工具，其也称为扫描器。euv的辐射会被各种固体和流体材料(包括石英和水蒸气)强烈吸收，因此在真空中操作。
36.euv光刻术使用经图案化的euv抗蚀剂，以形成在蚀刻下伏层中所使用的掩模。euv抗蚀剂可以是通过基于液体的旋涂技术所制造的基于聚合物的化学放大抗蚀剂(car)。car的替代品是可直接光图案化的含金属氧化物膜，例如可从inpria,corvallis,or得到的那些；以及例如在美国专利申请us 2017/0102612、us 2016/021660和us 2016/0116839中描述的那些，至少它们对于可光图案化的含金属氧化物膜的公开内容通过引用并入本文中。这种膜可通过旋涂技术或干式气相沉积进行制造。含金属氧化物膜可通过在真空环境中的euv暴露而直接进行图案化(即，不使用单独的光致抗蚀剂)，以提供次30nm(sub-30nm)的图
案化分辨率，例如在2018年6月12日授权的且标题为“euv photopatterning of vapor-deposited metal oxide-containing hardmasks”的美国专利9,996,004中，和/或2019年5月9日所申请的且名称为“methods for making euv patternable hard masks”的申请pct/us19/31618中所描述的那些，其公开内容(其至少涉及可直接光图案化的金属氧化物膜的组成、沉积与图案化以形成euv光致抗蚀剂掩模)通过引用并入本文中。一般而言，图案化涉及利用euv辐射来使euv抗蚀剂暴露以在抗蚀剂中形成光学图案，随后进行显影以根据该光学图案而移除光致抗蚀剂的一部分，以形成掩模。
37.还应理解，虽然本公开涉及以euv光刻术作为示例的光刻图案化技术及材料，然而其也可应用于其他的下一代光刻技术。除了在当前使用和研发中包括标准13.5nm的euv波长的euv之外，与这种光刻术最相关的辐射源为duv(深uv)，其一般是指使用248nm或193nm的准分子激光源；x光，其形式上在x光范围的较低能量范围处包括euv；以及电子束，其可涵盖广泛的能量范围。这些特定方法可取决于在半导体衬底及最终半导体设备中所使用的特定材料和应用。因此，在本技术中所描述的方法仅是可在本技术中所使用的示例性方法和材料。
38.直接可光图案化的euv抗蚀剂可由在有机成分内混合的金属和/或金属氧化物所构成、或者包含在有机成分内混合的金属和/或金属氧化物。金属/金属氧化物是非常具有前景的，因为它们可增强euv光子的吸收率并且产生二次电子、和/或显示对于下伏膜堆叠件和设备层的增强蚀刻选择性。至今，已使用湿式(溶剂)方法将这些抗蚀剂显影，该湿式(溶剂)方法需要将晶片移动至轨道，在轨道处晶片暴露于显影溶剂、干燥和烘烤。湿式显影不仅限制了生产力，还会因为表面张力效应和/或脱层而造成线路崩塌。
39.干式显影已被提出以通过消除衬底剥落与接口失灵来克服这些问题。干式显影可改善性能(例如，防止在湿式显影中由于表面张力和剥落所造成的线路崩塌)并增加生产量(例如，通过避免湿式显影轨道)。其他优点可包括排除有机溶剂显影剂的使用、减少对附着性问题的敏感性、提高用于改良剂量效率的euv吸收性、以及不具基于溶解度的限制。干式显影还可提供更多的可调性，并给予进一步的关键尺寸(cd)控制、以及残渣(scum)移除。
40.干式显影具有其自身的挑战性，包括在未经暴露与经euv暴露抗蚀剂材料之间的蚀刻选择性，当与湿式显影相比时，该蚀刻选择性可能导致更高的对于有效抗蚀剂暴露的剂量比尺寸要求。次优选择性还可能因为在蚀刻气体下的较长暴露而导致pr拐角圆化，而可能在后续的蚀刻转移步骤中使线路的cd变化增大。euv抗蚀剂的显影
41.根据本公开的各种方面，通过暴露于含卤素化学品以将经光图案化的含金属光致抗蚀剂进行显影。在半导体衬底上设置含euv-敏感的金属、或金属氧化物膜，例如有机锡氧化物。该含euv-敏感的金属、或金属氧化物膜通过在真空环境中的euv暴露而直接图案化。接着，使用显影化学品将图案显影而形成抗蚀剂掩模。在一些实施方案中，显影化学品为干式显影化学品。在一些实施方案中，干式显影化学品包括氢与卤化物。这种干式显影技术可在使用温和等离子体(高压、低功率)或者热处理的同时使氢与卤化物的干式显影化学品流动来完成。本公开提供了被配置用于将含金属抗蚀剂进行显影作为抗蚀剂掩模成形处理的一部分的处理和装置。多种实施方案包括通过气相沉积、euv光刻图案化、以及干式显影以结合所有的干式操作。各种其他实施方案包括湿式与干式处理操作的组合，例如可将旋涂
euv抗蚀剂(湿式处理)与干式显影、或本文中所述的其他湿式或干式处理组合。还描述了各种沉积后(或者施加后)处理，例如斜边和背侧清洗、室清洗、去残渣、平滑化、以及固化，以修改并增强膜特性；以及光致抗蚀剂的再加工(rework)处理。
42.图1根据一些实施方案而呈现用于将光致抗蚀剂进行沉积与显影的示例性方法的流程图。处理100的操作可在不同顺序、和/或利用不同、更少、或附加的操作下执行。该处理100的方面可参照图2a-2c、图3和图4a-4b进行描述。该处理100的一或多个操作可使用图12-15中的任一者中所描述的装置而执行。在一些实施方案中，该处理100的操作可至少部分地根据存储在一或多个非瞬态计算机可读介质中的软件而实施。
43.在该处理100的框102处，沉积光致抗蚀剂层。这可以是干式沉积处理(例如，气相沉积处理)、或湿式处理(例如，旋涂沉积处理)。
44.该光致抗蚀剂可以是含金属euv抗蚀剂。通过任何合适技术，包括湿式(例如，旋涂)或干式(例如，cvd)沉积技术，可在半导体衬底上沉积含euv-敏感金属或金属氧化物膜。举例来说，已将所述处理展示用于基于有机锡氧化物的euv光致抗蚀剂组合物，其中有机锡氧化物可应用于商用可旋涂配方(例如，可从inpria corp,corvallis,or获得)、以及使用干式真空沉积技术所应用的配方两者，其在下文进一步描述。
45.半导体衬底可包括适合用于光刻处理(尤其是适合用于集成电路与其他半导体设备的制造)的任何材料结构。在一些实施方案中，半导体衬底为硅晶片。半导体衬底可以是上面已形成特征(“下伏特征”)的硅晶片，其具有不规则的表面形貌。如本文中所提及的，“表面”是待将本公开的膜沉积于其上的表面、或者在处理期间待暴露于euv的表面。下伏特征可包括在实施本公开的方法之前，已在处理期间将其中的材料移除(例如，通过蚀刻)的区域、或者已在其中(例如，通过沉积)添加材料的区域。这种事先处理可包括本公开的方法、或者反复处理中的其他处理方法，通过所述反复处理在衬底上形成两个或更多特征层。
46.可以在半导体衬底上沉积euv-敏感薄膜，这种膜可作为用于后续euv光刻术和处理的抗蚀剂。这种euv-敏感薄膜所包括的材料在暴露于euv后会产生变化，例如在富含低密度m-oh材料中损失与金属原子键合的大型侧链取代基(pendant substituent)，从而使它们交联(crosslink)成较致密的m-o-m键合的金属氧化物材料。经由euv图案化，相对于未暴露的区域产生改变物理或化学性质的膜区域。这些性质在后续处理中是可利用的，例如用于溶解未暴露或经暴露区域、或用于在经暴露或未暴露区域上选择性沉积材料。在一些实施方案中，在执行这种后续处理的条件下，未暴露的膜具有比经暴露的膜更疏水的表面，举例来说，可通过利用膜的化学组成、密度、以及交联的差异来执行材料的移除。移除可通过湿式处理或干式处理进行，如下文进一步描述的。
47.在多种实施方案中，该薄膜为有机金属材料，例如包括锡氧化物、或者其他金属氧化物材料/基团(moiety)的有机锡材料。有机金属化合物可通过有机金属前体与对应反应物(counter-reactant)在气相中的反应制备。在多种实施方案中，该有机金属化合物通过以下方法形成：将具有大型烷基或氟烷基的有机金属前体的特定组合物与对应反应物混合，并在气相中将混合物进行聚合，以产生在半导体衬底上沉积的低密度euv-敏感材料。
48.在多种实施方案中，有机金属前体包括在各金属原子上的可在气相反应下保留的至少一个烷基，而配位至该金属原子的其他配位基或离子可由对应反应物所取代。有机金属前体包括具有以下化学式的那些：
marblc(化学式1)其中：m为具有高图案化辐射吸收横截面的元素；r为烷基，例如c
nh2n 1
，其中优选n≥2；l是与对应反应物具有反应性的配位基、离子、或其他基团；a≥l；b≥l；并且c≥1。
49.在多种实施方案中，m具有等于或大于1
×
107cm2/mol的原子吸收横截面。举例来说，m可选自于由锡、铪、碲、铋、铟、锑、碘、锗、及其组合所构成的群组。在一些实施方案中，m为锡。r可为氟化的，例如具有化学式c
nfxh(2n 1)
。在多种实施方案中，r具有至少一个β-氢或β-氟。举例来说，r可以选自于由乙基、异丙基、正丙基、叔丁基、异丁基、正丁基、仲丁基、正戊基、异戊基、叔戊基、仲戊基、及其混合所构成的群组。l可为容易被对应反应物所取代而产生m-oh基团的任何基团，例如选自于由胺(例如，二烷基氨基、一烷基氨基)、烷氧基、羧酸盐、卤素、及其混合物所构成的群组的基团。
50.有机金属前体可以是各种候选金属-有机前体中的任何一者。举例来说，在m为锡的情况下，这种前体包括叔丁基三(二甲基氨基)锡、异丁基三(二甲基氨基)锡、正丁基三(二甲基氨基)锡、仲丁基三(二甲基氨基)锡、异丙基(三)二甲基氨基锡、正丙基三(二甲基氨基)锡、乙基三(二甲基氨基)锡、以及类似的烷基(三)(叔丁氧基)锡化合物，例如叔丁基三(叔丁氧基)锡。在一些实施方案中，该有机金属前体是部分氟化的。
51.对应反应物具有取代反应性基团、配位基、或离子(例如，上方化学式1中的l)的能力，以经由化学键合将至少两个金属原子进行链接。对应反应物可包括水、过氧化物(例如，过氧化氢)、二或多元醇、氟化的二或多元醇、氟化的乙二醇、以及其他羟基团的源。在多种实施方案中，通过在邻近的金属原子之间形成氧桥而使对应反应物与有机金属前体反应。其他可能的对应反应物包括可经由硫桥以将金属原子进行交联的硫化氢和二硫化氢。
52.除了有机金属前体和对应反应物之外，该薄膜还可以包括任选的材料，以对膜的化学或物理性质进行修改，例如用于修改膜对于euv的敏感度或者提高蚀刻抗性。在半导体衬底上进行沉积之前或在沉积薄膜之后(或者两者)，可例如在气相成形期间通过掺杂以引入这种任选材料。在一些实施方案中，可引入温和的远程h2等离子体，以将一些sn-l键取代成sn-h，sn-h可提高抗蚀剂在euv下的反应性。
53.在多种实施方案中，使用本领域中所公知的那些气相沉积装置与处理以在半导体衬底上制造并沉积可euv图案化膜。在这种处理中，聚合的有机金属材料在气相中形成、或者在半导体衬底的表面上原位形成。合适的处理例如包括化学气相沉积(cvd)、原子层沉积(ald)、以及伴随cvd部分的ald，例如不连续的类ald处理，在该类ald处理中金属前体与对应反应物在时间或空间中是独立的。
54.通常，方法包括将有机金属前体的蒸气流与对应反应物的蒸气流混合，以形成经聚合的有机金属材料；以及将该有机金属材料沉积在半导体衬底的表面上。在一些实施方案中，在蒸气流中包括多于一种的有机金属前体。在一些实施方案中，在蒸气流中包括多于一种的对应反应物。本领域技术人员应理解，在基本连续的处理中，该处理的混合和沉积方面可同时进行。
55.在示例性的连续cvd处理中，将位于分离入口路径中的有机金属前体和对应反应物的源的两种或更多种气流导引至cvd装置的沉积室，在所述沉积室中它们在气相中混合并进行反应(例如，经由形成金属-氧-金属键)以形成附聚的(agglomerated)聚合材料。所
述气流可例如使用分离的注入口或者双重气室(dual-plenum)喷头进行导入。所述装置被配置成使得在室中混合有机金属前体与对应反应物的气流，以使得有机金属前体能与对应反应物进行反应以形成经聚合的有机金属材料。不受限于本技术的机制、功能、或用途，据信由于金属原子与对应反应物进行交联，来自于这种气相反应的产物在分子量中变得更重，并且接着被冷凝或以其他方式沉积在半导体衬底上。在多种实施方案中，大型烷基团的立体障碍防止形成致密堆积的网络，并且产生平滑、无定型、且低密度的膜。
56.cvd处理通常是在例如从10毫托至10托的降低的压强下进行。在一些实施方案中，该处理在0.5托至2托下进行。在一些实施方案中，半导体衬底的温度等于或低于反应物流的温度。举例来说，衬底温度可从0℃至250℃、或者从室温(例如，23℃)至150℃。在各种处理中，在衬底上沉积经聚合的有机金属材料是在与表面温度成反比的速率下发生。
57.在一些实施方案中，使用本领域中所公知的那些湿式沉积装置与处理以在半导体衬底上制造并沉积可euv图案化膜。举例来说，通过旋转涂布以在半导体衬底的表面上形成有机金属材料。
58.在半导体衬底的表面上所形成的可euv图案化膜的厚度可根据表面特性、所使用的材料、以及处理条件而进行改变。在多种实施方案中，膜厚度可以从0.5nm至100nm，并且可以有充分厚度以在euv图案化的条件下吸收大部分的euv光。该可euv图案化膜会具有提供等于或大于30％吸收率的能力，从而具有大幅减少可用于朝向该可euv图案化膜的底部的euv光子。与经euv-暴露的膜的底部相比，较高的euv吸收率在该经euv-暴露的膜的顶部附近造成较多的交联与致密化。虽然不充分的交联可能会在湿式显影中导致抗蚀剂较易于剥落或崩塌，但这种风险并不存在于干式显影中。全干式的光刻方法可通过较不透光的抗蚀剂膜来促进将euv光子的使用更加有效率。虽然利用具有较高的整体吸收率的可euv图案化膜可有效率地使用euv光子，但应理解，在一些情况下该可euv图案化膜可少于约30％。作为对比，大部分的其他抗蚀剂膜的最大整体吸收率小于30％(例如，10％或更少、或者5％或更少)，以使位于抗蚀剂膜的底部处的抗蚀剂材料充分暴露。在一些实施方案中，膜厚度是从10nm至40nm、或从10nm至20nm。不受限于本公开的机制、功能、或用途，据信本公开的处理对于衬底的表面附着性质具有较少的限制，而不像是本领域中的湿式旋涂处理，因此可应用于各式各样的衬底。此外，如上所述，所沉积的膜可与表面特征紧密地保形，以在衬底(例如，具有下伏特征的衬底)上的遮罩形成中提供优势，而不会以“填入”、或以其他方式使这种特征平坦化。
59.在框104处，执行任选的清洗处理以清洗半导体衬底的背侧和/或斜角边缘。背侧和/或斜角边缘的清洗可非选择地蚀刻euv抗蚀剂膜，以均等地将衬底背侧和斜角边缘上具有各种氧化或交联程度的膜移除。在通过湿式沉积处理或干式沉积处理以施加可euv图案化膜的期间，衬底斜角边缘和/或背侧上可能会存在一些非预期的抗蚀剂材料沉积。所述非预期沉积可能导致不期望的微粒，所述微粒随后移动至半导体衬底的顶表面并成为微粒缺陷。此外，这种斜角边缘及背侧的沉积可能造成下游处理的问题，包括图案化(扫描仪)和显影工具的污染。传统上，通过湿式清洗技术来移除这种斜角边缘及背侧的沉积。对于旋转涂布的光致抗蚀剂材料，这种处理被称作边缘珠移除(ebr)，并且当衬底正在旋转时通过从斜角边缘的上方和下方导入溶剂流来执行。可将所述的相同处理应用于通过气相沉积技术所沉积的可溶性的基于有机锡氧化物的抗蚀剂。
60.衬底斜角边缘和/或背侧的清洗还可以是干式清洗处理。在一些实施方案中，该干式清洗处理系涉及具有下列气体之一或多个者的蒸气及域等离子体：hbr、hcl、bcl3、socl2、cl2、bbr3、h2、o2、pcl3、ch4、甲醇、氨、甲酸、nf3、hf。在一些实施方案中，该干式清洗处理可使用与本文所述的干式显影处理相同的化学品。举例来说，斜角边缘和背侧的清洗可使用卤化氢显影化学品。对于背侧和斜角边缘的清洗处理，必须将蒸气和/或等离子体限制在衬底的特定区域，以确保仅移除背侧和斜边，而不会使衬底前侧上的任何膜劣化。
61.可以将处理条件优化以用于斜角边缘及背侧的清洗。在一些实施方案中，较高温度、较高压强、和/或较高反应物流量可造成蚀刻速率增加。对于干式斜角边缘和背侧清洗的合适处理条件可以是：100-10000sccm的反应物流率(例如，500sccm的hcl、hbr、hi、或h2和cl2或br2、bcl3或h2)、20℃至140℃的温度(例如，80℃)、20-1000毫托的压强(例如，100毫托)、高频(例如，13.56mhz)下0至500w的等离子体功率、以及约10至20秒的时间，具体取决于光致抗蚀剂膜和组成以及性质。应当理解，尽管这些条件适合用于一些处理反应器，例如可从lam research corporation,fremont,ca取得的kiyo蚀刻工具，但可根据处理反应器的性能而使用各种处理条件。
62.例如当原来的光致抗蚀剂受损或者具有其他缺陷时，可将干式清洗操作替代性地延伸以完全移除光致抗蚀剂或者将光致抗蚀剂“再加工”，其中将所施加的euv抗蚀剂移除，并且准备半导体衬底以再次施加光致抗蚀剂。光致抗蚀剂的再加工应当在不损害下伏半导体衬底的情况下完成，因此应避免进行基于氧的蚀刻。替代地，可使用本文中所述的含卤化物化学品的变体。应理解，可在处理100期间的任何阶段应用光致抗蚀剂的再加工操作。因此，光致抗蚀剂的再加工操作可在沉积光致抗蚀剂后、在清洗斜角边缘及背侧后、在pab处理后、在euv暴露后、在peb处理后、或在显影后应用。在一些实施方案中，可执行光致抗蚀剂的再加工，以用于光致抗蚀剂的经暴露和未暴露区域的非选择性移除，但对下伏层具有选择性。
63.在一些实施方案中，光致抗蚀剂的再加工处理涉及具有下列气体中的一或多个者的蒸气和/或等离子体：hbr、hcl、hi、bcl3、cl2、bbr3、h2、pcl3、ch4、甲醇、氨、甲酸、nf3、hf。在一些实施方案中，光致抗蚀剂的再加工处理可以与本文所述的干式显影处理使用相同的化学品。举例来说，光致抗蚀剂的再加工可使用卤化氢显影化学品。
64.可将处理条件优化以用于光致抗蚀剂的再加工。在一些实施方案中，较高温度、较高压强、和/或较高反应物流量可导致蚀刻速率增大。根据光致抗蚀剂膜和组成与性质，对于光致抗蚀剂的再加工的合适处理条件可以是：100-500sccm的反应物流率(例如，500sccm的hcl、hbr、hi、bcl3或h2以及cl2或br2)、20至140℃的温度(例如，80℃)、20-1000毫托的压强(例如，300毫托)、高频(例如，13.56mhz)下300至800w的等离子体功率(例如，500w)、0至200vb的晶片偏压(在较硬的下伏衬底材料的情况下可使用较高偏压)以及足够将euv抗蚀剂完全移除的约20秒至3分钟的时间。应当理解，尽管这些条件系适合用于一些处理反应器，例如可从lam research corporation,fremont,ca取得的kiyo蚀刻工具，但可根据处理反应器的性能而使用各种处理条件。
65.在处理100的框106处，在进行可euv图案化膜的沉积之后、以及euv暴露之前执行任选的施加后烘烤(pab)。该pab处理可涉及热处理、化学暴露与湿气的组合，以提高可euv图案化膜的euv敏感度，从而减少用于将可euv图案化膜中的图案进行显影的euv剂量。可将
pab处理的温度进行调节和优化，以用于提高可euv图案化膜的敏感度。举例来说，处理温度可介于约90℃与约200℃之间、或介于约150℃与约190℃之间。在一些实施方案中，pab处理可在介于大气压与真空之间的压强、且在约1至15分钟(例如为约2分钟)的处理持续时间下进行。在一些实施方案中，pab处理可在介于约100℃与200℃之间的温度下执行约1分钟至2分钟。
66.在处理100的框108处，将含金属的euv抗蚀剂膜暴露于euv辐射以产生图案。一般而言，所述euv暴露使含金属euv抗蚀剂膜的中的化学组成及交联产生变化，从而形成可在后续显影中利用的蚀刻选择性的对比。
67.接着，通常在相对高真空下，可通过将含金属euv抗蚀剂膜的区域暴露于euv光以将该膜图案化。在本文中有用的euv设备和成像方法包括本领域中公知的方法。尤其是，如上所述，经由euv图案化而相对于未暴露的区域形成膜的已改变物理或化学性质的经暴露区域。举例来说，在经暴露区域中，可例如经由β-氢消除而发生金属-碳键的裂解，留下具反应性且可使用的金属氢化物官能度(functionality)，该金属氢化物官能度在后续的暴露后烘烤(peb)步骤期间可经由金属-氧桥而转化成氢氧化物以及经交联的金属氧化物基团。该处理可用于形成作为负调性抗蚀剂(negative tone resist)显影所用的化学对比。一般来说，烷基中较大量的β-氢会形成较敏感的膜。这还可解释成具有较多分枝的较弱sn-c键合。在暴露后，可将含金属的euv抗蚀剂膜进行烘烤，以形成金属氧化物膜的附加交联。在后续的处理中可运用经暴露与未暴露区域之间的性质差异，以用于溶解未暴露区域、或用于在经暴露区域上沉积材料。举例来说，可使用干式方法对图案显影，以形成含金属氧化物的掩模。
68.尤其是，在多种实施方案中，特别是当该暴露是在真空下使用euv而执行时，在成像层的经暴露区域中，存在于表面上的末端烃基锡氧化物会转化成末端氢锡氧化物。然而，将经暴露的成像层从真空移动进入空气、或者受控制引入氧、臭氧、h2o2、或水可导致表面的sn-h氧化成sn-oh。经暴露与未暴露区域之间的性质差异可在后续的处理中利用，例如通过将一或多种反应物与经照射区域、未照射区域、或两者进行反应，以选择性地将材料添加至该成像层或者从该成像层移除材料。
69.不受限于本技术的机制、功能、或应用，例如剂量从10mj/cm2至100mj/cm2的euv暴露会导致sn-c键的裂解，从而造成烷基取代基的减少、缓解立体障碍、以及使得低密度膜崩解。除此之外，在β-氢消除反应中所产生的反应性金属-h键可与邻近的活性基团(例如，膜中的羟基)反应，造成进一步的交联与致密化，并在经暴露与未暴露区域之间形成化学对比。
70.在将含金属的euv抗蚀剂膜暴露于euv光之后，提供经光图案化的含金属euv抗蚀剂。该经光图案化的含金属euv抗蚀剂包括经euv暴露和未暴露区域。
71.在处理100的框110处，执行任选的暴露后烘烤(peb)以进一步提高该经光图案化的含金属euv抗蚀剂的蚀刻选择性中的对比。可在各种化学物质的存在下对该经光图案化的含金属euv抗蚀剂进行热处理，以促进该经euv暴露区域的交联，或者仅仅在环境空气中于加热板上进行烘烤，例如在150℃与250℃之间进行介于1至5分钟(例如，以190℃进行2分钟)。
72.在多种实施方案中，烘烤策略涉及谨慎地控制烘烤环境、反应性气体的引入、和/
或谨慎地控制烘烤温度的升降速率。有用的反应性气体的示例包括例如空气、h2o、h2o2蒸气、co2、co、o2、o3、ch4、ch3oh、n2、h2、nh3、n2o、no、醇、乙酰丙酮、甲酸、ar、he、或其混合物。peb处理被设计以(1)驱使将在euv暴露期间所产生的有机片段完全蒸发、以及(2)将euv暴露所产生的任何sn-h、sn-sn、或sn自由基物质氧化成金属氢氧化物、以及(3)促进邻近sn-oh基团之间的交联以形成较紧密交联的类sno2网络。烘烤温度被谨慎地选择以实现最佳的euv光刻性能。过低的peb温度将导致不充分的交联，并因此在给定的剂量下具有较低的用于显影的化学对比。过高的peb温度也会具有不利的影响，包括在未暴露区域(在此示例中，为了形成掩模，该区域通过图案化膜的显影而被移除)中的剧烈氧化与膜收缩、以及在该经光图案化的含金属euv抗蚀剂与下伏层之间的接口处的非期望交互扩散(interdiffusion)，这两者均会导致化学对比的减损、以及由于不可溶的残渣而导致缺陷密度的增加。peb处理温度可介于约100℃与约300℃之间、介于约170℃与约290℃之间、或约200℃与约240℃之间。在一些实施方案中，peb处理可在介于大气压与真空之间的压强、以及约1至15分钟(例如，约2分钟)的处理持续时间下进行。在一些实施方案中，可重复peb热处理以进一步增加蚀刻选择性。
73.在处理100的框112，将该经光图案化的含金属euv抗蚀剂进行显影，以形成抗蚀剂掩模。在多种实施方案中，移除经暴露区域(正调性)、或者移除未暴露区域(负调性)。在一些实施方案中，显影可包括在该经光图案化的含金属euv抗蚀剂的经暴露或未暴露区域上进行选择性沉积，并接着进行蚀刻操作。在多种实施方案中，这些处理可以是干式处理或湿式处理。在一些实施方案中，可在不点燃等离子体的情况下完成显影。或者，可在远程等离子体源中活化、或者通过暴露于远程uv辐射来活化氢与卤化物(例如，h2及cl2和/或br2)流的情况下完成显影。用于显影的光致抗蚀剂可包括元素，该元素选自于由：锡、铪、碲、铋、铟、锑、碘、和锗所构成的群组。该元素可具有高图案化辐射吸收横截面。在一些实施方案中，该元素可以具有高euv吸收横截面。在一些实施方案中，含金属euv抗蚀剂可具有大于30％的整体吸收率。在全干式光刻处理中，这提供对euv光子的更有效率的使用，从而能够对较厚以及较euv-不透光的光致抗蚀剂进行显影。
74.显影处理的示例涉及使含有机锡氧化物的euv敏感性光致抗蚀剂薄膜(例如，10-30nm厚，例如20nm)经历euv暴露剂量及暴露后烘烤、并接着进行显影。所述光致抗蚀剂膜可例如基于有机锡前体(例如，异丙基(三)(二甲基氨基)锡)以及水蒸气的气相反应而沉积、或者可以是在有机基质中包括锡团簇(tin cluster)的旋涂膜。
75.通过暴露于显影化学品，可将该经光图案化的含金属euv抗蚀剂进行显影，其中所述显影化学品是含卤化物化学品。在一些实施方案中，所述显影化学品包括氢和卤化物，例如卤化氢(例如，hbr或hcl)、或氢和卤素气体(例如，h2和cl2)。在一些实施方案中，所述显影化学品包括卤化氢、氢和卤素气体、三氯化硼、或其组合。可通过使用含卤化物化学品的湿式显影或者使用含卤化氢化学品的干式显影来完成该euv抗蚀剂的显影。在使用湿式显影以将该euv抗蚀剂进行显影的实施方案中，可将该湿式显影结合其他湿式处理操作，例如该含金属euv抗蚀剂膜的湿式沉积(例如，旋涂沉积)。替代地，该湿式显影可结合其他干式处理操作，例如该含金属euv抗蚀剂膜的气相沉积(例如，cvd)。在使用干式显影以将该euv抗蚀剂进行显影的实施方案中，可将该干式显影结合其他干式处理操作，例如该含金属euv抗蚀剂膜的干式沉积(例如，cvd)。在使用干式显影以将该euv抗蚀剂进行显影的替代实施方
案中，可将该干式显影结合其他湿式处理操作，例如该含金属euv抗蚀剂膜的湿式沉积(例如，旋涂沉积)。
76.在一些实施方案中，该半导体衬底的处理可结合所有干式步骤，所述干式步骤包括通过气相沉积的膜形成、euv光刻图案化、以及干式显影。实际上，在处理100中的操作102-112中的每一者可以是干式处理操作。这种处理操作可避免与湿式处理操作(例如，湿式显影)相关的材料和生产成本。干式处理可提供更多的可调整性，并提高对关键尺寸(cd)的进一步控制以及残渣的移除。湿式处理通常涉及湿气和/或氧，其更容易导致残渣形成。湿式显影受限于溶解度和团簇尺寸，然而干式显影并不受溶解度和团簇尺寸所限制。湿式显影更容易导致图案崩塌和剥落的问题，而干式显影避免这些问题。除此之外，使用全干式处理操作可有利于集成在相互连结的真空处理室内，而不暴露于环境空气或其中包含的微量污染物并且不被环境空气或其中包含的微量污染物污染。举例来说，peb热处理(在该peb热处理期间使经暴露区域进行进一步交联)可在与显影相同的室中进行；然而应理解的是，该peb热处理可在另一室中执行。
77.通过以液相或气相输送显影化学品可完成显影处理。在一些实施方案中，通过在使含卤化氢的干式显影化学品(例如，hf、hcl、hbr、或hi)流动时使用温和等离子体(高压强、低功率)或热处理可完成干式显影处理。举例来说，干式显影可在使用干式显影化学品(例如，hcl或hbr)的热处理中完成。在一些实施方案中，所述含卤化氢化学品能够迅速移除未暴露材料，留下经暴露膜的图案，该图案可通过基于等离子体的蚀刻处理(例如，公知的蚀刻处理)而转移至下伏层中。
78.在热显影处理中，在处理室(例如，烘箱)中将衬底暴露于显影化学品(例如，路易斯酸)。在一些实施方案中，真空管线耦合至该处理室以用于控制压强，而显影化学品管线可耦合至该处理室以用于将显影化学品输送至该处理室中。该处理室可包括用于控制温度的一或多个加热器，例如将加热器耦合至该处理室内的衬底支撑件，以用于控制衬底温度。在一些实施方案中，可在该室内部涂覆抗腐蚀膜，例如有机聚合物或无机涂层。这种涂层中的一种为聚四氟乙烯(ptfe)，例如铁氟龙1m。这种材料可使用于本公开的热处理中，而不具有被等离子体暴露所移除的风险。
79.在热显影处理中，在一温度下将该经光图案化的含金属euv抗蚀剂暴露于显影化学品，其中该温度为了经暴露与未暴露区域之间的蚀刻选择性而进行优化。较低的温度可能增加蚀刻选择性中的对比，而较高的温度可能降低蚀刻选择性中的对比。在一些实施方案中，温度可介于约-60℃与约120℃之间、介于约-20℃与约60℃之间、或介于约-20℃与约20℃之间，例如为约-10℃。可调整室压强，其中室压强可影响显影期间经暴露与未暴露区域之间的蚀刻选择性。在一些实施方案中，室压强可以是相对低且不伴随着稀释，其中该室压强可介于约0.1mtorr与约300mtorr之间、介于约0.2mtorr与约100mtorr之间、或介于约0.5mtorr与约50mtorr之间。在一些实施方案中，该室压强可介于约20mtorr与约800mtorr之间、或介于约20mtorr与约500mtorr之间，例如为约300mtorr。在一些实施方案中，室压强可以是相对高的、伴有高流率且伴随着稀释，其中该室压强可介于约100mtorr与约760mtorr之间、或介于约200mtorr与约760mtorr之间。可调整反应物流率，其中反应物流率可影响显影期间经暴露与未暴露区域之间的蚀刻选择性。在一些实施方案中，反应物流率可介于约50sccm与约2000sccm之间、介于约100sccm与约2000sccm之间、或介于约100sccm
与约1000sccm之间，例如约为500sccm。在伴随高流率的情况下，反应物流率可介于约1l与约10l之间。可调整热显影处理中的暴露的持续时间。暴露的持续时间可尤其取决于需要移除多少光致抗蚀剂、显影化学品、抗蚀剂中的交联量、以及抗蚀剂的组成和性质等因素。在一些实施方案中，暴露的持续时间可介于约5秒与约5分钟之间、介于约10秒与约3分钟之间、或介于约10秒与约1分钟之间。
80.热显影处理可将该经光图案化的含金属euv抗蚀剂暴露于气相或液相中的某些含卤化物化学品。在一些实施方案中，所述显影化学品包括卤化氢、氢与卤素气体、三氯化硼、有机卤化物、酰基卤化物、羰基卤化物、亚硫酰基卤化物、或其混合。卤化氢可包括但不限于hf、hcl、hbr、及hi。举例来说，卤化氢可以是hcl、或hbr。氢与卤素气体可包括但不限于与f2、cl2、br2、或i2混合的氢气(h2)。三氯化硼(bcl3)可与前述的卤化氢或氢与卤素气体中的任何一者结合使用。有机卤化物可包括但不限于c
xhyfz
、c
xhy
clz、c
xhy
brz、以及c
xhyiz
，其中x、y、和z为等于或大于0的值。酰基卤化物可包括但不限于ch3cof、ch3cocl、ch3cobr、及ch3coi。羰基卤化物可包括但不限于cof2、cocl2、cobr2、及coi2。亚硫酰基卤化物可包括但不限于sof2、socl2、sobr2、及soi2。在一些实施方案中，含卤化物化学品可在具有或不具有惰性/载体气体的情况下流动，惰性/载体气体例如为he、ne、ar、xe、及n2。
81.热显影处理可以在不具有等离子体的情况下完成。通过应用非等离子体的热方法可显著改善生产力，原因在于可在低成本的热真空室/烘箱中同时对多个晶片进行批次式(batch)显影。然而，在一些实施方案中，热显影处理后可接着进行暴露于等离子体。后续暴露于等离子体可进行以用于脱附、去残渣、平滑化、或其他处理操作。
82.在等离子体显影处理中，将该经光图案化的含金属euv抗蚀剂暴露于显影化学品，该显影化学品包括一或多种气体的自由基/离子。处理半导体衬底所用的处理室可以是等离子体产生室、或者耦合至远离该处理室的等离子体产生室。在一些实施方案中，干式显影可通过远程等离子体进行。该等离子体产生室可以是使用尤其本领域中所公知的配备与技术的感应耦合式等离子体(icp)反应器、变压耦合式等离子体(tcp)反应器、或电容耦合式等离子体(ccp)反应器。电磁场作用在该一或多种气体上以在该等离子体产生室中产生等离子体。来自该远程等离子体的离子和/或自由基可与该经光图案化的含金属euv抗蚀剂交互作用。在一些实施方案中，真空管线被耦合至该处理室以用于控制压强，而显影化学品管线可耦合至该等离子体产生室以用于将该一或多种气体输送至该等离子体产生室中。该处理室可包括用于控制温度的一或多个加热器，例如耦合至该处理室内的衬底支撑件以用于控制衬底温度的加热器。在一些实施方案中，可在该处理室内部涂覆抗腐蚀膜，例如有机聚合物或无机涂层。这种涂层中的一种为聚四氟乙烯(ptfe)，例如铁氟龙1m。这种材料可使用于本公开的热处理中，而不具有被等离子体暴露所移除的风险。
83.在等离子体显影处理中，在为了经暴露与未暴露区域之间的蚀刻选择性而优化的条件下，将该经光图案化的含金属euv抗蚀剂暴露于远程等离子体。所述条件可经优化以用于产生温和等离子体，其中温和等离子体的特征可以在于高压与低功率。可调整室压强，其中室压强可影响显影期间经暴露与未暴露区域之间的蚀刻选择性。在一些实施方案中，室压强可等于或大于约5mtorr、或者等于或大于约15mtorr。在一些实施方案中，室压强可以是相对高的、伴有高流率且伴随着稀释，其中该室压强可介于约100mtorr与约760mtorr之间、或介于约200mtorr与约760mtorr之间。可调整rf功率电平，其中rf功率可影响蚀刻选择
性、粗糙度、去残渣、和其他显影特性。在一些实施方案中，rf功率可等于或少于约1000w、等于或少于约800w、或者等于或少于约500w。可调整温度，其中温度可影响显影的各个方面，例如蚀刻选择性。在一些实施方案中，温度可介于约-60℃与约300℃之间、介于约0℃与约300℃之间、或介于约30℃与约120℃之间。可以调整气体流率，其中气体流率可影响显影期间经暴露与未暴露区域之间的蚀刻选择性。在一些实施方案中，气体流率介于约50sccm与约2000sccm之间、介于约100sccm与约2000sccm之间、或介于约200sccm与约1000sccm之间，例如为约500sccm。可调整等离子体显影处理中的暴露的持续时间。暴露的持续时间尤其可取决于需要移除多少光致抗蚀剂、显影化学品、抗蚀剂中的交联量、以及光致抗蚀剂的组成和性质等因素。在一些实施方案中，暴露的持续时间可介于约1秒与约50分钟之间、介于约3秒与约20分钟之间、或介于约10秒与约6分钟之间。
84.等离子体显影处理可将该经光图案化的含金属euv抗蚀剂暴露于某些含卤化物气体的自由基。在一些实施方案中，自由基从远程等离子体源产生。举例来说，等离子体显影可将该经光图案化的含金属euv抗蚀剂暴露于从该远程等离子体源所产生的氢与卤化物气体的自由基。在一些实施方案中，含卤化物气体包括卤化氢、氢与卤素气体、三氯化硼、有机卤化物、酰基卤化物、羰基卤化物、亚硫酰基卤化物、或其混合。卤化氢可包括但不限于氟化氢(hf)、氯化氢(hcl)、溴化氢(hbr)、以及碘化氢(hi)。举例来说，卤化氢可以是hcl或hbr。氢与卤素气体可包括但不限于与氟气(f2)、氯气(cl2)、溴气(br2)、或碘气(i2)混合的氢气(h2)。有机卤化物可包括但不限于c
xhyfz
、c
xhy
clz、c
xhy
brz以及c
xhyiz
，其中x、y、和z为等于或大于0的数值。酰基卤化物可包括但不限于ch3cof、ch3cocl、ch3cobr以及ch3coi。羰基卤化物可包括但不限于cof2、cocl2、cobr2以及coi2。亚硫酰基卤化物可包括但不限于sof2、socl2、sobr2以及soi2。在一些实施方案中，含卤化物气体可在具有或不具有惰性/载体气体的情况下流动，所述惰性/载体气体例如为he、ne、ar、xe以及n2。
85.作为等离子体活化的附加或替代，可通过光活化在干式显影处理中进行一或多种气体的活化。在一些实施方案中，可通过暴露于紫外(uv)辐射以实现光活化。举例来说，处理室可包括配置以产生uv辐射的灯，例如uv灯。将一或多种气体暴露于uv辐射可产生该一或多种气体的自由基，所述自由基可使用于该经光图案化的含金属euv抗蚀剂的干式显影中。可以以不将经光图案化的光致抗蚀剂暴露于uv辐射的方式将一或多种气体暴露于uv辐射。换言之，该经光图案化的光致抗蚀剂是在uv灯的范围之外。因此，该uv灯可以远离该处理室、或者以避免将该经光图案化的光致抗蚀剂暴露于uv辐射的方式进行设置。
86.应理解，可将前述的热显影、等离子体显影以及光活化显影方法彼此结合。这些显影方法可同时、或按顺序应用。所述显影方法可以在使干式显影化学品以液相或气相流动时应用，其中该干式显影化学品可包括化学式r
x
zy的化合物，其中r＝b、al、si、c、s、so，伴随着x》0，且z＝cl、h、br、f、ch4并且y》0。该显影可造成正调性、或者负调性的结果，其中该r
x
zy物质将未暴露或经暴露材料选择性移除，留下经暴露或未暴露的相对部分以作为掩模。
87.如上所述，通过控制处理条件，干式显影期间的蚀刻选择性是可调整的，所述处理条件尤其例如是温度、压强、气体流动、气体组成以及等离子体功率等可调整处理条件。以单一步骤、或多个步骤来调整蚀刻选择性可实现期望的图案化特性。在一些实施方案中，干式显影期间的蚀刻选择性跨越一或多个步骤进行调整，以影响euv抗蚀剂轮廓。更具体而言，通过在一或多个步骤期间应用具有不同蚀刻选择性的显影化学品，可控制该euv抗蚀剂
轮廓中的渐缩量(amount of taper)、或者凹进角(re-entrant angle)。去残渣、光致抗蚀剂的再加工、固化、平滑化以及清洗操作也可根据可调整的蚀刻选择性而进行调整。
88.图2a-2c根据一些实施方案而显示干式显影的各种处理阶段的横截面示意图。图2a-2c所显示的示例说明了负调性干式显影。如图2a中所显示，晶片200包括衬底202、以及待蚀刻的衬底层204。在一些实施方案中，衬底层204包括可灰化的硬掩模(例如，旋涂式碳soc)或其他材料，例如硅、硅氧化物、硅氮化物、硅碳化物等。在一些实施方案中，衬底层204可以是设置在衬底202上的层堆叠件。晶片200还包括经光图案化的含金属euv抗蚀剂膜206。举例来说，经光图案化的含金属euv抗蚀剂膜206可以是设置在待蚀刻衬底层204上方的含有机金属层。经光图案化的含金属euv抗蚀剂膜206可具有介于约5nm与约50nm之间、或介于约10nm与约30nm之间的厚度。在euv扫描仪中进行光图案化后和/或在如上所述的peb处理之后，可在处理室中提供经光图案化的含金属euv抗蚀剂膜206。该经光图案化的含金属euv抗蚀剂膜206包括非euv暴露区域206a以及经euv暴露区域206b。如图2b中所显示，通过在不点燃等离子体的情况下而暴露于干式显影化学品的流，可在干式显影处理中移除该经光图案化的含金属euv抗蚀剂膜206的非euv暴露区域206a。干式显影化学品可包括含卤化物化学品，例如卤化氢或氢与卤素气体。在通过移除非euv暴露区域206a的显影过后，形成抗蚀剂掩模208。随后，可使用该抗蚀剂掩模208将待蚀刻的衬底层204进行蚀刻，以提供图2c中所描绘的结构。
89.图3根据一些实施方案所说明的示例性干式显影机制，以用于hbr与euv抗蚀剂的经暴露与未暴露部分的化学反应。图3说明了可能的干式显影机制，然而应理解，本公开并不受限于任何特定机制、功能、理论、或用途。有机金属氧化物膜可具有四面体配位结构。经暴露区域具有较高的sn-o-sn交联程度，导致较高的密度、以及对于hbr或hcl的较低/较慢反应性。由于大型烷基取代基的存在而阻碍接近路径以及sn-oh基团的缩合，因此未暴露区域展现较低的密度。在未暴露区域中，卤化氢较易于将具有更四面体配位的有机锡氧化物氢氧化物特征的较“碱性”且可接近的氧孤对电子质子化。rsnx3(其中x＝cl或br)的挥发性副产物可迅速产生并从该未暴露区域移除。在图3中，hbr将氧孤对电子选择性地质子化，以形成r-sn-br的挥发性副产物。水也是一种副产物。将水移除可提高反应速度。当烷基为异丙基时，在典型的euv图案化剂量下会将每3个异丙基中的至少2个移除，使得peb步骤过后经暴露区域缩合形成较高密度的较sno2状材料，从而展现了与卤化氢的较低反应性，原因在于采用了较为六方配位(hexacoordinate)的锡结构，在该结构中氧原子的可接近性较低，从而造成与卤化氢更加缓慢的反应性。在图3中，经暴露区域经历干蚀刻速率的大幅下降，其与异丙基的减少有关，以允许缩合成具有较多/大部分氧原子与3个(而并非2个)锡原子键合的材料，从而显著地降低了与hbr或hcl的反应速率。
90.在一些情况下，在显影过后可能存在残留物或残渣。残留物可能由于较不均质的euv抗蚀剂配方(包括通过旋转涂布技术所施加的那些)中较慢的蚀刻成分所导致。这种残渣可能包含高金属浓度，这在后续图案转移期间可能是有问题性的。
91.附加地或替代性地，显影过后，粗糙度可能形成在经显影图案中的经蚀刻的特征的侧壁上。其中一些可归因于光的随机性、或非最佳高斯分布，从而在应当将光致抗蚀剂保持未暴露的区域中形成部分或完全暴露的材料，反之亦然。
92.在一些实施方案中，干式显影可通过去残渣/平滑化操作而实现。在一些实施方案
中，去残渣和平滑化操作可以是惰性气体等离子体脱附操作。举例来说，该惰性气体等离子体脱附操作可以是氦等离子体脱附操作。该惰性气体等离子体脱附操作可在干式显影后执行或者与干式显影循环进行。
93.图4a根据一些实施方案而显示在不施加惰性气体等离子体的情况下进行干式显影的横截面示意图。经光图案化的含金属euv抗蚀剂膜包括经暴露与未暴露区域。如图4a中所显示的，金属氧化物(例如，sno
x
)的微粒或团簇可占据该未暴露区域。随着干式显影的进行，该金属氧化物的团簇变得更加集中。该金属氧化物的团簇通常难以移除。显影对于有机材料的移除会具有选择性。在移除该未暴露区域后，该金属氧化物的团簇可能会存留在衬底的表面上而作为残渣。在该经暴露区域的侧壁上所存留的金属氧化物团簇可能会造成粗糙度。
94.图4b根据一些实施方案而显示在使惰性气体等离子体循环以去残渣的情况下进行干式显影的横截面示意图。第一阶段涉及干式显影以移除该经光图案化的含金属euv抗蚀剂膜的未暴露区域的大部分。干式显影化学品例如可包括hbr。所述的大部分可表示至少大于该未暴露区域的70体积％、大于该未暴露区域的80体积％、或大于该未暴露区域的90体积％。金属氧化物的团簇会集中在该euv抗蚀剂膜的剩余未暴露区域的表面处。第二阶段涉及将具有低功率与高离子能量的惰性气体等离子体(例如，氦等离子体)施加短暂的一段持续时间。氦等离子体将该金属氧化物的团簇移除。此外，氦等离子体将团簇从侧壁移除并将侧壁平滑化。氦等离子体处理还可用于协助将经图案化的euv抗蚀剂膜硬化或固化，以形成较紧密的类金属氧化物硬掩模。在氦等离子体处理后，可使用选择性较低的干式蚀刻步骤以移除在该euv抗蚀剂膜的未暴露区域中所保留的任何残留物。
95.在一些实施方案中，干式显影可以与氦等离子体处理循环进行一或多个循环，直到移除该euv抗蚀剂膜的未暴露区域。为了加强效果，可将氦等离子体去残渣/平滑化与干式显影进行循环(如上所述)。在此方式中，例如图案的未暴露区域的大部分有机成分由干式显影所移除，接着短暂的氦等离子体操作可移除表面处的一些集中金属，以开放到达剩余的下伏有机材料的通道，从而可接着在后续的干式显影操作/循环中将所述下伏有机材料移除。另一氦等离子体循环可用于移除任何剩余的金属，以留下干净且平滑的特征表面。循环可继续直到将所有、或基本所有的残渣与粗糙度残留物移除，以留下干净且平滑的特征表面。
96.在显影期间或之后可控制去残渣与平滑化操作所用的处理条件。在一些实施方案中，反应物流率可介于约50sccm与约1000sccm之间、或介于约100sccm与约500sccm之间，例如为约500sccm的he。在一些实施方案中，温度可介于约-60℃与约120℃之间、介于约-20℃与约60℃之间、或介于约20℃与约40℃之间，例如为约20℃。在一些实施方案中，室压强可介于约1mtorr与约300mtorr之间、介于约5mtorr与约100mtorr之间、介于约5mtorr与约20mtorr之间，例如为约10mtorr。等离子体功率可以是相对低且伴随高离子能量。在一些实施方案中，等离子体功率可介于约50w与约1000w之间、介于约100w与约500w之间、或介于约100w与约300w之间，例如为约300w。在一些实施方案中，晶片偏压介于约10v与约500v之间、介于约50v与约300v之间，例如为约200v。可使用高rf频率来产生等离子体。在一些实施方案中，rf频率为13.56mhz。暴露于惰性气体等离子体的持续时间可以是相对短的，以避免在等离子体暴露期间过度暴露于uv辐射。在一些实施方案中，暴露的持续时间介于约0.5秒与
约5秒之间、介于约1秒与约3秒之间，例如为约2秒。
97.用于将未暴露抗蚀剂残留物进行去残渣与清洁的惰性气体等离子体处理可具有将经暴露的光致抗蚀剂固化而使其硬化的附带益处，从而在用于蚀刻下伏衬底的后续操作中强化它的硬掩模功能。这种抗蚀剂硬化通过将经euv暴露抗蚀剂暴露于由惰性气体等离子体所产生的uv辐射而实现，在关闭偏压的情况下，该抗蚀剂硬化可在完成去残渣/平滑化之后继续进行。如果不需要或不执行去残渣/平滑化时，可替代性地执行惰性气体等离子体固化。
98.在一些实施方案中，惰性气体等离子体脱附去残渣与平滑化可与湿式显影处理共同使用。湿式显影具有非常高的选择性，并且已显示以展现明显的开/关行为，造成湿式显影处理无法移除由“杂散的”euv光子所暴露的区域。接着，在湿式显影处理后会留下剩余的残留物，造成残渣、以及高的线边缘与宽度粗糙度。有趣的是，由于干式显影处理的可调整性(其中可基于多个调整钮(例如，时间、温度、压强、气体/流量)来调整蚀刻速率与选择性)，可进一步施加惰性气体等离子体和/或干式显影以通过将这些经部分暴露的残留物移除，而将含金属抗蚀剂线路去残渣及平滑化。
99.图5显示一图表，该图表比较在干式显影期间使用氦等离子体的euv抗蚀剂的经暴露与未暴露部分之间的蚀刻速率。euv抗蚀剂可以是有机锡氧化物euv抗蚀剂。未暴露部分以比经暴露部分更快的速率进行蚀刻。然而，随着利用hbr的干式显影进行，蚀刻速率减缓。不受限于任何理论，据信锡氧化物微粒/团簇的存在会使蚀刻速率减慢。通过施加氦脱附，可蚀刻较多的euv抗蚀剂未暴露部分。
100.图6a与6b显示了将湿式显影与干式显影关于线路崩塌进行比较的sem图像。在图6a中，将经光图案化的含金属euv抗蚀剂暴露于湿式显影化学品，例如有机溶剂。在液体干燥步骤后，观察到一些图案线路崩塌。这可能部分归因于来自毛细作用力的表面张力效应。在图6b中，将经光图案化的含金属euv抗蚀剂暴露于干式显影化学品，例如卤化氢气体。通过不具液体干燥步骤的气相反应，干式显影防止了图案线路崩塌或剥落。
101.图7a与7b显示了将湿式显影与干式显影就控制粗糙度和关键尺寸(cd)而言进行比较的sem图像。在图7a与7b中，在可灰化硬掩模上沉积有机锡氧化物膜。该有机锡氧化物膜是在不同剂量和不同聚焦深度下进行euv暴露。在图7a中，该有机锡氧化物膜进行湿式显影，而在图7b中进行干式显影。在湿式显影后，有机锡氧化物抗蚀剂掩模具有方形轮廓，而在干式显影后，有机锡氧化物抗蚀剂掩模具有锥形轮廓。在湿式显影中，在进行图案转移后观察到线桥接(bridging)，而在干式显影中进行图案转移后并未观察到线桥接。由于在湿式显影后进行溶剂干燥期间的表面张力，在较小线宽或较低剂量处会观察到发生线崩塌与摆动(wiggling)。在干式显影后，在较小线宽或较低剂量处并未发生线崩塌或摆动。利用干式显影，较大的处理窗可用于较广的剂量与聚焦范围。
102.图8显示了将湿式显影与干式显影就在硬掩模开口后的残渣而言进行比较的sem图像。如图8所显示的，比起干式显影后，在湿式显影后观察到较多的残渣。不受限于任何理论，干式显影使用不包含氧或湿气氧化源的气体化学品，防止了未暴露euv抗蚀剂的金属氧化物交联，从而防止残渣形成。残渣类似于具有金属氧化物交联的经暴露euv抗蚀剂。在图8中，在湿式显影或干式显影后可执行去残渣与平滑化操作。
103.图9a与9b显示了多个图表，这些图表描述了在不同压强和温度的情况下，第二暴
露后烘烤对于干式显影的选择性所造成的影响。如图9a所显示的，第二暴露后烘烤展现了改善的蚀刻选择性。如图9b所显示，在干式显影期间，蚀刻选择性在较低温度下改善。此外，在干式显影期间，蚀刻选择性在较低压强下改善。
104.图10显示了多个sem图像，这些sem图像说明了压强对于euv抗蚀剂轮廓的影响。对于干式显影，压强变化会影响euv抗蚀剂轮廓。一般来说，较高压强能够实现较高的蚀刻速率。然而，较低的压强展现改善的euv抗蚀剂轮廓。图10中的较低压强形成较直的euv抗蚀剂轮廓。
105.图11a与11b显示了在不同线路/间隔的节距(pitch)与不同厚度下的euv抗蚀剂的sem图像。将euv抗蚀剂掩模进行显影以具有32nm节距与26nm节距。显影前的膜厚度介于15nm与40nm之间。对于32nm节距，在显影后，euv抗蚀剂掩模的厚度介于7.8nm与22.5nm的范围内。并未观察到摆动。对于26nm节距，在显影后，euv抗蚀剂掩模的厚度介于7.9nm与22.2nm的范围内。由于抗蚀剂底部处的底切(undercut)，对于等于或大于30nm的膜厚度观察到一些摆动。装置
106.本公开的装置被配置成显影euv抗蚀剂。该装置可配置成执行其他处理操作，例如沉积、斜边以及背侧清洗、施加后烘烤、euv扫描、暴露后烘烤、光致抗蚀剂再加工、去残渣、平滑化、固化以及其他操作。在一些实施方案中，该装置被配置成执行所有干式操作。在一些实施方案中，该装置被配置成执行所有湿式操作。在一些实施方案中，该装置被配置成执行湿式与干式操作的组合。该装置可包括单一晶片室或者位于相同处理室内的多个站。利用位于相同处理室内的多个站，可在位于相同处理室内的不同站中执行例如本公开中所描述的那些操作之类的各种处理操作。举例来说，可在一站中执行peb热处理，并在另一站中进行显影。
107.被配置用于将euv抗蚀剂显影的装置包括具有衬底支撑件的处理室。该装置可包括耦合至该处理室以用于控制压强的真空管线、以及耦合至该处理室以用于输送显影化学品的显影化学品管线。在一些实施方案中，该显影化学品包括含卤化物气体或者含卤化物气体的自由基。在一些实施方案中，该处理室是等离子体产生室、或者耦合至作为远程等离子体源运行的等离子体产生室。该等离子体产生室可以是icp、tcp、或ccp反应器。该装置可包括用于控制温度的一或多个加热器。可将这种加热器设置在该处理室内、和/或该衬底支撑件内。
108.在一些实施方案中，该处理室内部被涂覆抗腐蚀膜，例如聚合物或无机涂层。在一示例中，该处理室内部被涂覆阳极化氧化铝。在另一示例中，该处理室内部被涂覆钇氧化物(y2o3)。
109.在一些实施方案中，该处理室由例如塑料之类的廉价材料制成。该处理室不必由金属或陶瓷制成。塑料材料可足以在显影期间耐受含卤化物化学品。可将真空管线和/或显影化学品管线耦合至塑料室。
110.在一些实施方案中，使用具有径向和方位角部件的温度分布件，可将衬底支撑件用于处理衬底。该衬底支撑件可包括多个可独立控制的温度控制区域，这些温度控制区域被布置在这些温度控制区域上方的衬底位置附近。这使得位于衬底支撑件内的一或多个加热器能较精确且局部地控制温度。可将这些温度控制区域布置成限定图案，例如矩形网格、
六角形网格、或其他合适图案以用于产生所需的温度分布。在一些实施方案中，可将这些温度控制区域空间布置在静电卡盘中，以矫正方位角的不均匀性、或局部的cd不均匀性。
111.在一些实施方案中，该装置可还包括喷头，其用于将一或多种气体输送至该处理室中。在一些实施方案中，该喷头可将多种不同的气体供应至反应区域，同时在该喷头内将这些气体很大程度地保持隔离。该喷头可包括多个气室容积。这使得尤其能将前体气体、载体气体、显影气体以及清洗气体等化学品隔离。
112.从该处理室移除水或湿气可加速经光图案化的含金属euv抗蚀剂与显影化学品的反应。在一些实施方案中，可将冷凝阱(cold trap)耦合至该处理室以用于移除水蒸气副产物。冷凝阱可将水蒸气副产物凝结成液体或固体形式。
113.在一些实施方案中，该装置可还包括uv源(例如，uv灯)和/或ir源(例如，ir灯)以用于抗蚀剂固化及脱卤。uv源和/或ir源可提供暴露于辐射以将euv抗蚀剂固化。附加地或替代性地，uv源可协助显影化学品的光活化。附加地或替代性地，uv源可协助移除卤素。卤素残留物可能形成在半导体衬底或者室表面上，从而可通过uv暴露进行移除。
114.图12描绘了处理站1200的实施方案的示意图，处理站1200具有处理室主体1202，其用于维持适合进行所述的干式显影、清洗、再加工、去残渣与平滑化的实施方案的低压环境。多个处理站1200可包含在共同的低压处理工具环境中。例如，图13描绘了多站式处理工具1300的实施方案，例如可购自lam research corporation(fremont,ca)的处理工具。在一些实施方案中，处理站1200的一或更多硬件参数(包含以下所详细讨论者)可通过一或更多计算机控制器1250而以编程方式调整。
115.处理站可配置为集群工具中的模块。图15描绘了具有真空整合式沉积以及图案化模块的半导体处理集群工具架构，适用于进行本文所述的实施方案。这样的集群处理工具架构可包含抗蚀剂沉积、抗蚀剂暴露(euv扫描机)、抗蚀剂显影以及蚀刻模块，如以上所述以及下文参照图14及15进一步描述。
116.在一些实施方案中，一些处理功能可在同一模块中连续地执行，例如干式显影和蚀刻。本公开内容的实施方案涉及方法和装置，其用于在euv扫描机中进行光图案化之后，接收晶片(包括配置在待蚀刻层或层堆叠件上的经光图案化的euv抗蚀剂薄膜层)至干式显影/蚀刻室；干式显影经光图案化的euv抗蚀剂薄膜层；接着使用已图案化的euv抗蚀剂作为掩模来蚀刻下伏层，如本文所述。
117.回到图12，处理站1200与反应物输送系统1201a流体连通，反应物输送系统1201a用于将处理气体输送至分配喷头1206。反应物输送系统1201a可选地包括混合容器1204，其用于混合和/或调节处理气体以输送至喷头1206。一或更多混合容器入口阀1220可控制处理气体至混合容器1204的引入。当使用等离子体暴露时，也可将等离子体输送至喷头1206或可在处理站1200中产生等离子体。如上所述，在至少某些实施方案中，非等离子体的热暴露是有利的。
118.图12包括可选的汽化点1203，用于将待供应至混合容器1204的液体反应物汽化。在一些实施方案中，液体流量控制器(lfc)可设置在汽化点1203上游，以控制用于汽化及输送至处理站1200的液体的质量流量。例如，lfc可包括位于lfc下游的热质量流量计(mfm)。接着，可调整lfc的柱塞阀，以响应于由比例-积分-微分(pid)控制器(与mfm电气连接)所提供的反馈控制信号。
119.喷头1206将处理气体朝向衬底1212分配。在图12所示的实施方案中，衬底1212位于喷头1206下方，并且显示为置于基座1208上。喷头1206可具有任何适当的形状，并且可具有任何适当数目和配置的通口，以将处理气体分配至衬底1212。
120.在一些实施方案中，基座1208可以升高或降低以暴露衬底1212给衬底1212和喷头1206之间的体积。应理解的是，在一些实施方案中，基座高度可以经由合适的计算机控制器1250通过编程方式进行调节。在一些实施方案中，喷头1206可具有多个气室容积，伴随着多个温度控制件。
121.在某些实施方案中，基座1208可通过加热器1210来控制温度。在一些实施方案中，如所公开的实施方案所述，在经光图案化的抗蚀剂的非等离子体的热暴露于氢卤化物干式显影化学品(例如，hbr或hcl)期间，可将基座1208加热至大于0℃且上达300℃或更高的温度，例如50至120℃，例如约65至80℃。在一些实施方案中，基座1208的加热器1210可包括多个可独立控制的温度控制区域。
122.此外，在一些实施方案中，对于处理站1200的压力控制可以由蝶形阀1218提供。如在图12的实施方案中所示，蝶形阀1218对由下游真空泵(未示出)提供的真空进行调节。然而，在一些实施方案中，对处理站1200的压力控制还可以通过改变引入至处理站1200的一种或多种气体的流率来调节。
123.在一些实施方案中，喷头1206的位置可以相对于基座1208调节以改变衬底1212和喷头1206之间的体积。此外，应当理解的是，基座1208和/或喷头1206的竖直位置可以通过本公开内容的范围内的任何合适的机构来改变。在一些实施方案中，基座1208可包含用于旋转衬底1212的方位的旋转轴线。应该理解的是，在一些实施方案中，这些示例性调节中的一种或多种可以通过一个或多个适当的计算机控制器1250以编程方式执行。
124.在可使用等离子体时，例如在温和的基于等离子体的干式显影实施方案和/或在相同室中实施的蚀刻操作中，喷头1206和基座1208电连接射频(rf)功率源1214和匹配网络1216来对等离子体提供功率。在一些实施方案中，等离子体的能量可通过控制处理站的压强、气体的浓度、rf源功率、rf源频率以及等离子体功率脉冲时序中的一个或多个来控制。例如，rf功率源1214和匹配网络1216可在任何合适的功率下进行操作，以形成具有所期望的自由基物质的组分的等离子体。合适功率的示例上达约500w。
125.在一些实施方案中，可以经由输入/输出控制(ioc)测序指令来提供用于控制器1250的指令。在一个示例中，用于设置处理阶段的条件的指令可被包含在处理配方的相应的配方阶段中。在某些情况下，处理配方阶段可按顺序排列，使得用于处理阶段的所有指令与该处理阶段同时执行。在一些实施方案中，用于设定一个或多个反应器参数的指令可以被包含在配方阶段中。例如，用于设定干式显影化学品反应物气体(例如hbr或hcl)的流率的指令、以及用于配方阶段的时间延迟指令。在一些实施方案中，控制器1250可包括下述关于图13的系统控制器1350的任何特征。
126.如上所述，一个或更多个处理站可以包含在多站处理工具中。图13示出了多站式处理工具1300的实施方案的概要视图，其具有入站装载锁1302和出站装载锁1304，其一者或者两者可以包含远程等离子体源。处于大气压的机械手1306被配置为将晶片从通过舱1308装载的盒经由大气端口1310移动至入站装载锁1302内。晶片由机械手1306放置在入站装载锁1302中的基座1312上，关闭大气端口1310，且抽空装载锁。当入站装载锁1302包含远
程等离子体源时，晶片在被引入处理室1314之前，可以暴露至装载锁中的远程等离子体处理以处理氮化硅表面。此外，晶片另外也可以在入站装载锁1302中加热，例如以移除湿气和吸附的气体。接下来，通向处理室1314的室传输端口1316被打开，且另一个机械手(未示出)将晶片放置到在反应器中被示出的第一站的基座上的反应器中以用于处理。尽管在图13中绘出的实施方案包含装载锁，但应该理解的是，在一些实施方案中，可以使衬底直接进入处理站。
127.绘出的处理室1314包含4个处理站，图13所示的实施方案中编号为1至4。每个站具有加热的基座(对于站1示出为1318)和气体管线入口。应该理解的是，在一些实施方案中，每个处理站可以具有不同或者多个用途。例如，在一些实施方案中，处理站可以是可在干式显影与蚀刻处理模式之间切换的。附加地或替代地，在一些实施方案中，处理室1314可以包含一个或多个干式显影与蚀刻处理站的匹配对。尽管绘出的处理室1314包含4个站，但要理解的是，根据本公开所述的处理室可以具有任何适当数量的站。例如，在一些实施方案中，处理室可以具有5个或5个以上的站，而在其它实施方案中，处理室可以具有3个或者更少的站。
128.图13描绘了用于在处理室1314内传输晶片的晶片搬运系统1390的一些实施方案。在一些实施方案中，晶片搬运系统1390可以在各种处理站之间和/或处理站与装载锁之间传输晶片。应该理解的是，可以采用任何适当的晶片搬运系统。非限制性示例包含晶片转盘和搬运晶片的机械手。图13还绘出了采用来控制处理工具1300的处理条件和硬件状态的系统控制器1350的实施方案。系统控制器1350可以包含一个或多个存储器设备1356、一个或多个海量存储设备1354和一个或多个处理器1352。处理器1352可以包含计算机或者cpu、模拟和/或数字输入/输出连接、步进马达控制器板等。
129.在一些实施方案中，系统控制器1350控制处理工具1300的所有活动。系统控制器1350执行存储在海量存储设备1354、载入存储器设备1356、并由处理器1352执行的系统控制软件1358。可替代地，控制逻辑可以在控制器1350中硬编码。特定应用集成电路、可编程逻辑设备(例如现场可编程栅极阵列、或者fpga)等可以用于这些目的。在下面的讨论中，无论使用“软件”还是“代码”，可以使用功能上相当的硬编码的逻辑来取代。系统控制软件1358可以包含用于控制时序、气体的混合、气体流率、室和/或站压强、室和/或站温度、晶片温度、目标功率电平、rf功率电平、衬底基座、卡盘和/或基座位置、以及由处理工具1300执行的特定处理的其它参数的指令。系统控制软件1358可以以任何适当的方式配置。例如，各种处理工具组件子程序或者控制对象可以写入以控制用于执行各种处理工具处理的处理工具组件的操作。系统控制软件1358可以以任何适当的计算机可读编程语言来编码。
130.在一些实施方案中，系统控制软件1358可以包含用于控制上述各种参数的输入/输出控制(ioc)测序指令。在一些实施方案中可以采用与系统控制器1350关联的、存储在海量存储设备1354和/或存储器设备1356的其它计算机软件和/或程序。用于该目的的程序或者程序段的示例包含衬底定位程序、处理气体控制程序、压力控制程序、加热器控制程序、以及等离子体控制程序。
131.衬底定位程序可以包含用于处理工具组件的程序代码，该处理工具组件用于将衬底装载到基座1318，并控制衬底和处理工具1300的其它部分之间的间隔。
132.处理气体控制程序可包含用于控制含卤素气体组成(例如，如本文所述的hbr或
hcl气体)和流率的代码和任选地用于使气体在沉积之前流到一个或多个处理站中以稳定在处理站中的压强的代码。压强控制程序可以包含用于通过调节例如在处理站的排放系统中的节流阀、流入处理站内的气流等等来控制处理站内的压强的代码。
133.加热器控制程序可包含用于控制流向用于加热衬底的加热单元的电流的代码。可替代地，加热器控制程序可控制传热气体(如氦气)朝向衬底上的传送。
134.等离子体控制程序可包含用于根据本文的实施方案设置施加到一个或多个处理站内的处理电极的rf功率电平的代码。
135.压强控制程序可以包含用于根据本文的实施方案保持反应室内的压强的代码。
136.在一些实施方案中，可以存在与系统控制器1350相关联的用户界面。用户界面可以包含显示屏、装置和/或处理条件的图形软件显示器、以及诸如定点设备、键盘、触摸屏、麦克风等用户输入设备。
137.在一些实施方案中，由系统控制器1350调节的参数会涉及处理条件。非限制性实例包含处理气体组成和流率、温度、压强、等离子体条件(例如，rf偏置功率电平)等。这些参数可以以配方的形式提供给用户，配方可以利用所述用户界面输入。
138.用于监控处理的信号可以由系统控制器1350的模拟和/或数字输入连接件从各种处理工具传感器提供。用于控制处理的信号可以通过处理工具1300的模拟和数字输出连接件输出。可被监控的处理工具传感器的非限制性实例包含质量流量控制器、压力传感器(例如压力计)、热电偶等等。经适当编程的反馈和控制算法可以与来自这些传感器的数据一起使用，以保持处理条件。
139.系统控制器1350可以提供用于执行上述沉积处理的程序指令。所述程序指令可以控制多种处理参数，如dc功率电平、rf偏置功率电平、压强、温度等。所述指令可以控制这些参数以根据本发明所描述的多种实施方案操作干式显影和/或蚀刻处理。
140.系统控制器1350将通常包含一个或多个存储器设备和被配置成执行指令的一个或多个处理器以使该装置将执行根据所公开的实施方案所述的方法。包含用于控制根据所公开的实施方案的处理操作的指令的机器可读的介质可以耦合到系统控制器1350。
141.在一些实施方案中，系统控制器1350是系统的一部分，该系统可以是上述实施例的一部分。这种系统可以包含半导体处理设备，该半导体处理设备包含一个或多个处理工具、一个或多个处理室、用于处理的一个或多个平台和/或具体的处理组件(晶片基座、气流系统等)。这些系统可以与用于控制它们在处理半导体晶片或衬底之前、期间和之后的操作的电子器件一体化。电子器件可以称为“控制器”，该控制器可以控制一个或多个系统的各种元件或子部件。根据处理要求和/或系统的类型，系统控制器1350可以被编程以控制本文公开的任何处理，包含控制处理气体输送、温度设置(例如，加热和/或冷却)、压强设置、真空设置、功率设置、射频(rf)产生器设置、rf匹配电路设置、频率设置、流速设置、流体输送设置、位置及操作设置、晶片转移进出工具和其它转移工具和/或与具体系统连接或通过接口连接的装载锁。
142.广义而言，系统控制器1350可以定义为接收指令、发布指令、控制操作、启用清洁操作、启用端点测量等等的具有各种集成电路、逻辑、存储器和/或软件的电子器件。集成电路可以包含存储程序指令的固件形式的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片和/或一个或多个微处理器或执行程序指令(例如，软件)的微控制器。程序指
令可以是以各种单独设置的形式(或程序文件)传送到系统控制器1350的指令，该设置定义用于在半导体晶片或系统上或针对半导体晶片或系统执行特定处理的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的用于在制备晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或管芯期间完成一个或多个处理步骤的配方(recipe)的一部分。
143.在一些实施方案中，系统控制器1350可以是与系统集成、耦合、以其它方式联网到系统或其组合的计算机的一部分或者与该计算机耦合。例如，系统控制器1350可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，从而可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监控制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的处理。在一些实施例中，远程计算机(例如，服务器)可以通过网络给系统提供处理配方，网络可以包含本地网络或互联网。远程计算机可以包含允许输入或编程参数和/或设置的用户界面，该参数和/或设置然后从远程计算机传送到系统。在一些实施例中，系统控制器1350接收数据形式的指令，该指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，参数可以针对将要执行的处理类型以及工具类型，系统控制器1350被配置成连接或控制该工具类型。因此，如上所述，系统控制器1350可以例如通过包含一个或多个分立的控制器而为分布式，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的处理和控制)工作。用于这些目的的分布式控制器的实施例可以是与结合以控制室内处理的一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的室上的一个或多个集成电路。
144.在非限制性的条件下，示例的系统可以包含等离子体蚀刻室或模块、沉积室或模块、旋转清洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、化学气相沉积(cvd)室或模块、ald室或模块、原子层蚀刻(ale)室或模块、离子注入室或模块、轨道室或模块、euv光刻室(扫描机)或模块、显影室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其它的半导体处理系统。
145.如上所述，根据工具将要执行的一个或多个处理步骤，系统控制器1350可以与一个或多个其它的工具电路或模块、其它工具组件、组合工具、其它工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者在将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
146.现在描述感应耦合式等离子体(icp)反应器，在某些实施方案中，其可适用于蚀刻操作，蚀刻处理适用于某些实施方案的实施。虽然本文描述icp反应器，但应理解，在一些实施方案中，还可使用电容耦合式等离子体反应器。
147.图14概要地显示感应耦合式等离子体装置1400的横截面图，其适合实行某些实施方案或实施方案的方面(例如干式显影和/或蚀刻)，该装置的示例为由lam research corp.,fremont,ca所生产的反应器。在其他实施方案中，可将其他工具或工具类型用于实现方案，所述其他工具、或工具类型系具有进行本文所述的干式显影和/或蚀刻处理的功能性。
148.感应耦合式等离子体装置1400包括由室壁1401及窗1411从结构上限定的总处理室。室壁1401可由不绣钢、铝、或塑料制造。窗1411可由石英、或其他介电材料制造。任选的
内部等离子体栅格1450将总处理室分为上副室1402和下副室1403。在大多数的实施方案中，等离子体栅格1450可以被移除，从而利用由副室1402和1403两者构成的室空间。卡盘1417定位在下副室1403中在底部内表面附近。卡盘1417被配置成接收和保持在其上执行蚀刻和沉积处理的半导体晶片1419。卡盘1417可以是当晶片1419存在时用于支撑晶片1419的静电卡盘。在一些实施方案中，边缘环(未示出)围绕卡盘1417，并具有大致与晶片1419(当晶片存在于卡盘1417上方时)的顶面在同一平面的上表面。卡盘1417还包括用于夹紧和松开晶片的静电电极。可设置过滤器和dc钳位功率源(未示出)用于此目的。也可以提供其他的控制系统用于提升晶片1419使其离开卡盘1417。卡盘1417可以用rf电源1423充电。rf电源1423通过连接件1427被连接到匹配电路1421。匹配电路1421通过连接件1425连接到卡盘1417。以这种方式，rf电源1423被连接到卡盘1417上。在多种实施方案中，可将静电卡盘的偏压电源设定为约50v，或取决于依据所公开的实施方案所执行的处理而设定为不同的偏压电源。例如，偏压电源可在约20vb与约100v之间、或在约30v与约150v之间。
149.用于等离子体产生的元件包括位于窗1411上方的线圈1433。在一些实施方案中，所公开的实施方案中未使用线圈。线圈1433由导电材料制成，并包括至少一整匝。在图14中所示的线圈1433的示例包括三匝。线圈1433的横截面用符号示出，具有“x”符号的线圈表示线圈旋转地延伸到页面内，相反，具有
“●”
符号的线圈表示线圈旋转地延伸出页面。用于等离子体产生的元件还包括被配置为提供rf功率至线圈1433的rf电源1441。一般地，rf电源1441通过连接件14414被连接到匹配电路1439。匹配电路1439通过连接件1443连接到线圈1433。以这种方式，rf电源1441被连接到线圈1433。任选的法拉第屏蔽件1449a被定位在线圈1433和窗1411之间。法拉第屏蔽件1449a可以以相对于线圈1433成隔开的关系被保持。在一些实施方案中，法拉第屏蔽件1449a被设置在窗1411的正上方。在一些实施方案中，法拉第屏蔽件1449b是在窗部1411与卡盘1417之间。在一些实施方案中，法拉第屏蔽件1449b与线圈1433并非维持相隔开的关系。例如，法拉第屏蔽件1449b可直接在窗1411下方而没有间隙。线圈1433、法拉第屏蔽件1449a、以及窗1411中的每一者被配置为彼此实质上平行。法拉第屏蔽件1449a可防止金属或其它物质沉积于处理室1424的窗1411上。
150.处理气体可以通过位于上副室1402中的一个或多个主气体流入口1460和/或通过一个或多个侧气体流入口1470流入处理室。同样，虽然未明确示出，但是类似的气体流入口可用于向电容耦合等离子体处理室供应处理气体。真空泵，例如，一级或两级干式机械泵和/或涡轮分子泵1440，可用于将处理气体从处理室1424抽出并维持处理室1400内的压强。例如，该真空泵可用于在ald清扫操作过程中排空下副室1403。阀控制的导管可用于使真空泵流体连接在处理室1424上，以便选择性地控制由真空泵提供的真空环境的应用。在操作等离子体处理过程中，这可以使用封闭环控制的流量限制装置例如节流阀(未示出)或钟摆阀未示出)进行。同样，也可以使用受控地流体连接在电容耦合等离子体处理室上的真空泵和阀。
151.在装置1400的操作过程中，一种或多种处理气体可通过气体流入口1460和/或1470供给。在某些实施方案中，处理气体可以仅通过主气体流入口1460供给，或者仅通过侧气体流入口1470供给。在一些情况下，在图中所示的气体流入口可以由较复杂的气体流入口替代，例如由一个或多个喷头替代。法拉第屏蔽件1449和/或任选的栅格1450可以包括使处理气体能输送至室的内部通道和孔。法拉第屏蔽件1449和任选的栅格1450中的一者或两
者可以作为用于输送处理气体的喷头。在一些实施方案中，液体蒸发和输送系统可位于处理室1424的上游，使得一旦液体反应物或前体被蒸发，那么蒸发的反应物或前体通过气体流入口1460和/或1470引入到室中。
152.射频功率从rf电源1441供给到线圈1433以使rf电流流过线圈1433。流过线圈1433的rf电流产生围绕线圈1433的电磁场。该电磁场产生在上副室1402内的感应电流。所生成的各离子和自由基与晶片1419的物理和化学相互作用蚀刻晶片的特征并且选择性地在晶片1419上沉积层。
153.如果使用等离子体栅格1450使得存在上副室1402和下副室1403二者，则感应电流作用于存在于上副室1402中的气体上以在上副室1402中产生电子-离子等离子体。任选的内部等离子体栅格1450限制下副室1403中的热电子的量。在一些实施方案中，设计和操作所述装置1400使得存在于下副室1403中的等离子体是“离子-离子”等离子体。
154.上部的电子-离子等离子体和下部的离子-离子等离子体二者可包含阳离子和阴离子，但是离子-离子等离子体将具有更大的阴离子与阳离子的比率。挥发性的蚀刻和/或沉积的副产物可通过端口1422从下副室1403去除。本文所公开的卡盘1417可在约10℃和约250℃之间的升高的温度范围内操作。该温度将取决于处理操作和具体配方。
155.装置1400当安装在超净室或制造厂中时可耦合到设施(未示出)。这样的设施包括管道，管道提供处理气体、真空、温度控制和环境微粒控制。这些设施当安装在目标制造厂时耦合到装置1400。此外，装置1400可耦合在传送室上，从而允许使用例如典型的自动化由机械手传送半导体晶片进出装置1400。
156.在一些实施方案中，系统控制器1430(其可以包括一个或多个物理或逻辑控制器)控制处理室1424的操作中的一些或全部。系统控制器1430可以包括一个或多个存储器设备和一个或多个处理器。在一些实施方案中，该装置1400包括在执行所公开的实施方案时用于控制流率和持续时间的切换系统。在一些实施例中，该装置1400可具有高达约500ms或高达约750ms的切换时间。切换时间可以取决于流动化学物质组成、配方选择、反应器架构以及其他因素。
157.在一些实施方案中，系统控制器或控制器1430是系统的一部分，该系统可以是上述示例的一部分。这种系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定处理部件(晶片基座、气体流系统等)。这些系统可以与用于在半导体晶片或衬底的处理之前、期间和之后控制它们的操作的电子器件集成。电子器件可以集成到控制器1430中，其可以控制一个或多个系统的各种部件或子部件。根据处理参数和/或系统类型，系统控制器可以被编程以控制本文公开的任何处理，包括控制处理气体的输送、温度设置(例如加热和/或冷却)、压力设置、真空设置、功率设置、射频(rf)发生器设置、rf匹配电路设置、频率设置、流率设置、流体输送设置、位置和操作设置、进出工具和其他输送工具和/或连接到特定系统或与特定系统接口的装载锁的晶片输送。
158.广义而言，控制器1430可以定义为电子器件，电子器件具有接收指令、发出指令、控制操作、启用清洁操作、启用终点测量等的各种集成电路、逻辑、存储器和/或软件。集成电路可以包括存储程序指令的固件形式的芯片、数字信号处理器(dsp)、定义为专用集成电路(asic)的芯片、和/或一个或多个微处理器、或执行程序指令(例如，软件)的微控制器。程
序指令可以是以各种单独设置(或程序文件)的形式输送到控制器的指令，单独设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片或系统执行特定处理的操作参数。在一些实施方案中，操作参数可以是由工艺工程师定义的配方的一部分，以在一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或晶片的管芯的制造或去除期间完成一个或多个处理步骤。
159.在一些实施方案中，系统控制器1430可以是与系统集成、耦合、以其它方式联网到系统或其组合的计算机的一部分或耦合到该计算机。例如，控制器可以在“云”中或在晶片厂(fab)主机系统的全部或一部分中，其可以允许对晶片处理的远程访问。计算机可以实现对系统的远程访问以监视制造操作的当前进展、检查过去制造操作的历史、从多个制造操作研究趋势或性能标准，以改变当前处理的参数、设置要跟随当前处理的处理步骤、或者开始新的处理。在一些示例中，远程计算机(例如服务器)可以通过网络(其可以包括本地网络或因特网)向系统提供处理配方。远程计算机可以包括使得能够输入或编程参数和/或设置的用户接口，然后将该参数和/或设置从远程计算机输送到系统。在一些示例中，系统控制器1430接收数据形式的指令，其指定在一个或多个操作期间要执行的每个处理步骤的参数。应当理解，参数可以特定于要执行的处理的类型和工具的类型，控制器被配置为与该工具接口或控制该工具。因此，如上所述，系统控制器1430可以是例如通过包括联网在一起并朝着共同目的(例如本文所述的处理和控制)工作的一个或多个离散控制器而呈分布式。用于这种目的的分布式控制器的示例是在与远程(例如在平台级或作为远程计算机的一部分)定位的一个或多个集成电路通信的室上的一个或多个集成电路，其组合以控制在室上的处理。
160.示例性的系统可以包括但不限于等离子体蚀刻室或模块、沉积室或模块、旋转漂洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(pvd)室或模块、化学气相沉积(cvd)室或模块、ald室或模块、ale室或模块、离子注入室或模块、轨道室或模块、euv光刻室(扫描机)或模块、干式光刻室或模块、以及可以与半导体晶片的制造和/或制备相关联或用于半导体晶片的制造和/或制备的任何其它半导体处理系统。
161.如上所述，根据将由工具执行的一个或多个处理步骤，控制器可以与一个或多个其他工具电路或模块、其它工具部件、群集工具、其他工具接口、相邻工具、邻近工具、位于整个工厂中的工具、主计算机、另一控制器、或在将晶片容器往返半导体制造工厂中的工具位置和/或装载口运输的材料运输中使用的工具通信。
162.euvl图案化的实施可利用任何合适的工具，其通常被称为扫描机，例如由asml(veldhoven，nl)所提供的twinscan nxe:平台。euvl图案化工具可以是独立的设备，衬底被移入其中或自其移出以用于本文所述的沉积与蚀刻。替代地，如下所述，euvl图案化工具可以是在较大的多构件工具上的模块。图15描绘了半导体处理集群工具架构，其具有与真空传送模块对接的真空整合式沉积、euv图案化、及干式显影蚀刻模块，适用于进行本文所述的处理。虽然可在缺少这样的真空整合装置的情况下实施这些处理，但这样的装置在某些实施方案中可能是有利的。
163.图13描绘了半导体处理集群工具架构，其具有与真空传送模块对接的真空整合式沉积和图案化模块，适用于进行本文所述的处理。用于在多个储存装置与处理模块之间“传
送”晶片的传送模块的配置可称为“集群工具架构”系统。根据特定处理的需求，沉积以及图案化模块是真空整合式的。在该集群上还可包括其它模块(例如用于蚀刻)。
164.真空传送模块(vtm)1538与四个处理模块1520a-1520d对接，其可各自进行优化以执行各种制造处理。作为一示例，处理模块1520a-1520d可用于执行沉积、蒸发、eld、干式显影、蚀刻、剥除、和/或其它半导体处理。例如，模块1520a可以是ald反应器，其可操作以执行本文所述的非等离子体的热原子层沉积中，例如可购自lam research corporation(fremont，ca)的vector工具。模块1520b可以是peald工具(例如lam)。应理解，图未必按比例绘制。
165.气锁1542及1546(亦称为装载锁或传送模块)与vtm 1538以及图案化模块1540对接。例如，如上所述，合适的图案化模块可为twinscan nxe:平台(由asml(veldhoven，nl)提供)。此工具架构容许工件(例如半导体衬底或晶片)在真空下传送，以便不在暴露之前反应。沉积模块与光刻工具的整合通过以下事实促成：考虑到环境气体(例如h2o、o2等)对于入射光子的强烈光学吸收性，euvl还需要大幅降低的压力。
166.如上所述，该整合架构仅为用于实行所述处理的工具的一可能实施方案。这些处理的实行也可使用更为常规的独立euvl扫描机以及沉积反应器(例如lam vector工具)作为模块，其为独立的或与其它工具(例如蚀刻、剥除等(例如lam kiyo或gamma工具))一同整合于集群架构中，例如参考图15所述的(但没有整合的图案化模块)。
167.气锁1542可以是“输出”装载锁，代表将衬底从供沉积模块1520a使用的vtm 1538传出至图案化模块1540，而气锁1546可以是“输入”装载锁，表示将衬底从图案化模块1540传送回vtm 1538。输入装载锁1546也可作为至工具外部的接合部，以用于衬底的进出。每一处理模块具有将该模块对接至vtm 1538的小面(facet)。例如，沉积处理模块1520a具有小面1536。在每一小面内，传感器(例如，图中所示的传感器1-18)用于，当晶片1526在相应的站与站之间移动时，检测晶片的通过。图案化模块1540及气锁1542、1546可类似地装配有额外的小面以及传感器(未显示)。
168.主要vtm机械手1522在模块(包括气锁1542及1546)之间传送晶片1526。在一实施方案中，机械手1522具有一手臂，而在另一实施方案中，机械手1522具有两手臂，其中每一手臂具有末端效应器1524以拾取晶片(例如晶片1526)而进行输送。前端机械手1544用于将晶片1526从输出气锁1542传送至图案化模块1540中、从图案化模块1540传送至输入气锁1546中。前端机械手1544也可在输入装载锁与工具外部之间输送晶片1526，以用于衬底的进出。由于输入气锁模块1546能够匹配在大气与真空之间的环境，所以晶片1526能在这两个压力环境之间移动而不会受损。
169.应当注意，相比于沉积工具，euvl工具通常在较高的真空下操作。如果情况是如此，则期望在由沉积传送至euvl工具期间增加衬底的真空环境，以容许衬底在进入图案化工具之前进行除气。输出气锁1542可提供此功能，通过将所传送的晶片维持在较低压力(不高于图案化模块1540中的压力)一段时间并抽空任何离去气体(off-gassing)，使得图案化工具1540的光学组件不会被来自衬底的离去气体所污染。输出离去气体气锁的合适压力为不超过1e-8torr。
170.在一些实施方案中，系统控制器1550(其可包括一或更多实体或逻辑控制器)控制集群工具和/或其分开的模块的一些或所有操作。应当注意，控制器可在集群架构本地、或
可位于制造楼层中的集群架构的外部、或位于远程位置并经由网络连接至集群架构。系统控制器1550可包括一或更多存储器设备以及一或更多处理器。处理器可包括中央处理单元(cpu)或计算机、模拟和/或数字输入/输出连接、步进马达控制板、及其它类似构件。在处理器上执行用于实施合适的控制操作的多个指令。这些指令可存储于与控制器相连的存储器设备上、或可通过网络而提供。在某些实施方案中，系统控制器执行系统控制软件。
171.系统控制软件可包括用于控制任何工具或模块操作的方面的应用与规模的时序的指令。系统控制软件可以任何适当的方式配置。例如，可编写各种处理工具构件子程序或控制对象，以控制实施各种处理工具程序所需的处理工具构件的操作。系统控制软件可以任何合适的计算器可读程序语言进行编码。在一些实施方案中，系统控制软件包括输入输出控制(ioc)序列指令，以控制上述的各种参数。例如，半导体制造处理的每一阶段可包括由系统控制器所执行的一或更多指令。例如，用于设定凝结、沉积、蒸发、图案化和/或蚀刻阶段的处理条件的指令可包括在相对应的配方阶段中。
172.在多种实施方案中，提供用于形成负型图案掩模的装置。该装置可包括用于图案化、沉积以及蚀刻的处理室、以及包括用于形成负型图案掩模的指令的控制器。指令可包括用于，在处理室中，执行下列处理的程序代码：通过euv暴露使衬底表面暴露，图案化在半导体衬底上的化学放大抗蚀剂(car)中的特征；使经光图案化的抗蚀剂进行干式显影；以及使用已图案化的光致抗蚀剂作为掩模以蚀刻下伏层或层堆叠件。显影可使用含卤化物化学品执行。
173.应当注意，控制晶片移动的计算机可在集群架构本地、或可位于制造楼层中的集群架构的外部、或位于远程位置并经由网络连接至集群架构。关于图12、13或14中任一者而在上文描述的控制器可以与图15中的工具一同实现。结论
174.公开在euv图案化的背景下的处理和装置，其用于金属和/或金属氧化物光致抗蚀剂的干式显影以例如形成图案化掩模。
175.应当理解，本文所述的示例与实施方案仅为了说明的目的，并据此向本领域技术人员建议各种修改或变化。虽然为了明确的目的，已经省略了各种细节，但可实施各种设计替代方案。因此，本示例应被视为是说明性的而非限制性的，且本公开内容不受限于本文所提出的细节，而是可在公开内容的范围中进行修改。