阵列基板和显示面板的制作方法

1.本技术涉及显示技术领域，尤其涉及一种阵列基板和显示面板。


背景技术：

2.随着显示技术的发展，液晶显示(liquid crystal display，lcd)面板和有机发光二极管显示(organic light emitting display，oled)面板得到了广泛的应用。其中对于采用低温多晶硅(low temperature poly silicon，ltps)的液晶显示面板，通常会在薄膜晶体管(thin film transistor，tft)的沟道处增加遮光层(light shield，ls)以减少光生漏电流的产生，但并不能完全消除漏电流，而漏电流的存在会导致像素电压波动，使像素亮度发生变化，进而导致显示面板出现闪烁异常。


技术实现要素：

3.本技术提供一种阵列基板和显示面板，以缓解现有显示面板存在闪烁异常的技术问题。
4.为解决上述问题，本技术提供的技术方案如下：
5.本技术实施例提供一种阵列基板，其包括：
6.衬底基板；
7.遮光层，设置于所述衬底基板上，所述遮光层包括间隔设置的多个遮光部；
8.多个晶体管，阵列排布在所述遮光层远离所述衬底基板的一侧，每一所述晶体管有源层包括间隔设置的源端和漏端；
9.其中，每一所述晶体管的所述源端与相邻所述晶体管的所述漏端在所述衬底基板上的正投影均在同一所述遮光部上，且同一所述晶体管的所述源端和所述漏端在所述衬底基板上的正投影分别在相邻且间隔设置的两个所述遮光部上。
10.在本技术实施例提供的阵列基板中，所述薄膜晶体管还包括多条设置于所述有源层远离所述遮光层一侧且沿第一方向延伸的栅极线，所述有源层包括间隔设置且沿第二方向延伸的第一有源部和第二有源部，以及连接所述第一有源部和所述第二有源部的第三有源部，其中所述第一有源部在对应所述栅极线的区域形成第一沟道，所述第二有源部在对应所述栅极线的区域形成第二沟道。
11.在本技术实施例提供的阵列基板中，所述源端位于所述第一有源部，且位于所述第一沟道远离所述第三有源部的一侧，所述漏端位于所述第二有源部，且位于所述第二沟道远离所述第三有源部的一侧。
12.在本技术实施例提供的阵列基板中，每一所述晶体管的所述第一沟道与相邻所述晶体管的所述第二沟道对应同一所述遮光部。
13.在本技术实施例提供的阵列基板中，所述第一沟道和所述第二沟道在所述衬底基板上的正投影位于所述遮光部在所述衬底基板上的正投影内。
14.在本技术实施例提供的阵列基板中，所述遮光部包括第一子遮光部、第二子遮光
部以及连接所述第一子遮光部和第二子遮光部的第三子遮光部，所述第一子遮光部对应所述源端和所述第一沟道设置，所述第二子遮光部对应所述漏端和所述第二沟道设置。
15.在本技术实施例提供的阵列基板中，所述第三子遮光部沿所述第二方向的宽度小于所述第一子遮光部和所述第二子遮光部沿所述第二方向的宽度。
16.在本技术实施例提供的阵列基板中，所述栅极线在所述衬底基板上的正投影与所述第三子遮光部在所述衬底基板上的正投影不重叠。
17.在本技术实施例提供的阵列基板中，每一所述晶体管的所述第一沟道与相邻所述晶体管的所述第二沟道的其中之一与所述遮光部对应设置。
18.在本技术实施例提供的阵列基板中，所述遮光部包括第一子遮光部、第二子遮光部以及连接所述第一子遮光部和第二子遮光部的第三子遮光部，所述第一子遮光部对应所述源端和所述第一沟道设置，所述第二子遮光部对应所述漏端设置。
19.本技术实施例还提供一种显示面板，包括前述实施例其中之一的所述阵列基板。
20.本技术的有益效果为：本技术提供的阵列基板和显示面板中，阵列基板包括衬底基板、设置于所述衬底基板上的遮光层以及阵列排布在所述遮光层远离所述衬底基板一侧的多个晶体管，所述遮光层包括间隔设置的多个遮光部，每一所述晶体管有源层包括间隔设置的源端和漏端，每一所述晶体管的所述源端与相邻所述晶体管的所述漏端在所述衬底基板上的正投影均在同一所述遮光部上，且同一所述晶体管的所述源端和所述漏端在所述衬底基板上的正投影分别在相邻且间隔设置的两个所述遮光部上，如此每一晶体管源端的电压跳变会使遮光部上的电位跳变，而该遮光部上电位的跳变会耦合至相邻晶体管的漏端，使相邻晶体管的漏端电压绝对值增大，以弥补由于漏电导致的漏端电压降低，进而使像素的亮度提升，解决了由于晶体管漏电导致的显示面板闪烁异常的问题。
附图说明
21.为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
22.图1为本技术实施例提供的阵列基板的一种俯视结构示意图。
23.图2为图1中沿a-a’的剖面结构示意图。
24.图3为本技术实施例提供的阵列基板上数据线和栅极线的排布示意图。
25.图4为本技术实施例提供的阵列基板的另一种俯视结构示意图。
26.图5为本技术实施例提供的阵列基板的又一种俯视结构示意图。
27.图6为本技术实施例提供的阵列基板的再一种俯视结构示意图。
28.图7为本技术实施例提供的显示面板的剖面结构示意图。
具体实施方式
29.以下各实施例的说明是参考附加的图示，用以例示本技术可用以实施的特定实施例。本技术所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本技术，而非用以
限制本技术。在图中，结构相似的单元是用以相同标号表示。在附图中，为了清晰理解和便于描述，夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的，但是本技术不限于此。
[0030]
请结合参照图1至图3，图1为本技术实施例提供的阵列基板的一种俯视结构示意图，图2为图1中沿a-a’的剖面结构示意图，图3为本技术实施例提供的阵列基板上数据线和栅极线的排布示意图。所述阵列基板100包括衬底基板10、遮光层2以及多个晶体管30，所述遮光层2设置于所述衬底基板10上，所述遮光层2包括间隔设置的多个遮光部20。多个所述晶体管30阵列排布在所述遮光层2远离所述衬底基板10的一侧，每一所述晶体管30有源层31包括间隔设置的源端32和漏端33。其中，每一所述晶体管30的所述源端32与相邻所述晶体管30的所述漏端33在所述衬底基板10上的正投影均在同一所述遮光部20上，且同一所述晶体管30的所述源端32和所述漏端33在所述衬底基板10上的正投影分别在相邻且间隔设置的两个所述遮光部20上。
[0031]
具体地，所述晶体管30还包括多条设置于所述有源层31远离所述遮光层2一侧且沿第一方向x延伸的栅极线40，所述栅极线40用于给所述晶体管30提供开关信号。所述有源层31包括间隔设置且沿第二方向y延伸的第一有源部311和第二有源部312，以及连接所述第一有源部311和所述第二有源部312的第三有源部313，如图1所示，所述有源层31的三个有源部用沿所述第二方向y延伸的虚线隔开以示意区分。所述有源层31的三个有源部使所述有源层31整体呈u型设计，而u型设计的有源层31使得每个所述晶体管30相当于由两个薄膜晶体管(tft)串联形成，如此能够有效减小所述晶体管30的漏电流。当然地，本技术不限于此，本技术的有源层31还可为其他类型，使得所述晶体管30由单个或更多个薄膜晶体管形成。其中所述第一方向x为水平方向，所述第二方向y为竖直方向，当然地，本技术不限于此，本技术的所述第一方向x也可为竖直方向，所述第二方向y为水平方向，且所述第一方向x和所述第二方向y之间还可呈其他夹角。
[0032]
所述第一有源部311在对应所述栅极线40的区域形成第一沟道3111，所述第二有源部312在对应所述栅极线40的区域形成第二沟道3121，如图1所示，所述有源层31的沟道用虚线框示意出。所述源端32位于所述第一有源部311，且位于所述第一沟道3111远离所述第三有源部313的一侧，所述漏端33位于所述第二有源部312，且位于所述第二沟道3121远离所述第三有源部313的一侧。
[0033]
可选地，所述有源层31的材料包括低温多晶硅等半导体材料，所述栅极线40上的开关信号能够使所述有源层31的所述第一沟道3111和所述第二沟道3121导通，位于所述第一沟道3111两侧的第一有源部311形成有第一轻掺杂区(lightly doped drain，ldd)3112，位于所述第二沟道3121两侧的第二有源部312形成有第二轻掺杂区3122，设置所述第一轻掺杂区3112和所述第二轻掺杂区3122能够降低晶体管30的导通电场，减小漏电流。
[0034]
所述第一轻掺杂区3112和所述第二轻掺杂区3122之间的有源层31为重掺杂区3131，且所述第一轻掺杂区3112远离所述第三有源部313一侧的第一有源部311以及所述第二轻掺杂区3122远离所述第三有源部313一侧的第二有源部312也均为重掺杂区3131，也即所述有源层31除了所述第一沟道3111、所述第二沟道3121、所述第一轻掺杂区3112以及所述第二轻掺杂区3122之外的区域均为重掺杂区3131。如图1所示，所述有源层31的轻掺杂区和重掺杂区之间用沿所述第一方向x延伸的虚线隔开以示意区分。而设置所述重掺杂区
3131能够使所述有源层31与对应的金属走线之间形成欧姆接触，其中所述源端32和所述漏端33均对应于所述重掺杂区3131，以使所述源端32和所述漏端33与对应的金属走线形成欧姆接触，比如所述源端32与数据线52连接，所述数据线52用于通过所述源端32给所述晶体管30提供源极驱动信号，所述数据线52可沿所述第二方向y设置，所述数据线52与所述栅极线40交错限定出多个像素区域；所述漏端33与漏电极51连接，用于给像素提供驱动电压。
[0035]
下面将具体阐述所述阵列基板100上各膜层的结构及位置关系：
[0036]
所述遮光部20设置在所述衬底基板10上，所述遮光部20的材料包括mo、cu、cr等金属或者其他具有吸光性质的材料。所述衬底基板10可以为刚性基板或柔性基板，当所述衬底基板10为刚性基板时，包括玻璃基板、透明树脂材料等；当所述衬底基板10为柔性基板时，包括聚酰亚胺等。
[0037]
所述遮光部20以及所述衬底基板10上覆盖一层阻隔层11，以防止水氧透过衬底基板10向所述阵列基板100上的元器件扩散，并能阻隔所述遮光部20的重金属向所述阵列基板100上的元器件扩散，同时还能使所述遮光部20与所述阵列基板100的其他元器件保持绝缘。所述阻隔层11的材料包括氧化硅、氮化硅以及氮氧化硅等无机材料，但本技术不限于此。
[0038]
所述晶体管30设置在所述阻隔层11远离所述遮光部20的一侧，所述晶体管30包括有源层31、栅电极41以及源漏电极，因为图2为图1中一个方向的剖面示意图，故图2仅示出了漏电极51以及部分所述有源层31。具体地，所述有源层31设置在所述阻隔层11上，所述有源层31包括第二沟道3121、位于所述第二沟道3121两侧的第二轻掺杂区3122以及位于所述第二轻掺杂区3122远离所述第二沟道3121的重掺杂区3131，所述第二沟道3121、所述第二轻掺杂区3122以及部分所述重掺杂区3131在所述衬底基板10上的正投影在所述遮光部20在所述衬底基板10上的正投影内，以使所述遮光部20遮挡所述第二沟道3121，以避免光线透过所述衬底基板10照射到所述第二沟道3121上，产生光生漏电流。
[0039]
所述有源层31以及所述阻隔层11上覆盖有栅极绝缘层12，所述栅电极41设置在所述栅极绝缘层12上，所述栅电极41与所述栅极线40电连接，当然地，所述栅电极41也可与所述栅极线40一体式设计，即所述栅极线40即为所述栅电极41。所述栅电极41与所述有源层31的所述第二沟道3121对应设置，当所述栅极线40给所述栅电极41提供一扫描信号(也即前面提到的开关信号)时，所述第二沟道3121导通，此时所述第二沟道3121两侧的重掺杂区3131导通。
[0040]
所述栅电极41以及所述栅极绝缘层12上覆盖有层间绝缘层13，所述源漏电极设置在所述层间绝缘层13上，图2以所述漏电极51示意，所述漏电极51通过所述层间绝缘层13的第一过孔131与所述有源层31的重掺杂区3131电连接，与所述漏电极51连接的重掺杂区3131即为所述有源层31的漏端33。可以理解的是，所述源电极也通过所述层间绝缘层13的第二过孔132与所述有源层31的所述源端32连接，同时所述数据线52和所述源漏电极同层设置，所述数据线52与所述源电极电连接，以给所述晶体管30的所述源端32提供数据驱动信号。
[0041]
需要说明的是，本技术中的“同层设置”是指在制备工艺中，将相同材料形成的膜层进行图案化处理得到至少两个不同的特征，则所述至少两个不同的特征同层设置。比如，本实施例的所述漏电极51与所述数据线52由同一导电膜层进行图案化处理后得到，则所述
漏电极51与所述数据线52同层设置。
[0042]
所述漏电极51以及所述层间绝缘层13上覆盖有平坦层14，所述平坦层14上设置有像素电极60，所述像素电极60通过所述平坦层14的过孔与所述漏电极51连接，所述像素电极60用于给像素提供驱动信号。具体地，当所述栅极线40提供一扫描信号使所述晶体管30打开，所述数据线52的数据信号通过所述源电极传给所述有源层31的所述源端32，所述源端32通过第一沟道3111、第二沟道3121把数据信号传到所述漏端33，所述漏端33通过所述漏电极51把数据信号传到所述像素电极60。当然地，所述阵列基板100上还设置有存储电容，在所述晶体管30打开的时候，数据信号还写入到所述存储电容，给所述存储电容充电；当所述晶体管30关闭时，所述存储电容能够继续给所述像素电极60提供驱动信号，但此时所述源端32和所述漏端33存在电压差，使得所述漏端33不可避免的会向所述源端32漏电流，漏电流会导致提供给所述像素电极60的驱动信号减弱，使得像素亮度降低，出现闪烁异常。
[0043]
而本技术的所述遮光部20能够改善闪烁异常现象。具体地，每一所述晶体管30的所述第一沟道3111与相邻所述晶体管30的所述第二沟道3121对应同一所述遮光部20，且所述第一沟道3111和所述第二沟道3121在所述衬底基板10上的正投影在所述遮光部20在所述衬底基板10上的正投影内，以使所述遮光部20能够完全遮挡所述第一沟道3111和所述第二沟道3121。
[0044]
另外，同一所述晶体管30的所述第一沟道3111和所述第二沟道3121分别对应两个不同的所述遮光部20，具体地，在同一所述晶体管30内，所述第一沟道3111在所述衬底基板10上的正投影在一个所述遮光部20上，而所述第二沟道3121在所述衬底基板10上的正投影在另一个所述遮光部20上，且这两个所述遮光部20相邻间隔设置。
[0045]
下面将具体阐述本技术的所述遮光部20设计能够改善闪烁异常的原理：
[0046]
本技术像素的驱动方式为列翻转驱动方式，即在同一帧内，每相邻的两列像素的驱动电压的极性相反，以l127灰阶画面为例，在同一帧内，相邻的两个像素中，其中一个像素的晶体管30的源端32充入正v
l127
电压，而另一个像素的晶体管30的源端32充入负v
l127
电压，也即每相邻的两条数据线52分别给对应晶体管30的源端32提供极性相反的电压。
[0047]
具体地，本实施例图示的每个晶体管30即表示一个像素，相邻的两个晶体管30即表示相邻的两个像素，其中一个晶体管30在第一帧，所述源端32先充进正v
l127
电压，栅极扫描信号从第一行一直往下级传，级传至本行的栅极线40时，该晶体管30的第一沟道3111和第二沟道3121导通，使所述漏端33灌入与所述源端32相同的正v
l127
电压。随后栅极线40关闭，该晶体管30处于关闭状态，此时所述源端32置入gnd电位，该晶体管30的所述漏端33会向所述源端32漏电，导致像素亮度变低。在进入到第二帧时，该晶体管30的源端32先充入负v
l127
电压，使得该晶体管30的源端32和漏端33的电压差增大，进而使漏端33电压漏电加快，像素亮度变低。直至栅极扫描信号再次扫描本行时，该晶体管30的第一沟道3111和第二沟道3121导通，使所述漏端33灌入与所述源端32相同的负v
l127
电压，该像素亮度变亮。
[0048]
相对应地，相邻的两个晶体管30中的另一个晶体管30在第一帧，所述源端32先充进负v
l127
电压，该晶体管30打开，所述漏端33灌入与所述源端32相同的负v
l127
电压。随后栅极线40关闭，该晶体管30处于关闭状态，此时所述源端32置入gnd电位。在进入到第二帧时，该晶体管30的源端32先充入正v
l127
电压。
[0049]
而相邻的两个晶体管30中，其中一个晶体管30的源端32与相邻的另一个晶体管30的漏端33对应同一个所述遮光部20，所述遮光部20与所述源端32和所述漏端33之间通过所述阻隔层11隔开，则所述遮光部20与所述源端32以及所述漏端33之间均会形成寄生电容。相邻的两个晶体管30中的其中一个晶体管30从第一帧转变为第二帧时，该晶体管30的源端32电位会分别从正v
l127
至gnd并从gnd至负v
l127
电位跳变，所述遮光部20与所述源端32之间存在寄生电容，导致所述遮光部20电位会向负跳变。而同一块所述遮光部20与相邻晶体管30中的另一个晶体管30的漏端33同样存在寄生电容，所述遮光部20电位向负跳变会带动另一个晶体管30的漏端33电压向下跳变，使另一个晶体管30的漏端33受到所述遮光部20向负跳变的耦合，电压也向负跳变。而此时相邻晶体管30中的另一个晶体管30的源端32灌入的是负v
l127
电压，相应地，该晶体管30的漏端33电压也为负值，如此受到所述遮光部20向负跳变的耦合会使漏端33电压的绝对值增加，可弥补由于漏电导致的漏端33电压绝对值降低，使像素的亮度提升，改善由于晶体管30漏电导致的闪烁异常。
[0050]
在一种实施例中，请参照图4，图4为本技术实施例提供的阵列基板的另一种俯视结构示意图。与上述实施例不同的是，所述遮光部20包括第一子遮光部21、第二子遮光部22以及连接所述第一子遮光部21和第二子遮光部的第三子遮光部23，所述第一子遮光部21对应所述源端32和所述第一沟道3111设置，所述第二子遮光部22对应所述漏端33和所述第二沟道3121设置。所述第三子遮光部23沿所述第二方向y的宽度小于所述第一子遮光部21和所述第二子遮光部22沿所述第二方向y的宽度。所述栅极线40在所述衬底基板10上的正投影与所述第三子遮光部23在所述衬底基板10上的正投影不重叠，如此使得所述栅极线40与所述第三子遮光部23不存在重叠部分，以减小所述遮光部20与所述栅极线40之间的寄生电容。其他说明请参照上述实施例，在此不再赘述。
[0051]
在一种实施例中，请参照图5，图5为本技术实施例提供的阵列基板的又一种俯视结构示意图。与上述实施例不同的是，每一所述晶体管30的所述第一沟道3111与相邻所述晶体管30的所述第二沟道3121的其中之一与所述遮光部20对应设置。所述遮光部20包括第一子遮光部21、第二子遮光部22以及连接所述第一子遮光部21和第二子遮光部22的第三子遮光部23，所述第一子遮光部21对应所述源端32和所述第一沟道3111设置，所述第二子遮光部22对应所述漏端33设置。
[0052]
或者，如图6所示，图6为本技术实施例提供的阵列基板的再一种俯视结构示意图，所述遮光部20包括第一子遮光部21、第二子遮光部22以及连接所述第一子遮光部21和第二子遮光部22的第三子遮光部23，所述第一子遮光部21对应所述源端32设置，所述第二子遮光部22对应所述第二沟道3121和所述漏端33设置。如此每一所述遮光部20仅遮挡相邻的两个晶体管30中的一个沟道，避免当同一晶体管30的所述源端32和所述漏端33之间距离较小时，可能导致相邻的两个所述遮光部20连在一起。其他说明请参照上述实施例，在此不再赘述。
[0053]
在一种实施例中，请参照图7，图7为本技术实施例提供的显示面板的剖面结构示意图。所述显示面板1000包括上述实施例其中之一的阵列基板100。可选地，所述显示面板1000包括oled显示面板、液晶显示面板、qled显示面板以及qd-oled显示面板等。当所述显示面板1000为oled显示面板时，所述显示面板还包括设置在所述阵列基板100上的发光功能层、封装层等。
[0054]
当所述显示面板1000为液晶显示面板时，所述显示面板1000还包括与所述阵列基板100相对设置的彩膜基板200、设置在所述阵列基板100和所述彩膜基板200之间的液晶分子300、设置于所述阵列基板100远离所述彩膜基板200一侧的背光模组400、位于所述背光模组400和所述阵列基板100之间的下偏光片500以及位于所述彩膜基板200远离所述阵列基板100一侧的上偏光片600。当然地，当所述显示面板1000要实现触控等功能时，所述显示面板还可包括触控层等结构，在此不再赘述。
[0055]
根据上述实施例可知：
[0056]
本技术提供一种阵列基板和显示面板，阵列基板包括衬底基板、设置于所述衬底基板上的遮光层以及阵列排布在所述遮光层远离所述衬底基板一侧的多个晶体管，所述遮光层包括间隔设置的多个遮光部，每一所述晶体管的有源层包括间隔设置的源端和漏端，每一所述晶体管的所述源端与相邻所述晶体管的所述漏端在所述衬底基板上的正投影均在同一所述遮光部上，且同一所述晶体管的所述源端和所述漏端在所述衬底基板上的正投影分别在相邻且间隔设置的两个所述遮光部上，如此每一晶体管源端的电压跳变会使遮光部上的电位跳变，而该遮光部上电位的跳变会耦合至相邻晶体管的漏端，使相邻晶体管的漏端电压绝对值增大，以弥补由于漏电导致的漏端电压降低，进而使像素的亮度提升，解决了由于晶体管漏电导致的显示面板闪烁异常的问题。
[0057]
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
[0058]
以上对本技术实施例进行了详细介绍，本文中应用了具体个例对本技术的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本技术的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例的技术方案的范围。