阵列基板、显示面板及显示装置的制作方法

1.本技术实施例涉及显示装置技术领域，尤其涉及一种阵列基板、显示面板及显示装置。


背景技术：

2.在显示面板中，栅极驱动电路采用goa(gate driver on array，阵列基板行驱动)设计，即将栅极驱动电路集成在显示面板的阵列基板上，替代由外接硅片制作的驱动芯片，可以省掉gate ic(gateintegrated circuit，栅极驱动集成电路)部分以及扇出型(fanout)布线空间，以简化阵列基板的结构。利用goa技术集成在阵列基板上的栅极驱动电路也称为goa电路。
3.栅极驱动电路包括级联的多级移位寄存器单元、驱动移位寄存器单元工作的信号线，以及连接信号线与移位寄存器单元的连接线。在阵列基板制作过程中，栅极驱动电路制作完成后还具有制作有机膜层和钝化层的工序，然而在有机膜层和钝化层的制作过程中容易发生esd(electro-static discharge，静电释放)，影响移位寄存器单元中薄膜晶体管特性，严重时导致击穿失效，进而导致后续点灯出现显示异常不良，影响产品的质量与性能。


技术实现要素：

4.有鉴于此，本技术实施例的目的在于提出一种阵列基板、显示面板及显示装置。
5.第一方面，本技术实施例提供一种阵列基板，包括单元区以及位于所述单元区一侧的走线区，所述单元区设置有级联的多个移位寄存器单元，所述走线区设置有控制所述移位寄存器单元的多根信号线，至少一根所述信号线为第一信号线，所述第一信号线与所述移位寄存器单元通过第一连接线连接，所述移位寄存器单元包括与所述第一连接线连接的第一连接端；
6.所述阵列基板包括依次层叠设置的栅极层、栅绝缘层、源漏金属层、钝化层和电极层；所述第一连接端位于所述栅极层，所述第一信号线位于所述栅极层或所述源漏金属层，所述第一连接线包括与所述电极层同层制作的部分或全部。
7.在本技术实施例提供的阵列基板，连接信号线与goa单元的连接线部分或全部在电极层工艺时完成制作，从而使得阵列基板在制作钝化层时，信号线与goa单元处于断开的状态，即使发生esd，esd也不会进入goa单元，从而不会影响goa单元中薄膜晶体管特性以及避免击穿失效。
8.在一种可能的实施方式中，所述第一连接线包括第一组合段、第二组合段和第三组合段，所述第一信号线位于所述栅极层和所述源漏金属层中的一方，所述第一组合段和所述第二组合段位于所述栅极层和所述源漏金属层中的另一方；
9.所述第一组合段通过第一过孔与所述第一信号线连接，所述第二组合段通过第二过孔与所述第一连接端连接，所述第三组合段位于所述电极层，并通过第三过孔与所述第一组合段相连，通过第四过孔与所述第二组合段相连；
10.所述第三过孔、所述第四过孔和所述第三组合段为与所述电极层同层制作的结构。
11.在一种可能的实施方式中，所述阵列基板包括相对设置的数据绑定侧和数据绑定对侧，所述走线区和所述单元区位于所述数据绑定侧和所述数据绑定对侧之间；所述第一连接线自所述走线区靠近所述数据绑定对侧一侧引出，并在所述数据绑定对侧延伸进入所述单元区。
12.在一种可能的实施方式中，所述第二组合段和所述第三组合段位于所述单元区。
13.在一种可能的实施方式中，所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔中的至少一方为双过孔结构。
14.在一种可能的实施方式中，所述第一组合段自对应所述第一信号线沿所述单元区和所述走线区之间的方向延伸，所述第二组合段和所述第三组合段位于所述单元区。
15.在一种可能的实施方式中，所述第一信号线位于所述栅极层或所述源漏金属层；
16.所述第一连接线包括连接线本体，所述连接线本体自对应所述第一信号线沿所述单元区和所述走线区之间的方向延伸，所述连接线本体的一端通过第一过孔与所述第一信号线连接，所述连接线本体的另一端通过第二过孔与所述第一连接端相连；所述连接线本体、所述第一过孔和所述第二过孔为与所述电极层同层制作的结构。
17.在一种可能的实施方式中，所述第二过孔与所述第一连接端之间设置有中间转接盘，所述中间转接盘位于所述源漏金属层，并通过过孔与所述第一连接端相连。
18.在一种可能的实施方式中，所述第一过孔或所述第二过孔为双过孔结构。
19.在一种可能的实施方式中，所述电极层为铟锡氧化物或铟锌氧化物制作的透明金属层。
20.在一种可能的实施方式中，至少一根所述信号线为第二信号线，所述第二信号线包括断开的第四组合段和第五组合段，以及通过过孔连接所述第一组合段和所述第二组合段的中间组合段，所述中间组合段为与所述电极层同层制作的结构。
21.在一种可能的实施方式中，多根所述信号线在所述走线区内沿远离所述单元区的方向并排设置，所述走线区远离所述单元区外侧设置有帧起始信号线，所述第一连接线包括帧起始信号线。
22.在一种可能的实施方式中，所述阵列基板包括有机膜层，所述钝化层包括位于所述有机膜层两侧的第一钝化层和第二钝化层，所述第一钝化层层叠设置于所述源漏金属层的一侧，所述电极层层叠设置于所述第二钝化层的一侧。
23.第二方面，本技术实施例同时提供了一种显示面板，包括第一方面实施例中任一项所述的阵列基板，还包括与所述阵列基板相对设置的彩膜基板，以及位于所述阵列基板与所述彩膜基板之间的液晶层。
24.第三方面，本技术实施例同时提供了一种显示装置，包括第二方面实施例中所述的显示面板。
附图说明
25.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
申请一个或多个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1为本技术实施例提供的一种液晶显示面板的结构示意图；
27.图2为本技术实施例提供的一种阵列基板的正视图；
28.图3为本技术实施例提供的一种goa电路的局部示意图；
29.图4为本技术实施例提供的一种阵列基板的层叠示意图
30.图5为图3中第一组合段与帧起始信号线stv的连接示意图；
31.图6为图3中第一组合段、第二组合段和第三组合段的连接示意图；
32.图7为本技术实施例提供的另一种第一连接线的结构示意图；
33.图8为本技术实施例提供的另一种第一连接线的结构示意图；
34.图9为图8中连接线本体与第一连接端的连接示意图；
35.图10为图8中另一种实施方式中连接线本体与第一连接端的连接示意图；
36.图11为本技术实施例提供的另一种goa电路的局部示意图。
37.附图标记说明：
38.1-阵列基板、2-液晶层、3-彩膜基板、4-第四侧、5-第一侧、6-数据驱动电路、7-栅极驱动电路、8-第三侧、9-第二侧、10-显示区、11-走线区、12-单元区、13-第一过孔、14-第一组合段、15-第三组合段、16-第二组合段、17-第一连接端、18-第二过孔、19-第四过孔、20-第三过孔、21-栅极层、22-衬底基板、23-栅绝缘层、24-第一钝化层、25-有机膜层、26-电极层、27-第二钝化层、28-源漏金属层、29-连接线本体、30-中间转接盘、31-第四组合段、32-第五组合段、33-中间组合段。
具体实施方式
39.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
40.本技术实施例提供了一种显示装置，该显示装置可以为手机、笔记本电脑、平板电脑、电视、显示器、车载显示装置、可穿戴设备、触控一体机或会议大屏等需要进行内容显示的装置，显示装置包括液晶显示面板，液晶显示面板可以为扭曲向列(tn，twisted nematic)型、平面转换(ips，in plane switching)型、高级超维场开关(ads，advanced super dimension switch)型、超高级超维场开关(hads，highadvanced super dimension switch)型等任意类型的显示模式。
41.图1为本技术实施例提供的一种液晶显示面板的结构示意图，如图1所示，该液晶显示面板包括阵列基板1(array)、彩膜基板3(cf)以及液晶层2(lc)，在阵列基板1和彩膜基板3对盒(cell)后，液晶层2填充于阵列基板1和彩膜基板3之间。液晶显示面板包括多个像素单元排列形成的像素阵列，像素阵列中包括沿第一方向延伸的像素行，以及，沿第二方向延伸的像素列。周边区设置于显示区10的外周。另外本文定义阵列基板1与彩膜基板3的对盒方向为第三方向，第一方向、第二方向和第三方向两两垂直，第三方向也平行于该液晶显示面板的出光方向。
42.图2为本技术实施例提供的一种阵列基板的正视图，也即在与出光方向垂直的平面的内的结构示意图，如图2所示，该阵列基板1显示区10(active aera，简称aa区)和周边区，显示区10为与像素阵列对应的区域，在显示区10内设置有控制像素单元显示的像素电路，像素电路包括交叉设置的多根栅线和多根数据线，还包括连接于栅线和数据线之间的薄膜晶体管，薄膜晶体管对应像素单元设置，因此该薄膜晶体管在本文中被称为像素晶体管，位于同一行像素单元的像素晶体管连接同一根栅线，位于同一列像素单元的像素晶体管连接同一根数据线。
43.阵列基板1在周边区设置有与栅线相连的栅极驱动电路7，以及与数据线连接的数据驱动电路6。在液晶显示面板的显示过程中，通过栅极驱动电路7输出栅极扫描信号来逐行扫描访问像素阵列中的各像素单元；数据驱动电路6可以将需要显示的显示数据转换成数据电压信号，在每一行栅线被扫描的同时，数据驱动电路6通过各条数据线将数据电压信号写入该行的像素电路，以点亮该行像素单元，最终实现整个显示区10的显示。
44.阵列基板1和显示区10可以为任意形状，例如正方形、圆形或矩形等，在图2所示的实施方式中，第一方向为左右延伸的横向方向，第二方向为上下延伸的纵向方向，阵列基板1与显示区10均为矩形，且两个矩形均具有平行于第一方向的侧边以及平行于第二方向的侧边。
45.周边区包括沿第一方向相对设置的第一侧5和第二侧9，以及沿第二方向相对设置的第三侧8和第四侧4；数据驱动电路6绑定于第三侧8或第四侧4，该绑定数据驱动电路6的一侧通常又被称为dp(data pad，数据绑定侧)侧，而第三侧8和第四侧4中与dp侧相对的一侧通常又被称为dpo(data pad opposite，数据绑定对侧)侧。栅极驱动电路7可以设置在第一侧5或者第二侧9，或者在第一侧5和第二侧9重均设置。
46.在本实施例中，第一侧5位于第二侧9的下方，第三侧8位于第四侧4的左方。dp侧为第一侧5，dpo侧为第二侧9，栅极驱动电路7设置于第三侧8。
47.栅极驱动电路7采用goa(gate driver on array，阵列基板1行驱动)设计，即将栅极驱动电路7集成在显示面板的阵列基板1上，替代由外接硅片制作的驱动芯片，可以省掉gate ic(gateintegrated circuit，栅极驱动集成电路)部分以及扇出型(fanout)布线空间，以简化阵列基板1的结构。利用goa技术集成在阵列基板1上的栅极驱动电路7也称为goa电路。
48.栅极驱动电路7包括在第一方向上相邻设置的单元区12和走线区11，在单元区12中设置有在第二方向上级联的多级移位寄存器单元，移位寄存器单元可以简称goa单元，goa单元与对应的栅线相连。当前级goa单元输出信号除了输出驱动本行像素单元的像素晶体管外，还输出至上一级goa单元(如果有的话)，作为上一级goa单元的复位信号；还输出至下一级goa单元(如果有的话)，作为下一级goa单元的输入信号。
49.走线区11内沿第一方向并排设置有控制goa单元工作的多根信号线，信号线沿第二方向延伸，信号线通常包括帧起始信号线stv、时钟信号线clk、不同电压的电源信号线以及复位信号线reset等。信号线通过连接线与goa单元相连，goa单元上设置有与连接线连接的连接端。
50.图3为本技术实施例提供的一种goa电路的局部示意图，如图3所示，在本实施例中，相对于第二方向远离单元区12的过程中，信号线包括并排设置的帧起始信号线stv、时
钟信号线clk、第一电源信号线vdde、第二电源信号线vddo、第三电源信号线vgl、第四电源信号线lvgl和复位信号线reset，其中，时钟信号线clk在帧起始信号线stv与第一电源信号线vdde之间又包括第四时钟信号线clk4、第三时钟信号线clk3、第二时钟信号线clk2和第一时钟信号线clk1。连接信号线和goa单元的连接线设置有对应的多条。
51.通过上述描述可知，帧起始信号线stv位于走线区11远离单元区12的最外侧，帧起始信号线stv作为goa电路刚开始一级或几级goa单元的的输入信号input。在栅极驱动电路7工作过程中，扫描信号一般从dpo侧给入，也就是说，帧起始信号线stv仅与靠近dpo侧的一级或几级goa单元相连。
52.图4为本技术实施例提供的一种阵列基板的层叠示意图，如图4所示，在层叠结构上，阵列基板1包括衬底基板22、栅极层(gate)21、栅绝缘层(gi)23、源漏金属层(sd)28、钝化层(pvx)和电极层26。电极层26为ito(indium tin oxides，氧化铟锡)、izo(indium zin oxides，氧化铟锌)等透明金属氧化物材料制成的透明金属层，用于制作阵列基板1中的电极。
53.其中，在一些显示面板的阵列基板1中，阵列基板1设置有机膜层25。本文以具有有机膜层25的产品为例，钝化层包括位于有机膜层25两侧的第一钝化层24和第二钝化层27，第一钝化层24靠近源漏金属层28设置，第二钝化层27靠近电极层26设置。
54.在相关技术中的goa电路中，goa单元的连接端和信号线设置在栅极层21，连接线设置在源漏金属层28，并自对应的信号线沿第二方向延伸至单元区12与goa单元相连；在连接线连接的信号线靠近单元区12的一侧还具有其它信号线时，连接线需横跨其它信号线设置。例如，在图3所示的产品中，相关技术中与帧起始信号线stv相连的连接线，需横跨第四时钟信号线clk4、第三时钟信号线clk3、第二时钟信号线clk2、第一时钟信号线clk1、第一电源信号线vddo、第二电源信号线vdde、第三电源信号线vgl、第四电源信号线lvgl和复位信号线reset后，延伸至单元区12与goa单元相连接。
55.在阵列基板1的制作过程中，在栅极层21、栅绝缘层23与源漏金属层28制作完成后，需通过有机膜工序制作有机膜，通过钝化层工序制作钝化层；然后制作电极层26。
56.然而有机膜层25和钝化层的制作过程中容易发生esd(electro-static discharge，静电释放)，而静电释放时，信号线已经通过连接线与goa单元相连，静电会通过连接线引入goa单元，影响goa单元中薄膜晶体管特性，严重时导致击穿失效，进而导致后续点灯出现显示异常不良，影响产品的质量与性能。
57.另外，静电还会导致连接线与横跨信号线之间发生短接，在实际检测中发现，帧起始信号线stv与其他goa走线跨接位置更容易发生esd，其原因在于帧起始信号线stv延伸长度较长，容易积累电荷，且相比于其他信号线，帧起始信号线stv仅与一个或几个goa单元相连，连接线数目较少，静电释放路径相对较少，易发生esd。
58.鉴于此，本技术实施例提供了一种阵列基板1，在该阵列基板1中，连接帧起始信号线stv与goa单元的连接线部分或全部在电极层26工艺时完成制作，从而使得阵列基板1在制作有机膜层25和钝化层时，帧起始信号线stv与goa单元处于断开的状态，即使发生esd，esd也不会进入goa单元，从而不会影响goa单元中薄膜晶体管特性以及避免击穿失效。
59.本文定义连接帧起始信号线stv与goa单元的连接线为第一连接线，goa单元与第一连接线连接的端部为第一连接端17。
60.图5为图3中第一组合段与帧起始信号线stv的连接示意图，即图3中a-a位置的截面图；图6为图3中第一组合段、第二组合段和第三组合段的连接示意图；即图3中b-b位置的截面图，如图3至图6所示，第一连接线包括第一组合段14、第二组合段16和第三组合段15，帧起始信号线stv位于栅极层21，第一组合段14和第二组合段16位于源漏金属层28；在其它的实施方式中，帧起始信号线stv可以位于源漏金属层28，相应的，第一组合段14和第二组合段16位于栅极层21。
61.第一组合段14通过第一过孔13与帧起始信号线stv连接，并沿第二方向延伸至单元区12，第二组合段16通过第二过孔18与第一连接端17连接；第三组合段15位于电极层26，并通过第三过孔20与第一组合段14相连，通过第四过孔19与第二组合段16相连。第一过孔13、第三过孔20、第四过孔19和第三组合段15为与电极层26同层制作的结构。
62.由于第一过孔13、第三过孔20、第四过孔19和第三组合段15为与电极层26同层制作的结构，使得阵列基板1在制作有机膜层25和钝化层时，第一组合段14和第二组合段16处于断开的状态，也就是说，帧起始信号线stv与goa单元处于断开的状态，即使发生esd，esd也不会进入goa单元，从而不会影响goa单元中薄膜晶体管特性以及避免击穿失效。
63.图7为本技术实施例提供的另一种第一连接线的结构示意图，如图7所示，为了避免第一连接线在跨接其它信号线时发生短接，在另外可能的实施方式中，第一连接线采用绕线设置，即第一连接线中的第一组合段14自走线区11靠近dpo侧的一侧引出，并在dpo侧延伸进入单元区12，第二组合段16和第三组合段15可以参考上文描述，此处不再赘述。
64.另外，在可能的实施方式中，帧起始信号线stv可以在dpo侧超出其他信号线一端距离，第一连接线在超出的部分引出，如此更方便引线。
65.图8为本技术实施例提供的另一种第一连接线的结构示意图，图9为图8中连接线本体29与第一连接端17的连接示意图，即图8中c-c位置的截面图，如图8和图9所示，第一连接线包括连接线本体29，连接线本体29自对应帧起始信号线stv沿单元区12和走线区11之间的方向延伸，连接线本体29的一端通过第一过孔13与帧起始信号线stv连接，连接线本体29的另一端通过第二过孔18与第一连接端17相连。
66.连接线本体29、第一过孔13和第二过孔18为与电极层26同层制作的结构。
67.由于连接线本体29、第一过孔13和第二过孔18为与电极层26同层制作的结构，使得阵列基板1在制作有机膜层25和钝化层时，帧起始信号线stv与goa单元处于断开的状态，即使发生esd，esd也不会进入goa单元，从而不会影响goa单元中薄膜晶体管特性以及避免击穿失效。
68.另外，连接线本体29设置在电极层26，增大了与信号线的距离，即使存在跨接的信号线的情形，较大的间距也可以避免发生由于静电导致的短接问题。
69.图10为图8中另一种实施方式中连接线本体29与第一连接端17的连接示意图，请参考图8和图10，第二过孔18与第一连接端17之间设置有中间转接盘30，中间转接盘30位于源漏金属层28，并通过过孔与第一连接端17相连。
70.图11为本技术实施例提供的另一种goa电路的局部示意图，如图11所示，该实施方式与图8中实施方式的区别在于，帧起始信号线stv采用打断方式，包括断开的第四组合段31和第五组合段32，以及通过过孔连接第一组合段14和第二组合段16的中间组合段33，中间组合段33为与电极层26同层制作的结构，可以参考上述实施方式中的连接结构。
71.需要说明的是，信号线的打断位置可以不固定，可以位于靠近dpo侧，也可以位于靠近dp侧的位置，还可以位于中间等位置，通过打断信号线，在制作有机膜层和钝化层之前降低信号线的长度，减少电荷的累积，减少esd发生概率。
72.上述实施例中帧起始信号线stv为例进行说明，显然可以用于任何信号线，本文中定义采用第一连接线连接goa单元的信号线为第一信号线，第信号线采用上述实施方式中的第一连接线与goa单元相连。定义采用打断方式布线的信号线为第二信号线。
73.另外，上述过孔结构，在可能的情况下，可以采用如图5中示例的双过孔结构，以保证连接的可靠性。
74.在本技术实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
75.在本技术实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术实施例中的具体含义。
76.此外，上文所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
77.至此，已经结合附图所示的优选实施方式描述了本技术的技术方案，但是，本领域技术人员容易理解的是，本技术的保护范围显然不局限于这些具体实施方式。在不偏离本技术的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本技术的保护范围之内。