半导体器件及其制造方法与流程

1.本发明涉及半导体集成电路的技术领域，特别涉及一种半导体器件及其制 造方法。


背景技术：

2.在半导体制造技术领域中，通常会在半导体晶圆上制备焊盘结构，以便后 续基于焊盘结构实现半导体晶圆与其他元器件的键合。其中，在制备焊盘结构 的过程中，通常会先形成顶层金属层，再在该顶层金属层上形成一钝化层，并 刻蚀所述钝化层形成一开口，以暴露出所述顶层金属层，之后通过在该开口填 充导电材料来引出顶层金属层，以构成焊盘结构。
3.通常情况下，在顶层金属层上形成钝化层的步骤包括：步骤一，如图1所 示，在衬底10上形成钝化层12，钝化层12覆盖衬底10上的顶层金属层11的 侧壁和顶表面以及衬底10，由于顶层金属层11的侧壁的钝化层12与顶层金属 层11顶表面的钝化层12一起形成，因此两者具有相同的厚度。但顶层金属层 11顶表面所需的钝化层12的厚度通常小于顶层金属层11侧壁所需的钝化层12 的厚度，故，在形成钝化层12时，需按照顶层金属层11侧壁所需形成的钝化 层12的厚度来沉积钝化层12。因此在形成钝化层12以后，顶层金属层11顶 表面的钝化层12的厚度大于工艺所需的钝化层12的厚度，故需执行步骤二， 如图2所示，对顶层金属层11顶表面的钝化层12进行化学机械研磨工艺，以 去除顶层金属层11顶表面的部分厚度的所述钝化层12，从而减薄顶层金属层 11顶表面的钝化层12。接着，执行步骤三，对化学机械研磨后的钝化层12进 行刻蚀，以在钝化层12中形成钝化层12开口。
4.但在步骤三中，由于化学机械研磨工艺自身的研磨特性，进行化学机械研 磨之后，顶层金属层11顶表面的钝化层12存在分布不均匀的情况(如图2所 示)，例如，顶层金属层11顶表面的a区域的钝化层12的厚度d1为2200nm～2700nm，而顶层金属层11顶表面的b区域的钝化层12的厚度d2为 2000nm～2200nm。在步骤三刻蚀钝化层12的过程中，刻蚀a区域和b区域 的钝化层12均在同一工艺步骤中，为了保证a区域的钝化层12能够被刻蚀开， 通常会通过a区域的钝化层12的厚度来计算刻蚀量，因此b区域的钝化层的 过刻蚀量较大，较容易损伤b区域的顶层金属层11。
5.另外，在上述步骤三刻蚀钝化层12的刻蚀过程中，通常采用等离子体工 艺刻蚀钝化层12，在刻蚀钝化层12的过程中会产生等离子电荷，由于在刻蚀 钝化层的过程中，会产生过刻蚀至b区域的顶层金属层，并会积累较多的等离 子电荷。在刻蚀过程中产生的等离子电荷会通过顶层金属层11传递到器件的栅 极(位于顶层金属层11的下方)上，就会在栅极和衬底10之间的栅氧化层上 形成栅极漏电流。当积累的电荷超过一定数量时，这种栅极漏电流会损伤栅氧 化层，从而使器件甚至整个芯片的可靠性和寿命严重降低。并且，积累的等离 子电荷在后续的工艺中(例如当局部区域之间形成高电压差时)，会使衬底表 面发生电弧，从而将衬底表面(例如光刻胶层)击穿，并破坏衬底上的膜层，甚 至造成器件失效。因此，需要一种新的半导体器件的制造方法，以改善钝化层 12的刻蚀过程中所产生的等离
子体损伤。


技术实现要素：

6.本发明的目的在于提供一种半导体器件及其制造方法，以解决钝化层的刻 蚀过程中所产生的等离子体损伤以及电弧放电损伤衬底的问题。
7.为解决上述技术问题，本发明提供一种半导体器件的制造方法，所述半导 体器件的制造方法包括：
8.提供衬底，所述衬底上形成有金属层，所述金属层覆盖部分所述衬底；
9.形成侧墙层，所述侧墙层覆盖所述金属层的侧壁；
10.形成钝化层，所述钝化层覆盖所述侧墙层、所述金属层的顶表面及所述衬 底；
11.刻蚀所述钝化层，以暴露出所述金属层的顶面。
12.可选的，在所述的半导体器件的制造方法中，所述钝化层包括第一钝化层 和覆盖所述第一钝化层的第二钝化层，所述第一钝化层与所述第二钝化层的材 质不同。
13.可选的，在所述的半导体器件的制造方法中，所述第一钝化层的材质为氧 化硅，所述第二钝化层的材质为氮化硅，通过等离子增强化学气相沉积的方式 形成所述第一钝化层和所述第二钝化层。
14.可选的，在所述的半导体器件的制造方法中，所述第一钝化层的厚度为 9000nm～9500nm，所述第二钝化层的厚度为2800nm～3100nm。
15.可选的，在所述的半导体器件的制造方法中，形成所述侧墙层的方法包括：
16.形成侧墙材料层，所述侧墙材料层覆盖所述衬底的顶表面以及所述金属层 的顶表面和侧壁；
17.利用等离子体刻蚀工艺去除位于所述衬底的顶表面和位于所述金属层的顶 表面的侧墙材料层，并保留位于所述金属层的侧壁的所述侧墙材料层以形成所 述侧墙层。
18.可选的，在所述的半导体器件的制造方法中，所述侧墙材料层的材质为氧 化硅，通过等离子体增强化学气相沉积工艺的方式形成所述侧墙材料层。
19.可选的，在所述的半导体器件的制造方法中，在形成所述侧墙材料层时， 所述侧墙材料层的厚度为900nm～1000nm。
20.可选的，在所述的半导体器件的制造方法中，在利用等离子体刻蚀工艺去 除位于所述金属层的顶表面以及位于所述衬底上的侧墙材料层时，所述等离子 体刻蚀工艺的刻蚀气体包括全氟化碳、三氟甲烷和氧气。
21.基于同一发明构思，本发明提供一种半导体器件，所述半导体器件包括：
22.衬底；
23.金属层，形成于所述衬底上，并覆盖部分所述衬底；
24.侧墙层，覆盖所述金属层的侧壁；
25.钝化层，覆盖所述侧墙层和所述衬底，并覆盖所述金属层的部分顶表面， 其中，所述钝化层中具有一钝化层开口，所述钝化层开口对准所述金属层并暴 露出所述金属层的顶表面。
26.可选的，在所述的半导体器件中，所述侧墙层的材质为氧化硅。
27.综上所述，在本发明提供的半导体器件及其制造方法中，在形成钝化层之 前，先
形成覆盖金属层的侧壁的侧墙层，所述侧墙层可以保护金属层的侧壁， 避免金属层的侧壁损伤，同时，所述侧墙层还可起到支撑所述金属层的作用， 避免金属层在高温环境下发生倾斜。在形成侧墙层之后，形成钝化层，所述钝 化层覆盖所述侧墙层、所述金属层的顶表面及所述衬底，由于所述金属层的侧 壁上已形成有侧墙层，故在形成钝化层时，可按照金属层顶表面所需的钝化层 的厚度来形成钝化层，由此在形成钝化层以后，无需对金属层顶表面的钝化层 进行减薄，金属层顶表面的钝化层的分布较为均匀，相比现有技术，在刻蚀所 述钝化层的过程中，钝化层的过刻蚀量较少，可避免损伤钝化层下方的金属层， 由此避免等离子体损伤，并降低电弧放电损伤衬底的几率，提高器件的可靠性。
附图说明
28.图1～图2是现有技术的半导体器件的制造方法中形成的结构示意图；
29.图3是本发明实施例的半导体器件的制造方法的流程示意图；
30.图4～图9是本发明实施例的半导体器件的制造方法中形成的结构示意图；
31.其中，附图标记说明如下：
32.10-衬底；11-金属层；12-钝化层；
33.100-衬底；110-金属层；110a-沟槽；120-侧墙材料层；120a-侧墙层；130
‑ꢀ
钝化层；130a-钝化层开口；131-第一钝化层；132-第二钝化层。
具体实施方式
34.以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进 一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是， 附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助 说明本发明实施例的目的。
35.本发明一实施例提供一种半导体器件的制造方法，参考图3，图3是本发 明一实施例的半导体器件的制造方法的流程示意图，所述半导体器件的制造方 法包括：
36.步骤s1：提供衬底，所述衬底上形成有金属层，所述金属层覆盖部分所述 衬底；
37.步骤s2：形成侧墙层，所述侧墙层覆盖所述金属层的侧壁；
38.步骤s3：形成钝化层，所述钝化层覆盖所述侧墙层、所述金属层的顶表面 及所述衬底；
39.步骤s4：刻蚀所述钝化层，以在所述钝化层中形成钝化层开口，所述钝化 层开口对准所述金属层并暴露出所述金属层的顶表面。
40.图4～图9是本发明实施例的半导体器件的制造方法中形成的结构示意图。 下文将结合图4～图9对本发明所提供的半导体器件的制造方法进行更详细的说 明。
41.首先，执行步骤s1，参考图4，提供衬底100，所述衬底100上形成有金 属层110，所述金属层110覆盖部分所述衬底100。所述衬底100可以为硅衬底。 本实施例中，所述金属层110的材质可以为金属铝，在其他实施例中，所述金 属层110的材质可以为铝、铜、钛、镍、氮化铝、氮化钛和氮化镍中的一种或 至少两种的组合，所述金属层110可以通过溅射的方法形成。
42.如图4所示，所述金属层110中具有沟槽110a，所述沟槽110a用于将所述 金属层110分断并分离。本实施例中，所述金属层110的厚度为 4500nm～500nm。所述金属层110用
于形成金属互连结构，可实现后续器件结 构的电性连接关系，在此，所述金属层110可以为金属互连结构中的顶层金属 层，即所述金属层110与所述衬底100之间还具有其他用于形成金属互连结构 的金属层110。此外，所述衬底100与所述金属层110之间形成有栅极和栅氧 化层，为了更好的阐述本实施例的发明点，故在本实施例中省略了栅极、栅氧 化层以及衬底100与所述金属层110之间的其他用于形成金属互连结构的金属 层110的描述。同时在附图4～9中也相应的省略了栅极、栅氧化层以及衬底 100与所述金属层110之间的其他用于形成金属互连结构的金属层110的图示。
43.接着，执行步骤s2，参考图5～图6，形成侧墙层120a，所述侧墙层120a 覆盖所述金属层110的侧壁。所述侧墙层120a能够保护所述金属层110的侧壁， 避免后续的刻蚀工艺损伤所述金属层110的侧壁，同时，所述侧墙层120a还能 够在所述金属层110的两侧支撑所述金属层110，避免金属层110在高温环境 下发生倾斜、断裂及倒塌。此外，所述侧墙层120a还可实现金属层110间的隔 离，减少金属层110间的漏电。
44.具体的，所述侧墙层120a的形成方法包括：首先，如图5所示，形成侧墙 材料层120，所述侧墙材料层120覆盖所述金属层110的顶表面和侧壁以及所 述衬底100。其中，所述侧墙材料层120的材质为氧化硅。优选的方案中，通 过等离子体增强化学气相沉积工艺(pecvd)的方式形成所述侧墙材料层120。 利用所述等离子体增强化学气相沉积工艺所沉积的侧墙材料层120的均匀性较 好，可为后续提供较均匀的工艺表面。并且，在形成所述侧墙材料层120的过 程中，沉积温度为300℃～350℃，该沉积温度低于金属层110的熔点(金属铝 的熔点为660℃)，故可避免金属层110在高温环境下的融化变形，因此，本实 施例中利用所述等离子体增强化学气相沉积工艺所沉积的侧墙材料层120，不 仅可以满足制程的要求，还可获得较为均匀的侧墙材料层120，并可避免金属 层110的形貌发生变化。
45.此外，在形成所述侧墙材料层120的过程中，通过使氧气相对于氩气体积 比为2％～3％进行供给，在等离子体腔室内产生氧气和氩气的等离子体，利用 所述氧气和氩气的等离子体形成所述侧墙材料层120，沉积压力可以为 100mtorr～200torr，等离子腔室的射频功率可以为300w～400w。
46.如图5所示，本实施例中，所述侧墙材料层120的厚度d3为 900nm～1000nm，例如900nm、920nm、930nm、950nm或者1000nm等。为了 减少后续刻蚀侧墙材料层120而产生的等离子体电荷，所述侧墙材料层120无 需太厚，其厚度仅需满足能够支撑、保护金属层110的厚度即可，故本实施例 中，所述侧墙材料层120的厚度d3选用900nm～1000nm。
47.如图6所示，在形成所述侧墙材料层120之后，利用等离子体刻蚀工艺去 除位于所述金属层110的顶表面以及位于所述衬底100上的侧墙材料层120， 并保留位于所述金属层110的侧壁上的所述侧墙材料层120以形成所述侧墙层 120a。其中，在去除所述位于所述金属层110的顶表面以及位于所述衬底100 上的侧墙材料层120时，采用的刻蚀气体包括全氟化碳(cf4)、三氟甲烷 (chf3)和氧气(o2)，所述全氟化碳的流量为100sccm～200sccm，所述氧气 的流量为10sccm-50sccm，所述三氟甲烷的流量为150sccm-450sccm，工艺腔 内的压力为10-100mtorr，射频功率为100w-500w，刻蚀时间为10s～80s。
48.接着，执行步骤s3，如图7和图8所示，形成钝化层130，所述钝化层 130覆盖所述侧墙层120a、所述金属层110的顶表面及所述衬底100。所述钝 化层130可起到密封绝缘的作用，并可隔绝水汽，避免半导体器件的内部结构 被污染。其中，所述钝化层130包括第一钝
化层131和覆盖所述第一钝化层 131的第二钝化层132，所述第一钝化层131的材质与所述第二钝化层132的材 质不同，叠层的钝化层130比单层钝化层具有更好的热力学和机械性能，在半 导体器件中，能够吸收和抵消作用在金属层110的机械应力和热应力，确保制 造过程中产生的各种应力不会对金属层110造成机械损伤。
49.本实施例中，所述第一钝化层131的材质例如可以为氧化层，即所述第一 钝化层131的材质与所述侧墙层120a的材质相同，可减少不同材质之间的应力 差，使所述第一钝化层131与所述氧化层较好的粘合在一起。所述第二钝化层 132的材质例如可以为氮化硅。本实施例中，通过等离子增强化学气相沉积的 方式形成所述第一钝化层131和所述第二钝化层132，沉积温度为 300℃～350℃，该沉积温度低于金属层110的熔点(金属铝的熔点为660℃)， 故可避免金属层110在高温环境下的融化变形。
50.并且，由于所述金属层110的侧壁上已形成有侧墙层120a，故在形成钝化 层130时，可按照金属层110顶表面所需的钝化层130的厚度来形成钝化层 130，由此在形成钝化层130以后，无需对钝化层130进行减薄，金属层110顶 表面的钝化层130的分布较为均匀。
51.如图7所示，所述第一钝化层131的厚度d4可以为9000nm～9500nm，例 如9000nm、9100nm、9200nm、9300nm、9400nm或者9500nm。如图8所示， 所述第二钝化层132的厚度d5可以为2800nm～3100nm，例如2800nm、2900nm、 3000nm或者3100nm。由于所述金属层110的侧壁上已形成有侧墙层120a来保 护所述金属层110，故在形成所述第一钝化层131和所述第二钝化层132时， 所述第一钝化层131的厚度和所述第二钝化层132的厚度可按照后续所需形成 的焊盘结构的工艺来设置，即仅满足工艺所需的最小厚度即可。第一钝化层 131的厚度和第二钝化层132的越小，后续刻蚀第一钝化层131和第二钝化层 132时的刻蚀量也越小，产生的等离子电荷量越少，从而可避免等离子体刻蚀 损伤，并降低电弧放电。
52.接着，执行步骤s4，如图9所示，刻蚀所述钝化层130，以在所述钝化层 130中形成钝化层开口130a，所述钝化层开口130a对准所述金属层110并暴露 出所述金属层110的顶表面。具体的，刻蚀所述钝化层130的方法包括：首先， 在所述钝化层130上形成图形化的光刻胶层(未图示)，所述图形化的光刻胶 层中具有一光刻胶开口，所述光刻胶开口对准所述金属层110；然后，以所述 图形化的光刻胶层为掩膜，刻蚀所述光刻胶开口中的所述钝化层130，以形成 钝化层开口130a，所述钝化层开口130a在厚度方向上贯穿所述钝化层130，以 暴露出所述金属层110，之后可通过在所述钝化层开口130a中填充导电材料来 引出金属层110，以构成焊盘结构。
53.由于，金属层110顶表面的钝化层130未进行减薄处理，所以金属层110 顶表面的钝化层130的分布较为均匀，相比现有技术，在刻蚀所述钝化层130 的过程中，钝化层130的刻蚀较为均匀，不会出现一部分区域过刻蚀的情况， 由此，可避免过刻蚀损伤金属层110，从而避免等离子体损伤，并降低电弧放 电损伤衬底的几率，提高器件的可靠性。
54.基于同一发明构思，本发明还提供一种半导体器件，如图9所示，所述半 导体器件包括：衬底100；金属层110，形成于所述衬底100上，并覆盖部分所 述衬底100；侧墙层120a，覆盖所述金属层110的侧壁；所述侧墙层120a能够 在所述金属层110的两侧支撑所述金属层110，避免金属层110在高温环境下 发生倾斜、断裂及倒塌。此外，所述侧墙层120a还可实现金属层110间的隔离， 减少金属层110间的漏电。钝化层130，覆盖所述侧墙层120a及所述衬底100。 其中，所述侧墙层120a的材质可以为氧化硅。所述钝化层130可起到密封绝缘 的
作用，并可隔绝水汽，避免半导体器件的内部结构被污染。
55.综上所述，在本发明提供的半导体器件及其制造方法中，在形成钝化层之 前，先形成覆盖金属层的侧壁的侧墙层，所述侧墙层可以保护金属层的侧壁， 避免金属层的侧壁损伤，同时，所述侧墙层还可起到支撑所述金属层的作用， 避免金属层在高温环境下发生倾斜。在形成侧墙层之后，形成钝化层，所述钝 化层覆盖所述侧墙层、所述金属层的顶表面及所述衬底，由于所述金属层的侧 壁上已形成有侧墙层，故在形成钝化层时，可按照金属层顶表面所需的钝化层 的厚度来形成钝化层，由此在形成钝化层以后，无需对金属层顶表面的钝化层 进行减薄，金属层顶表面的钝化层的分布较为均匀，相比现有技术，在刻蚀所 述钝化层的过程中，钝化层的过刻蚀量较少，可避免损伤钝化层下方的金属层， 由此避免等离子体损伤，并降低电弧放电损伤衬底的几率，提高器件的可靠性。
56.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定， 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权 利要求书的保护范围。