包括竖直存储器装置的集成电路装置的制作方法

包括竖直存储器装置的集成电路装置
1.相关申请的交叉引用
2.于2020年6月1日在韩国知识产权局提交的标题为“包括竖直存储器装置的集成电路装置”的韩国专利申请no.10
‑
2020
‑
0066029以引用方式全文并入本文中。
技术领域
3.实施例涉及一种集成电路装置，并且更具体地，涉及一种包括竖直存储器装置的集成电路装置。


背景技术：

4.随着对集成电路装置的大容量、高集成度的需求，已经提出了通过在竖直方向上堆叠多个存储器单元而具有高存储器容量的竖直存储器装置。竖直存储器装置中的每个芯片的组件的数量随着存储器单元的堆叠件的数量的增加而增加。然而，当竖直存储器装置中的在竖直方向上的存储器单元的堆叠件的数量增加时，制造工艺的困难增加，从而集成电路装置的电可靠性减小。


技术实现要素：

5.实施例涉及一种集成电路装置，该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一单元堆叠结构和位于第一单元堆叠结构上的第二单元堆叠结构，第一单元堆叠结构和第二单元堆叠结构均包括交替地堆叠在衬底上的多个绝缘层和多个字线结构；以及虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。
6.实施例还涉及一种集成电路装置，该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；以及顺序地堆叠在衬底上的多个堆叠件。多个堆叠件中的每个堆叠件可以包括单元堆叠结构，单元堆叠结构具有在单元区和互连区中交替地堆叠在衬底上的多个绝缘层和多个字线结构，多个堆叠件中的堆叠件可以包括虚设堆叠结构，虚设堆叠结构可以位于单元堆叠结构中的与除多个堆叠件中的底部的堆叠件的单元堆叠结构之外的一个单元堆叠结构相同的竖直高度处，虚设堆叠结构可以与单元堆叠结构分离，并且虚设堆叠结构可以具有交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层。
7.实施例还涉及一种集成电路装置，该集成电路装置包括：衬底，其具有单元区、外围电路区和位于单元区与外围电路区之间的互连区；第一堆叠件和位于第一堆叠件上的第二堆叠件，第一堆叠件包括：第一单元堆叠结构，其包括在单元区和互连区中交替地堆叠在衬底上的多个第一绝缘层和多个第一字线结构，第一填充绝缘层，其位于互连区和外围电路区中，并且具有与第一单元堆叠结构的上表面共面的上表面，以及第一保护绝缘层，其覆盖第一单元堆叠结构和第一填充绝缘层。第二堆叠件包括：第二单元堆叠结构，其包括在单
元区和互连区中交替地堆叠在衬底上的多个第二绝缘层和多个第二字线结构；虚设堆叠结构，其位于与第二单元堆叠结构相同的竖直高度处，并且包括交替地堆叠在外围电路区中的多个虚设绝缘层和多个虚设支承层；位于互连区和外围电路区中的第二填充绝缘层，第二填充绝缘层具有与虚设堆叠结构的上表面共面的上表面，并且被形成在比第一填充绝缘层在二维上更宽的区域上；以及第二保护绝缘层，其覆盖第二单元堆叠结构、虚设堆叠结构和第二填充绝缘层。多个沟道结构可以位于单元区中，多个沟道结构填充穿过第一堆叠件的多个第一沟道孔，并且填充与多个第一沟道孔分别连通并且穿过第二堆叠件的多个第二沟道孔。
附图说明
8.通过参照附图详细描述示例实施例，特征将对于本领域技术人员变得清楚，在附图中：
9.图1是根据示例实施例的集成电路装置的存储器单元阵列的等效电路图；
10.图2至图20b是根据示例实施例按照工艺顺序制造集成电路装置的方法的剖视图；
11.图21至图28是根据示例实施例的集成电路装置的剖视图；以及
12.图29a至图29c是根据示例实施例的集成电路装置中的一些组件的俯视图。
具体实施方式
13.图1是根据示例实施例的集成电路装置的存储器单元阵列的等效电路图。图1示出了具有竖直沟道结构的竖直nand闪速存储器装置的等效电路图。
14.参照图1，存储器单元阵列mca可以包括多个存储器单元串ms。存储器单元阵列mca可以包括多条位线bl(bl1、bl2、
……
、blm)、多条字线wl(wl1、wl2、
……
、wln
‑
1、wln)、至少一条串选择线ssl、至少一条地选择线gsl和共源极线csl。多个存储器单元串ms可以形成在多条位线bl(bl1、bl2、
……
、blm)与共源极线csl之间。
15.多个存储器单元串ms中的每一个可以包括串选择晶体管sst、地选择晶体管gst和多个存储器单元晶体管mc1、mc2、
……
、mcn
‑
1、mcn。串选择晶体管sst的导电插塞可以连接至位线bl(bl1、bl2、
……
、blm)。地选择晶体管gst的源极区可以连接至共源极线csl。共源极线csl可以是其中多个地选择晶体管gst的源极区被共同连接的区。
16.串选择晶体管sst可以连接至串选择线ssl。地选择晶体管gst可以连接至地选择线gsl。多个存储器单元晶体管mc1、mc2、
……
、mcn
‑
1、mcn可以分别连接至多条字线wl(wl1、wl2、
……
、wln
‑
1、wln)。
17.图2至图20b是根据示例实施例按照工艺顺序制造集成电路装置的方法的剖视图。具体地，图2至图16、图18a、图19a和图20a是在单元区cr、互连区ir、外围电路区pr和划线道区sr中的沿着x
‑
z平面切割的剖视图，并且图17、图18b、图19b和图20b是单元区cr中的沿着y
‑
z平面切割的剖视图。
18.参照图2，制备具有单元区cr、互连区ir、外围电路区pr和划线道区sr的衬底102。衬底102可以具有在第一水平方向(x方向)和第二水平方向(y方向)上延伸的主表面102m。互连区ir可位于单元区cr与外围电路区pr之间。例如，划线道区sr可以被布置为在x
‑
y平面中二维地包围单元区cr、互连区ir和外围电路区pr的外围。
19.在示例实施例中，衬底102可以包括硅(si)、锗(ge)或sige。在示例实施例中，衬底102可以包括绝缘体上硅(soi)衬底或者绝缘体上锗(geoi)衬底。
20.多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构被形成在衬底102上。在示例实施例中，多个第一牺牲层pl1可以包括氮化硅层，并且多个第一绝缘层112可以包括氧化硅层。多个第一绝缘层112和多个第一牺牲层pl1中的每一个可以通过化学气相沉积(cvd)工艺、等离子体增强cvd(pecvd)工艺或者原子层沉积(ald)工艺而形成。
21.然后，多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构的位于互连区ir中的一部分被去除，使得多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构的边缘部分在互连区ir中具有台阶结构。因此，多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构可以在互连区ir中具有其顶部高度在第一水平方向(x方向)上减小的倾斜轮廓。
22.形成在单元区cr和互连区ir上并且在互连区ir中具有台阶结构的边缘部分的多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构可以被称作第一单元模制结构cm1。在示例实施例中，第一单元模制结构cm1可以是几十至几百个第一绝缘层112和几十至几百个第一牺牲层pl1彼此交替地堆叠的结构。
23.参照图9，第一单元模制结构cm1可以构成第一堆叠件st1，并且构成第二堆叠件st2的第二单元模制结构cm2可以被形成在第一单元模制结构cm1上。将在图16之后详细描述单元模制结构和堆叠件。
24.再参照图2，多个第一绝缘层112的位于外围电路区pr中的一部分和多个第一牺牲层pl1的位于外围电路区pr中的一部分可以被去除。多个第一绝缘层112的位于划线道区sr中的一部分和多个第一牺牲层pl1的位于划线道区sr中的一部分可以被保留，而不被去除，或者多个第一绝缘层112的形成在划线道区sr中的一部分和多个第一牺牲层pl1的形成在划线道区sr中的一部分也可以被去除。
25.在衬底102上的外围电路区pr中，外围电路有源区ac可以由填充衬底沟槽102t的器件分离层104限定。多个晶体管tr可以被形成在外围电路有源区ac中。多个晶体管tr中的每个晶体管可以包括栅极g、栅极电介质层gd和源极/漏极区sd。栅极g的相对的侧壁可以被绝缘间隔件106覆盖。蚀刻停止层108可以被形成在栅极g和绝缘间隔件106上。蚀刻停止层108可以包括诸如氮化硅或氮氧化硅的绝缘材料。
26.在示例实施例中，可以在多个第一绝缘层112和多个第一牺牲层pl1被形成在衬底102上之前形成多个晶体管tr。根据另一示例实施例，多个第一绝缘层112和多个第一牺牲层pl1可以被形成在衬底102上，多个第一绝缘层112的形成在外围电路区pr中的一部分和多个第一牺牲层pl1的形成在外围电路区pr中的一部分可以被去除，然后可以形成多个晶体管tr。
27.参照图3，覆盖第一单元模制结构cm1(其为多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构)的第一初始填充绝缘层172p被形成在衬底102上。第一初始填充绝缘层172p可以包括氧化硅、氮化硅、氧氮化硅或者它们的组合。第一初始填充绝缘层172p的厚度可以大于或等于第一单元模制结构cm1的厚度。第一初始填充绝缘层172p可以完全填充在形成第一单元模制结构cm1的过程中在互连区ir和外围电路区pr中去除了多个第一绝缘层112的一部分和多个第一牺牲层pl1的一部分的区。
28.参照图3和图4，去除第一初始填充绝缘层172p的一部分以暴露出第一单元模制结构cm1的上表面(即，顶部的第一牺牲层pl1的上表面)的平面化工艺被执行，以形成第一填充绝缘层172。在示例实施例中，可以通过执行化学机械平面化(cmp)工艺以去除第一初始填充绝缘层172p的一部分来形成第一填充绝缘层172。第一单元模制结构cm1的上表面和第一填充绝缘层172的上表面均可以是基本平坦的，并且可以彼此共面。
29.参照图5，形成第一保护绝缘层114以覆盖第一单元模制结构cm1的上表面和第一填充绝缘层172的上表面。在示例实施例中，第一保护绝缘层114可以包括氧化硅。在示例实施例中，可以省略(即，可以不形成)第一保护绝缘层114。
30.参照图6，形成多个第一沟道孔150h以穿过单元区cr中的多个第一绝缘层112和多个第一牺牲层pl1。可以通过各向异性地蚀刻第一保护绝缘层114、多个第一绝缘层112和多个第一牺牲层pl1来形成多个第一沟道孔150h。衬底102可以通过多个第一沟道孔150h的下端被暴露。
31.在示例实施例(未示出)中，多个第一沟道孔150h也可以被形成在互连区ir中。形成在互连区ir中的多个第一沟道孔150h可以穿过第一保护绝缘层114、第一填充绝缘层172、多个第一绝缘层112和多个第一牺牲层pl1，并且通过其下端暴露衬底102。多个第一沟道孔150h中的形成在单元区cr中的第一沟道孔150h可以被称作第一单元沟道孔。形成在互连区ir中的第一沟道孔150h可以被称作第一虚设沟道孔。在附图中，为了方便，省略了第一虚设沟道孔，并且仅示出了第一单元沟道孔。
32.再参照图6，第一堆叠件st1可以表示在竖直方向(z方向)上从多个第一沟道孔150h的顶部延伸至底部的一部分。第一堆叠件st1可以包括第一保护绝缘层114、第一填充绝缘层172、多个第一绝缘层112和多个第一牺牲层pl1。当多个第一沟道孔150h从衬底102的上表面延伸至衬底102的内部时，第一堆叠件st1还可以包括衬底102的部分上侧。
33.在示例实施例中，多个第一沟道孔150h中的每一个在水平方向(x方向或者y方向)上的宽度可以具有锥形形状，该锥形形状的宽度朝向衬底102逐渐减小。在示例实施例中，第一沟道孔150h在水平方向(x方向或者y方向)上的宽度可以在第一沟道孔150h的顶部的下侧处为最大，并且通过在各向异性地蚀刻第一保护绝缘层114、多个第一绝缘层112和多个第一牺牲层pl1的工艺中出现的弓形(bowing)现象，第一沟道孔150h在水平方向(x方向或者y方向)上的宽度可以从具有最大宽度的部分朝向衬底102逐渐减小。
34.在示例实施例中，多个对齐孔akh被形成在划线道区sr中。在示例实施例中，多个对齐孔akh可以在被执行以形成多个第一沟道孔150h的蚀刻工艺中与多个第一沟道孔150h一起被形成。根据另一示例实施例，可以在与被执行以形成多个第一沟道孔150h的蚀刻工艺不同的蚀刻工艺中形成多个对齐孔akh。在示例实施例中，可以通过各向异性地蚀刻第一保护绝缘层114、多个第一绝缘层112和多个第一牺牲层pl1来形成多个对齐孔akh。根据另一示例实施例，可以通过各向异性地蚀刻第一保护绝缘层114来形成多个对齐孔akh，或者通过各向异性地蚀刻第一保护绝缘层114以及多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构的部分上侧来形成多个对齐孔akh。
35.参照图7，多个孔填充层150d被形成以分别填充多个第一沟道孔150h。多个孔填充层150d可以由具有与第一保护绝缘层114、第一填充绝缘层172、多个第一绝缘层112和多个第一牺牲层pl1的蚀刻特性不同的蚀刻特性的材料形成。在示例实施例中，孔填充层150d可
以包括含多晶硅或碳(c)的材料。
36.多个对齐图案akp被形成在多个对齐孔akh的内部。在示例实施例中，多个对齐图案akp之间可以具有1μm或更大的间隔。在示例实施例中，对齐图案akp可以包括与孔填充层150d的材料相同的材料。在示例实施例中，对齐图案akp可以包括多晶硅。在形成多个对齐图案akp之后，划线道区sr中的与第一保护绝缘层114相对应的一部分可以被去除，以使得多个对齐图案akp的部分上侧从其周边向上突出。在示例实施例中，在划线道区sr中，多个对齐图案akp可以从多个第一绝缘层112和多个第一牺牲层pl1彼此交替地堆叠的结构的上表面突出。在示例实施例中，多个对齐图案akp可以从其周边向上突出50nm或更多。
37.在示例实施例中，可以在不形成多个对齐孔akh的情况下，通过去除第一保护绝缘层114的一部分来形成包括第一保护绝缘层114在划线道区sr中的其余部分的多个对齐图案akp。在这种情况下，多个对齐图案akp可以包括氧化硅。因此，除多个对齐图案akp被形成为在划线道区sr中从其周边向上突出以外，多个对齐图案akp的形成方法和构成材料可以改变。
38.参照图8，在第一堆叠件st1上形成一种结构，该结构具有彼此交替地堆叠的多个第二绝缘层116和多个第二牺牲层pl2。在示例实施例中，多个第二牺牲层pl2可以包括氮化硅，多个第二绝缘层116可以包括氧化硅。多个第二绝缘层116和多个第二牺牲层pl2中的每一个可通过cvd工艺、pecvd工艺或者ald工艺被形成。在示例实施例中，多个第一牺牲层pl1和多个第二牺牲层pl2可以包括相同材料，并且多个第一绝缘层112和多个第二绝缘层116可以包括相同材料。在另一示例实施例中，多个第一牺牲层pl1和多个第二牺牲层pl2可以包括具有相似的蚀刻特性的不同材料，并且多个第一绝缘层112和多个第二绝缘层116可以包括具有相似的蚀刻特性的不同材料。
39.在划线道区sr中，多个对齐图案akp的突出形状可以通过多个第二绝缘层116和多个第二牺牲层pl2传递，使得沟道孔对齐键ak被形成在多个第二绝缘层116和多个第二牺牲层pl2彼此交替地堆叠的结构的上表面上。因此，在划线道区sr中，顶部的第二牺牲层pl2的上表面的一部分可以从其余部分相对地向上突出。
40.在示例实施例中，沟道孔对齐键ak的顶部可以位于与单元区cr、互连区ir和外围电路区pr中的邻近于划线道区sr的一部分处的顶部的第二牺牲层pl2的上表面相同或相似的竖直高度(vertical level)处。在示例实施例中，划线道区sr中的沟道孔对齐键ak周围的顶部的第二牺牲层pl2的一部分的上表面可以位于比单元区cr、互连区ir和外围电路区pr中的邻近于划线道区sr的一部分处的顶部的第二牺牲层pl2的上表面低的竖直高度处。
41.参照图9，多个第二绝缘层116和多个第二牺牲层pl2彼此交替地堆叠的结构的位于互连区ir中的一部分被去除，使得多个第二绝缘层116和多个第二牺牲层pl2彼此交替地堆叠的结构的边缘部分在互连区ir中具有台阶状结构。因此，多个第二绝缘层116和多个第二牺牲层pl2彼此交替地堆叠的结构可以具有在互连区ir中顶部高度在第一水平方向(x方向)上减小的倾斜轮廓。
42.多个第二绝缘层116和多个第二牺牲层pl2彼此交替地堆叠的结构(该结构形成在单元区cr和互连区ir上并且在互连区ir中具有台阶状结构的边缘部分)可以被称作第二单元模制结构cm2。在示例实施例中，第二单元模制结构cm2可以是几十几百个第二绝缘层116和几十几百个第二牺牲层pl2彼此交替地堆叠的结构。
43.第二单元模制结构cm2可以构成第二堆叠件st2。第一单元模制结构cm1和第二单元模制结构cm2二者可以被称作单元模制结构cm。
44.虽然图9示出了第一单元模制结构cm1的倾斜轮廓和第二单元模制结构cm2的倾斜轮廓连续，但这可以改变。在示例实施例中，第一单元模制结构cm1的倾斜轮廓和第二单元模制结构cm2的倾斜轮廓可以不连续。在示例实施例中，第一单元模制结构cm1的倾斜轮廓和第二单元模制结构cm2的倾斜轮廓可以在竖直方向(z方向)上彼此部分地重叠。在示例实施例中，第一单元模制结构cm1的倾斜轮廓和第二单元模制结构cm2的倾斜轮廓可以彼此在竖直方向(z方向)上分离。在示例实施例中，第一单元模制结构cm1的倾斜轮廓可以在第一水平方向(x方向)上比第二单元模制结构cm2的倾斜轮廓更加靠近外围电路区pr。
45.如图9所示，在外围电路区pr中，多个第二绝缘层116的一部分和多个第二牺牲层pl2的一部分可以保留以形成与第二单元模制结构cm2分离的虚设堆叠结构dm。虚设堆叠结构dm可以是多个第二绝缘层116和多个第二牺牲层pl2在外围电路区pr中彼此交替地堆叠的结构。虚设堆叠结构dm中包括的多个第二牺牲层pl2中的每一个可以被称作虚设支承层pld。另外，虚设堆叠结构dm中包括的多个第二绝缘层116中的每一个可以被称作虚设绝缘层116d。因此，虚设堆叠结构dm可以是多个虚设绝缘层116d和多个虚设支承层pld在外围电路区pr中在第一堆叠件st1上彼此交替地堆叠的结构。在示例实施例中，虚设堆叠结构dm沿着边缘可以具有倾斜轮廓。
46.参照图10，第二初始填充绝缘层174p被形成在衬底102上，以覆盖第二单元模制结构cm2、虚设堆叠结构dm和沟道孔对齐键ak。第二初始填充绝缘层174p可以包括氧化硅、氮化硅、氮氧化硅，或者它们的组合。第二初始填充绝缘层174p的厚度可以大于或等于第二单元模制结构cm2或者虚设堆叠结构dm的厚度。第二初始填充绝缘层174p可以完全填充去除多个第二绝缘层116的一部分和多个第二牺牲层pl2的一部分以在互连区ir和外围电路区pr中形成第二单元模制结构cm2和虚设堆叠结构dm的空间。
47.参照图11，第二初始填充绝缘层174p的一部分被去除，以形成暴露第二单元模制结构cm2的上表面的至少一部分、虚设堆叠结构dm的上表面的至少一部分和沟道孔对齐键ak的上表面的至少一部分的开口174o。顶部的第二牺牲层pl2的上表面的一部分可以通过开口174o的下端被暴露。在示例实施例中，除顶部的第二牺牲层pl2之外的第二牺牲层pl2和多个第二绝缘层116可以不通过开口174o的下端被暴露。
48.参照图11和图12，通过去除第二初始填充绝缘层174p的一部分直至到达第二单元模制结构cm2和虚设堆叠结构dm的上表面(即，顶部的第二牺牲层pl2的上表面)的高度来执行平面化工艺，以形成第二填充绝缘层174。在示例实施例中，可以通过执行cmp工艺以去除第二初始填充绝缘层174p的一部分来形成第二填充绝缘层174。第二单元模制结构cm2的上表面、虚设堆叠结构dm的上表面和第二填充绝缘层174的上表面均可以是平坦的，并且可以彼此共面。
49.相比而言，如果不存在虚设堆叠结构dm，则第二填充绝缘层174的一部分可以被布置在第二单元模制结构cm2与沟道孔对齐键ak之间的相对宽的区域上。在这种情况下，在去除第二初始填充绝缘层174p的一部分以形成第二填充绝缘层174的工艺中，可能出现凹陷，使得在第二单元模制结构cm2与沟道孔对齐键ak之间(即，在互连区ir和外围电路区pr中)，第二初始填充绝缘层174p的一部分相对更多地被去除，并且沟道孔对齐键ak的邻近于凹陷
出现部分的突出部分可能被去除，从而影响沟道孔对齐键ak。
50.然而，在本示例实施例中，虚设堆叠结构dm布置在相对邻近于沟道孔对齐键ak的外围电路区pr中，因此在外围电路区pr中减少或防止在第二初始填充绝缘层174p的一部分中出现凹陷，从而防止沟道孔对齐键ak被损坏。
51.在另一示例实施例中，可以省略图11示出的形成开口174o的操作，并且参照图10和图12，可以通过去除第二初始填充绝缘层174p的一部分以暴露第二单元模制结构cm2的上表面和虚设堆叠结构dm的上表面(即，顶部的第二牺牲层pl2的上表面)来执行平面化工艺，以形成第二填充绝缘层174。
52.参照图13，第二保护绝缘层190被形成，以覆盖第二单元模制结构cm2、虚设堆叠结构dm和第二填充绝缘层174。第二保护绝缘层190可以包括氧化物层、氮化物层，或者它们的组合。
53.第二保护绝缘层190可以包括第一层192和第二层194。在示例实施例中，第一层192可以包括与第一保护绝缘层114的材料相同的材料。在示例实施例中，第一层192可以包括氧化硅，第二层194可以包括氮化硅。在示例实施例中，第二保护绝缘层190可以仅包括第一层192，并且可以省略第二层194。在示例实施例中，可以省略(即，可以不形成)第二保护绝缘层190。
54.在划线道区sr中，多个对齐图案akp的突出形状还可以被传递至第二保护绝缘层190的上表面，使得沟道孔对齐键ak被形成在第二保护绝缘层190的上表面上。在划线道区sr中，第二保护绝缘层190的上表面的一部分可以从其余部分向上突出。
55.参照图14，多个第二沟道孔160h被形成在单元区cr中，以穿过多个第二绝缘层116和多个第二牺牲层pl2。可以通过各向异性地蚀刻第二保护绝缘层190、多个第二绝缘层116和多个第二牺牲层pl2来形成多个第二沟道孔160h。多个孔填充层150d可以通过多个第二沟道孔160h的下端被暴露。
56.可以通过使用沟道孔对齐键ak将多个第二沟道孔160h与多个第一沟道孔150h对齐。在示例实施例中，多个第二沟道孔160h与多个第一沟道孔150h之间的对齐误差可以是30nm或更小。
57.在示例实施例(未示出)中，多个第二沟道孔160h也可以被形成在互连区ir中。形成在互连区ir中的多个第二沟道孔160h可以穿过第二保护绝缘层190、第二填充绝缘层174、多个第二绝缘层116和多个第二牺牲层pl2。多个第二沟道孔160h中的形成在单元区cr中的第二沟道孔160h可以被称作第二单元沟道孔。形成在互连区ir中的第二沟道孔160h可以被称作第二虚设沟道孔。在附图中，为了方便起见，省略了第二虚设沟道孔，并且仅示出了第二单元沟道孔。
58.再参照图14，第二堆叠件st2可以指示在竖直方向(z方向)上从多个第二沟道孔160h的顶部延伸至底部的部分。第二堆叠件st2可以包括第二保护绝缘层190、第二填充绝缘层174、多个第二绝缘层116和多个第二牺牲层pl2。
59.在示例实施例中，多个第二沟道孔160h中的每一个在水平方向(x方向或y方向)上的宽度可以具有其宽度朝向衬底102逐渐减小的锥形形状。在示例实施例中，第二沟道孔160h在水平方向(x方向或y方向)上的宽度可以在第二沟道孔160h的顶部的下侧处为最大，并且通过在各向异性地蚀刻第二保护绝缘层190、多个第二绝缘层116和多个第二牺牲层
pl2的工艺中发生的弓形现象，第二沟道孔160h在水平方向(x方向或y方向)上的宽度可以从具有最大宽度的部分朝向衬底102逐渐减小。
60.多个第二沟道孔160h中的每一个的顶部在水平方向(x方向或y方向)上的宽度可以与多个第一沟道孔150h中的每一个的顶部在水平方向(x方向或y方向)上的宽度基本上相同。多个第二沟道孔160h中的每一个的底部在水平方向(x方向或y方向)上的宽度可以小于多个第一沟道孔150h中的每一个的顶部在水平方向(x方向或y方向)上的宽度。多个第二沟道孔160h中的每一个的底部在水平方向(x方向或y方向)上的宽度可以与多个第一沟道孔150h中的每一个的底部在水平方向(x方向或y方向)上的宽度基本上相同。
61.参照图14和图15，可以通过多个第二沟道孔160h去除分别填充多个第一沟道孔150h的多个孔填充层150d，使得多个第二沟道孔160h与多个第一沟道孔150h连通。彼此连通的第一沟道孔150h和第二沟道孔160h可以被称作连接沟道孔。连接沟道孔可以从第一堆叠件st1延伸至第二堆叠件st2。
62.参照图16，形成填充多个第二沟道孔160h和多个第一沟道孔150h的多个沟道结构150。多个沟道结构150中的每一个可以包括半导体图案120、电荷存储结构130、沟道层140、埋置绝缘层145和导电插塞层156。
63.半导体图案120可以与衬底102接触并且填充多个第一沟道孔150h中的每一个的部分下侧。可以通过使用通过多个第一沟道孔150h的下端被暴露的衬底102作为种子执行选择性外延生长(seg)工艺来形成半导体图案120。半导体图案120的上表面可以位于多个第一牺牲层pl1中的最靠近衬底102的第一牺牲层pl1的上表面与多个第一绝缘层112中的最靠近衬底102的第一绝缘层112的下表面之间的水平高度处。半导体图案120可以执行与沟道层140相似的沟道作用。在示例实施例中，半导体图案120可以包括si或者ge。在示例实施例中，半导体图案120可以包括掺杂的半导体。
64.沟道层140可以与半导体图案120接触并且可以在多个沟道结构150中的每一个中在竖直方向(z方向)上延伸。在示例实施例中，沟道层140可以具有带内部空间的圆柱形。沟道层140可以包括掺杂的多晶硅或者未掺杂的多晶硅。
65.埋置绝缘层145可以填充通过沟道层140限定的多个第一沟道孔150h和多个第二沟道孔160h的内部空间。埋置绝缘层145可以包括氧化硅、氮化硅、氮氧化硅，或者它们的组合。在示例实施例中，埋置绝缘层145可以被省略，并且在这种情况下，沟道层140可以具有不带内部空间的柱形结构。
66.导电插塞层156可以与埋置绝缘层145和沟道层140接触，并且填充多个第二沟道孔160h中的每一个的上部的入口侧。导电插塞层156可以包括掺杂的多晶硅层。多个沟道结构150中包括的多个导电插塞层156可以通过第二保护绝缘层190彼此绝缘。
67.电荷存储结构130可以包括隧道电介质层132、电荷存储层134和阻挡电介质层138。电荷存储结构130可以位于多个第一牺牲层pl1与沟道层140之间，以及位于多个第二牺牲层pl2与沟道层140之间。在示例实施例中，电荷存储结构130可以具有沿着彼此对应的多个第一沟道孔150h和多个第二沟道孔160h的侧表面在竖直方向(z方向)上延伸的圆柱形。在示例实施例中，电荷存储结构130中包括的隧道电介质层132、电荷存储层134和阻挡电介质层138中的至少一个可以具有通过彼此分离在竖直方向(z方向)上布置的环形。
68.隧道电介质层132可以包括氧化硅层。电荷存储层134可以包括氮化硅层、多晶硅
或者掺杂的多晶硅。在示例实施例中，电荷存储层134可以是包括氮化硅层的电荷俘获层。在示例实施例中，电荷存储层134可以是包括多晶硅或者掺杂的多晶硅的浮动栅极。阻挡电介质层138可以包括氧化硅层或者氮氧化硅层。
69.参照图17，通过去除包括多个第二牺牲层pl2和多个第二绝缘层116的第二堆叠件st2的一部分和去除包括多个第一牺牲层pl1和多个第一绝缘层112的第一堆叠件st1的一部分来形成字线切割区wlc。
70.在示例实施例中，字线切割区wlc可以穿过第二保护绝缘层190、多个第二牺牲层pl2、多个第二绝缘层116以及第一保护绝缘层114、多个第一牺牲层pl1和多个第一绝缘层112，使得衬底102通过字线切割区wlc的下端被暴露。在示例实施例中，字线切割区wlc可以从衬底102的上表面延伸至衬底102的内部，使得字线切割区wlc的下端位于比衬底102的主表面102m低的竖直高度处。在示例实施例中，字线切割区wlc可以在第一水平方向(x方向)上延伸。
71.参照图16、图17、图18a和图18b，可以通过经由字线切割区wlc从第一单元模制结构cm1和第二单元模制结构cm2中去除多个第一牺牲层pl1和多个第二牺牲层pl2来形成与字线切割区wlc连通的多个字线间隔dh。
72.当形成所述多个字线间隔dh时，虚设堆叠结构dm中包括的多个第二牺牲层pl2(即，多个虚设支承层pld)未被第二填充绝缘层174暴露，因此可将它们保留而不去除。
73.参照图19a和图19b，形成填充多个字线间隔(图18a和图18b的dh)的多个字线结构ws。可以通过形成字线材料层以填充多个字线间隔dh和字线切割区wlc并且然后去除形成在字线切割区wlc中的字线材料层来形成多个字线结构ws。
74.多个字线结构ws可以在水平方向(x方向或y方向)上在衬底102上延伸，并且可以在垂直于衬底102的竖直方向(z方向)上彼此重叠。字线结构ws可以包括金属(诸如镍、钴或钽)、金属硅化物(诸如硅化镍、硅化钴或硅化钽)、掺杂的多晶硅，或者它们的组合。
75.第一堆叠件st1中的多个第一绝缘层112和多个字线结构ws彼此交替地堆叠的结构可以被称作第一单元堆叠结构cs1。第二堆叠件st2中的多个第二绝缘层116和多个字线结构ws彼此交替地堆叠的结构可以被称作第二单元堆叠结构cs2。第一单元堆叠结构cs1和第二单元堆叠结构cs2二者可以被称作单元堆叠结构cs。
76.第一单元堆叠结构cs1和第二单元堆叠结构cs2可以在其边缘部分(例如，在互连区ir中)具有台阶状结构。
77.第一堆叠件st1的第一单元堆叠结构cs1中包括的多个第一绝缘层112中的每一个可以被称作第一单元堆叠结构cs1的绝缘层。第二堆叠件st2的第二单元堆叠结构cs2中包括的多个第二绝缘层116中的每一个可以被称作第二单元堆叠结构cs2的绝缘层。
78.第一堆叠件st1的第一单元堆叠结构cs1中包括的多个字线结构ws中的每一个可以被称作第一字线结构。第二堆叠件st2的第二单元堆叠结构cs2中包括的多个字线结构ws中的每一个可以被称作第二字线结构。
79.然后，参照图19b，形成填充字线切割区wlc的共源极线csl。共源极线csl可以在第一水平方向(x方向)上延伸。覆盖共源极线csl的侧壁的绝缘间隔件184可以被形成在字线切割区wlc中。绝缘间隔件184可以在共源极线csl与多个字线结构ws之间电绝缘。共源极线csl可以包括金属(诸如钨、铜或铝)、导电金属氮化物(诸如氮化钛或氮化钽)、过度金属(诸
如钛或钽)，或者它们的组合。绝缘间隔件184可以包括氧化硅、氮化硅、氮氧化硅，或者它们的组合。共源极区可以被形成在衬底102的与共源极线csl接触的一部分上。在示例实施例中，共源极区可以是高密度地掺杂有n型杂质的杂质区。
80.在示例实施例中，用于降低接触电阻的金属硅化物层182可以被形成在共源极区与共源极线csl之间。在示例实施例中，金属硅化物层182可以包括硅化钴、硅化钨、硅化镍等。
81.在示例实施例中，覆盖共源极线csl的上表面的封盖绝缘层可以被形成在字线切割区wlc的部分上侧上。封盖绝缘层可以包括氧化硅、氮化硅、氮氧化硅，或者它们的组合。
82.参照图20a和图20b，可以通过去除第二保护绝缘层190的一部分、多个第二绝缘层116中的顶部的至少一个的一部分以及第二单元堆叠结构cs2中包括的多个字线结构ws中的顶部的至少一个的一部分，来形成串选择线切割区slc。切割绝缘层196可以被形成以填充串选择线切割区slc。切割绝缘层196可以包括氧化层、氮化层，或者它们的组合。
83.然后，第一导电立柱232、位线bl和第一导电立柱232与位线bl之间的上导电过孔234被形成在多个沟道结构150中的每一个中包括的导电插塞层156上。
84.布线间绝缘层210可以被形成以包围第一导电立柱232、上导电过孔234和位线bl。
85.多条位线bl可以被形成为在第一水平方向(x方向)上在每条位线bl之间具有基本恒定的间隔。多条位线bl可以被形成为在第二水平方向(y方向)上延伸。多个沟道结构150和多条位线bl可以分别通过第一导电立柱232和上导电过孔234被连接。在示例实施例中，多个沟道结构150和多条位线bl可以通过考虑多个沟道结构150的布置方式、多个沟道结构150的水平宽度、位线bl的水平宽度等按照各种方式被连接。
86.在互连区ir中，多个导电接触插塞mcp被形成以填充暴露多个字线结构ws的多个接触孔mch，并且被电连接至多个字线结构ws。多个导电接触插塞mcp中的每个导电接触插塞mcp可以在竖直方向(z方向)上从与其电连接的字线结构ws开始延伸。
87.多个导电接触插塞mcp可以通过穿过第二保护绝缘层190、第二填充绝缘层174和第一保护绝缘层114连接至第一堆叠件st1中包括的多个字线结构ws中的一个，通过穿过第二保护绝缘层190连接至第二堆叠件st2中包括的多个字线结构ws中的一个，通过穿过第二保护绝缘层190和第二填充绝缘层174连接至第二堆叠件st2中包括的多个字线结构ws中的一个，或者通过穿过第二保护绝缘层190、第二填充绝缘层174、第一保护绝缘层114和第一填充绝缘层172连接至第一堆叠件st1中包括的多个字线结构ws一个。
88.多个导电接触插塞mcp可以通过多个第二导电立柱222电连接至多个导电连接布线224。在示例实施例中，第一导电立柱232和第二导电立柱222可以包括相同的材料。在示例实施例中，第一导电立柱232和第二导电立柱222中的每一个的顶部可以具有相同的水平高度。多个导电连接布线224可以电连接至多个晶体管tr。
89.多个导电连接布线224可以沿着比位线bl更靠近衬底102的高度(level)延伸。多个导电连接布线224可以在第一水平方向(x方向)上延伸，但是这是可以改变的。在示例实施例中，多个导电连接布线224可以在第一水平方向(x方向)上延伸、被弯曲、并且在第二水平方向(y方向)上延伸，多个导电连接布线224可以在第二水平方向(y方向)上延伸，或者多个导电连接布线224可以在第二水平方向(y方向)上延伸、被弯曲、并且在第一水平方向(x方向)上延伸。
90.两个邻近的字线切割区wlc之间的多个字线结构ws可以包括参照图1描述的地选择线gsl、多条字线wl(wl1、wl2、
……
、wln
‑
1、wln)和串选择线ssl。可以根据设计不同地选择在竖直方向(z方向)上堆叠在衬底102上的字线结构ws的数量。多个字线结构ws中的最靠近衬底102的字线结构ws可以构成地选择线gsl。多个字线结构ws中的两个顶部的字线结构ws中的每一个可以构成串选择线ssl。串选择线ssl可以包括通过串选择线切割区slc分离的一部分。
91.图21至图28是根据示例实施例的集成电路装置的剖视图。
92.参照图21，通过使用图20a和图20b的结果，通过执行通过沿着划线道区sr切割衬底102的切划工艺来形成个体化的集成电路装置1。可以通过例如使用刀片锯切来执行用于形成集成电路装置1的切划工艺。在示例实施例中，如图21所示，划线道区sr可以在集成电路装置1中被整体去除。在另一示例实施例中，划线道区sr的一部分(例如，邻近于单元区cr、互连区ir和外围电路区pr的一部分)可以被保留在集成电路装置1中而不被去除，即，在沿着划线道区sr切割衬底102的切划工艺中，划线道区sr的一部分可以被去除，并且划线道区sr的其余部分可以被保留在集成电路装置1中。用于切划工艺以形成集成电路装置1的刀片的切口宽度可以具有小于划线道区sr的水平宽度的值。
93.集成电路装置1包括顺序地堆叠在具有单元区cr、互连区ir和外围电路区pr的衬底102上的第一堆叠件st1和第二堆叠件st2。在示例实施例中，如图21所示，集成电路装置1可以包括两个堆叠件，即，第一堆叠件st1和第二堆叠件st2。在另一示例实施例中，三个或更多个堆叠件可以顺序地堆叠在衬底102上，在这种情况下，第一堆叠件st1可以被称作底部堆叠件。
94.第一堆叠件st1包括第一单元堆叠结构cs1，第一单元堆叠结构cs1是多个第一绝缘层112和多个字线结构ws彼此交替地堆叠的结构。第二堆叠件st2包括第二单元堆叠结构cs2，第二单元堆叠结构cs2是多个第二绝缘层116和多个字线结构ws彼此交替地堆叠的结构。第一单元堆叠结构cs1和第二单元堆叠结构cs2中的每一个可以在单元区cr和互连区ir上方。第一单元堆叠结构cs1和第二单元堆叠结构cs2可以具有在互连区ir中具有台阶状结构的边缘部分。
95.在外围电路区pr中，多个晶体管tr可以被形成在外围电路有源区ac中的衬底102上，外围电路有源区ac可以通过填充衬底沟槽102t的器件分离层104被限定。
96.第一堆叠件st1还可包括第一填充绝缘层172和覆盖第一单元堆叠结构cs1的上表面和第一填充绝缘层172的上表面的第一保护绝缘层114。第一填充绝缘层172可以覆盖第一单元堆叠结构cs1的台阶状结构并且覆盖外围电路区pr中的多个晶体管tr。第一填充绝缘层172的上表面可以基本平坦，并且可以与第一单元堆叠结构cs1的上表面共面。
97.第二堆叠件st2还可包括虚设堆叠结构dm(其可以与第二单元堆叠结构cs2分离并且布置在外围电路区pr中)、第二填充绝缘层174和第二保护绝缘层190，第二保护绝缘层190覆盖第二单元堆叠结构cs2的上表面、虚设堆叠结构dm的上表面和第二填充绝缘层174的上表面。虚设堆叠结构dm可以位于多个晶体管tr上。虚设堆叠结构dm可以在竖直方向(z方向)上与多个晶体管tr中的至少一些重叠。第二填充绝缘层174可以包围(例如，完全覆盖)虚设堆叠结构dm的外围。
98.虚设堆叠结构dm可以是多个虚设绝缘层116d和多个虚设支承层pld在外围电路区
pr中彼此交替地堆叠在第一堆叠件st1上的结构。在示例实施例中，虚设堆叠结构dm可以沿着边缘具有倾斜轮廓。
99.虚设堆叠结构dm可以位于与第二单元堆叠结构cs2相同的竖直高度处。在示例实施例中，虚设堆叠结构dm的底部的竖直高度可以与第二单元堆叠结构cs2的底部的竖直高度相同。在示例实施例中，虚设堆叠结构dm的顶部的竖直高度可以与第二单元堆叠结构cs2的顶部的竖直高度相同。
100.虚设堆叠结构dm中包括的多个虚设支承层pld分别是如图8所示的多个第二牺牲层pl2的保留而未被去除的部分。通过如图18a和图18b所示分别填充通过部分地去除多个第二牺牲层pl2形成的多个字线间隔dh来形成第二单元堆叠结构cs2中包括的多个字线结构ws。因此，虚设堆叠结构dm中包括的多个虚设支承层pld的堆叠件的数量可以与第二单元堆叠结构cs2中包括的多个字线结构ws的堆叠件的数量相同。虚设堆叠结构dm中包括的多个虚设支承层pld和第二单元堆叠结构cs2中包括的多个字线结构ws可以处于相同的竖直高度处并且彼此对应。另外，虚设堆叠结构dm中堆叠的虚设绝缘层116d的数量可以与第二单元堆叠结构cs2中堆叠的第二绝缘层116的数量相同。虚设堆叠结构dm中包括的多个虚设绝缘层116d和第二单元堆叠结构cs2中包括的多个第二绝缘层116可以处于相同的竖直高度处并且彼此对应。
101.穿过第一单元堆叠结构cs1的多个第一沟道孔150h可以与穿过第二单元堆叠结构cs2的多个第二沟道孔160h连通，从而形成多个连接沟道孔。多个连接沟道孔可以从第一堆叠件st1延伸至第二堆叠件st2。可以通过使用沟道孔对齐键ak将多个第二沟道孔160h与多个第一沟道孔150h对齐，如图14所示。
102.包括多个第二沟道孔160h和多个第一沟道孔150h的多个连接沟道孔可以被填充多个沟道结构150。多个沟道结构150中的每一个可以包括半导体图案120、电荷存储结构130、沟道层140、埋置绝缘层145和导电插塞层156。电荷存储结构130可包括隧道电介质层132、电荷存储层134和阻挡电介质层138。
103.切割绝缘层196可以填充通过去除第二保护绝缘层190的一部分、多个第二绝缘层116的顶部的至少一个的一部分以及第二单元堆叠结构cs2中包括的多个字线结构ws的顶部的至少一个的一部分而限定的串选择线切割区slc。
104.第一导电立柱232、位线bl和第一导电立柱232与位线bl之间的上导电过孔234可以布置在多个沟道结构150中的每一个中包括的导电插塞层156上。布线间绝缘层210可以包围第一导电立柱232、上导电过孔234和位线bl。多条位线bl可以在第一水平方向(x方向)上在多条位线bl之间具有基本恒定的间隔，并且可以在第二水平方向(y方向)上延伸。多个沟道结构150和多条位线bl可以分别通过第一导电立柱232和上导电过孔234连接。
105.在互连区ir中，多个导电接触插塞mcp可以填充暴露多个字线结构ws的多个接触孔mch，并且可以被电连接至多个字线结构ws。多个导电接触插塞mcp中的每一个可以在竖直方向(z方向)上从电连接至其的字线结构ws开始延伸。
106.多个导电接触插塞mcp可以通过多个第二导电立柱222电连接至多个导电连接布线224。多个导电连接布线224可以电连接至多个晶体管tr。多个导电连接布线224可以沿着比位线bl更靠近衬底102的水平的水平高度延伸。
107.根据本示例实施例的集成电路装置1可以包括竖直存储器装置，竖直存储器装置
具有沿着多个沟道结构150在竖直方向(z方向)上堆叠的多个存储器单元。根据本示例实施例的集成电路装置1可以具有位于第一堆叠件st1(其包括第一单元堆叠结构cs1)上的第二堆叠件st2(其包括第二单元堆叠结构cs2)，从而增加在竖直方向上的存储器单元的堆叠件的数量。在示例实施例中，集成电路装置1可以具有三个或更多个堆叠件，它们均包括单元堆叠结构。
108.多个沟道结构150可以填充多个第一沟道孔150h(其穿过第一单元堆叠结构cs1)和多个第二沟道孔160h(其穿过第二单元堆叠结构cs2)，并且可以被形成在第一堆叠件st1和第二堆叠件st2上方。
109.根据本示例实施例的集成电路装置1可以具有在第二填充绝缘层174内部的虚设堆叠结构dm。与第一填充绝缘层172相比，第二填充绝缘层174可以形成在二维上相对更宽的区域上。第二填充绝缘层174可以包围虚设堆叠结构dm的外围。第二填充绝缘层174的上表面和虚设堆叠结构dm的上表面可以位于相同的竖直高度处，并且均可以是平坦的并且可以彼此共面。
110.在通过去除第二初始填充绝缘层174p的一部分来形成第二填充绝缘层174的平面化工艺(如图11和图12所示)中，虚设堆叠结构dm可以防止出现凹陷，即，在互连区ir和外围电路区pr中相对更多地去除第二初始填充绝缘层174p的一部分。因此，可以防止沟道孔对齐键ak(其被用于将多个第二沟道孔160h与多个第一沟道孔150h对齐)的(凹陷导致的)损坏。
111.根据本示例实施例的集成电路装置1可以具有对齐误差被最小化的多个第二沟道孔160h和多个第一沟道孔150h。因此，可以在第一堆叠件st1和第二堆叠件st2上形成分别填充多个第一沟道孔150h和多个第二沟道孔160h并且使多个存储器单元在竖直方向(z方向)上堆叠的多个沟道结构150。
112.因此，即使当沿着多个沟道结构150在竖直方向(z方向)上堆叠的存储器单元的堆叠件的数量增加以增加每个芯片的组件的数量时，根据本示例实施例的集成电路装置1也可以具有优秀的电可靠性。
113.参照图22，集成电路装置1a包括顺序地堆叠在衬底102上的第一堆叠件st1和第二堆叠件st2，衬底102具有单元区cr、互连区ir和外围电路区pr。第一堆叠件st1包括第一单元堆叠结构cs1，第二堆叠件st2包括第二单元堆叠结构cs2。
114.第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的虚设堆叠结构dma。虚设堆叠结构dma可以是多个虚设绝缘层116d和多个虚设支承层pld在外围电路区pr中彼此交替地堆叠在第一堆叠件st1上的结构。虚设堆叠结构dma可以位于多个晶体管tr上。
115.在示例实施例中，虚设堆叠结构dma可以具有在其中具有至少一个狭缝sl的二维形状。在示例实施例中，多个虚设堆叠结构dma可以彼此分离，并且可以被布置在外围电路区pr中。
116.例如，在俯视图中，如图21所示的集成电路装置1中包括的虚设堆叠结构dm具有二维的平板形状。如图22所示的集成电路装置1a中包括的虚设堆叠结构dma可以具有在其中具有至少一个狭缝sl的二维形状，例如，可以具有穿过堆叠件的在z方向(深度)和y方向延伸(进入图22的纸面中)的一个狭缝sl(如图29b所示)，或者可以具有彼此分离的多个条形
的形状(如图29c所示)。
117.参照图23，集成电路装置1b包括顺序地堆叠在具有单元区cr的衬底102上的第一堆叠件st1和第二堆叠件st2。集成电路装置1b还包括互连区ir和外围电路区pr。第一堆叠件st1包括第一单元堆叠结构cs1。第二堆叠件st2包括第二单元堆叠结构cs2。
118.第一堆叠件st1还可以包括与第一单元堆叠结构cs1分离并且布置在外围电路区pr中的第一虚设堆叠结构dmb1。第一虚设堆叠结构dmb1可以是多个第一虚设绝缘层112d和多个第一虚设支承层pld1在外围电路区pr中彼此交替地堆叠在衬底102上的结构。第一虚设绝缘层112d可以是第一虚设堆叠结构dmb1中包括的第一绝缘层112的一部分。
119.在示例实施例中，第一虚设堆叠结构dmb1可以具有在其中具有至少一个狭缝sl的二维形状。在示例实施例中，多个第一虚设堆叠结构dmb1可以彼此分离并且可以布置在外围电路区pr中。在示例实施例中，第一虚设堆叠结构dmb1可以具有二维的平板形状。
120.第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的第二虚设堆叠结构dmb2。第二虚设堆叠结构dmb2可以是多个第二虚设绝缘层116d和多个第二虚设支承层pld2在外围电路区pr中彼此交替地堆叠在第一堆叠件st1上的结构。第二虚设绝缘层116d可以是第二虚设堆叠结构dmb2中包括的第二绝缘层116的一部分。
121.在示例实施例中，第二虚设堆叠结构dmb2可以具有在其中具有至少一个狭缝sl的二维形状。在示例实施例中，多个第二虚设堆叠结构dmb2可以彼此分离并且布置在外围电路区pr中。在示例实施例中，第二虚设堆叠结构dmb2可以具有二维的平板形状。
122.虽然图23示出了第一虚设堆叠结构dmb1和第二虚设堆叠结构dmb2在竖直方向(z方向)上重叠，但是这一点可以改变。例如，在外围电路区pr中，第一虚设堆叠结构dmb1可以在横向方向上与多个晶体管tr分离。第二虚设堆叠结构dmb2可以位于多个晶体管tr上，例如可以与多个晶体管tr竖直地重叠。
123.第一虚设支承层pld1和第二虚设支承层pld2可以分别是第一牺牲层pl1的保留而未被去除的一部分(如图2所示)和第二牺牲层pl2的保留而未被去除的一部分(如图8所示)。
124.第一虚设堆叠结构dmb1可以位于与第一单元堆叠结构cs1相同的竖直高度处。第二虚设堆叠结构dmb2可以位于第二单元堆叠结构cs2相同的竖直高度处。在示例实施例中，第一虚设堆叠结构dmb1的底部的竖直高度和顶部的竖直高度分别与第一单元堆叠结构cs1的底部的竖直高度和顶部的竖直高度相同。在示例实施例中，第二虚设堆叠结构dmb2的底部的竖直高度和顶部的竖直高度可以与第二单元堆叠结构cs2的底部的竖直高度和顶部的竖直高度相同。
125.在通过去除第一初始填充绝缘层172p的一部分来形成第一填充绝缘层172的平面化工艺(如图3和图4所示)中，第一虚设堆叠结构dmb1可以防止发生凹陷，即，在互连区ir和外围电路区pr中相对更多地去除第一初始填充绝缘层172p的一部分。在通过去除第二初始填充绝缘层174p的一部分来形成第二填充绝缘层174的平面化工艺(如图11和图12所示)中，第二虚设堆叠结构dmb2可以防止发生凹陷，即，在互连区ir和外围电路区pr中相对更多地去除第二初始填充绝缘层174p的一部分。
126.在根据本示例实施例的集成电路装置1b中，与第一填充绝缘层172相比，第二填充绝缘层174可以被形成在例如在x
‑
y平面中的相对更宽的区域上。从二维上说，例如，在x
‑
y
平面中，由第一虚设堆叠结构dmb1占据的覆盖区可以小于由第二虚设堆叠结构dmb2占据的覆盖区。在示例实施例中，第一虚设堆叠结构dmb1的上表面的面积可以小于第二虚设堆叠结构dmb2的上表面的面积。
127.第二虚设堆叠结构dmb2可以被称作虚设堆叠结构。第一虚设堆叠结构dmb1可以被称作辅助虚设堆叠结构。第二虚设绝缘层116d和第二虚设支承层pld2可以分别被称作虚设绝缘层和虚设支承层。第一虚设绝缘层112d和第一虚设支承层pld1可以分别被称作辅助虚设绝缘层和辅助虚设支承层。
128.参照图24，集成电路装置1c包括顺序地堆叠在具有单元区cr、互连区ir和外围电路区pr的衬底102上的第一堆叠件st1和第二堆叠件st2。第一堆叠件st1包括第一单元堆叠结构cs1。第二堆叠件st2包括第二单元堆叠结构cs2。
129.第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的虚设堆叠结构dmc。虚设堆叠结构dmc可以是多个虚设绝缘层116d和多个虚设支承层pld在外围电路区pr中彼此交替地堆叠在第一堆叠件st1上的结构。在示例实施例中，虚设堆叠结构dmc中包括的多个虚设绝缘层116d和多个虚设支承层pld可以在竖直方向上彼此对齐。
130.在如图21所示的虚设堆叠结构dm中，上表面的面积小于下表面的面积。在如图24所示的虚设堆叠结构dmc中，上表面的面积可以与下表面的面积基本相等。
131.参照图25，集成电路装置2包括顺序地堆叠在具有单元区cr、互连区ir和外围电路区pr的衬底102上的第一堆叠件st1和第二堆叠件st2。第一堆叠件st1包括第一单元堆叠结构cs1。第二堆叠件st2包括第二单元堆叠结构cs2。
132.第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的虚设堆叠结构dmd。虚设堆叠结构dmd可以是多个虚设绝缘层116d和多个虚设支承层pld在外围电路区中彼此交替地堆叠在第一堆叠件st1上的结构。
133.虚设堆叠结构dmd可以具有穿过多个虚设绝缘层116d和多个虚设支承层pld的至少一个排气孔162h。在示例实施例中，至少一个排气孔162h可以与多个第二沟道孔160h一起被形成。至少一个排气孔162h可以为在制造阶段中的热处理中的诸如氢、硼、磷等的气体提供排放路径，并且可以防止由于因第一填充绝缘层172和/或第二填充绝缘层174收缩或膨胀导致的虚设堆叠结构dmd的收缩或膨胀而造成的变形。
134.排气孔162h可以被填充有埋置绝缘层162g。在示例实施例中，埋置绝缘层162g可以包括与第二填充绝缘层174的材料相同的材料。在示例实施例中，埋置绝缘层162g可以是第二填充绝缘层174的填充排气孔162h的一部分。
135.参照图26，集成电路装置2a包括顺序地堆叠在具有单元区cr、互连区ir和外围电路区pr的衬底102上的第一堆叠件st1和第二堆叠件st2。第一堆叠件st1包括第一单元堆叠结构cs1。第二堆叠件st2包括第二单元堆叠结构cs2。
136.第一堆叠件st1还可包括与第一单元堆叠结构cs1分离并且布置在外围电路区pr中的第一虚设堆叠结构dme1。第一虚设堆叠结构dme1可以是多个第一虚设绝缘层112d和多个第一虚设支承层pld1在外围电路区pr中彼此交替地堆叠在衬底102上的结构。
137.在示例实施例中，第一虚设堆叠结构dme1可以具有在其中具有至少一个狭缝sl的二维形状。在示例实施例中，多个第一虚设堆叠结构dme1可以彼此分离并且布置在外围电
路区pr中。在示例实施例中，第一虚设堆叠结构dme1可以具有二维的平板形状。
138.第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的第二虚设堆叠结构dme2。第二虚设堆叠结构dme2可以是多个第二虚设绝缘层116d和多个第二虚设支承层pld2在外围电路区pr中彼此交替地堆叠在第一堆叠件st1上的结构。
139.在示例实施例中，第二虚设堆叠结构dme2可以具有在其中具有至少一个狭缝sl的二维形状。在示例实施例中，多个第二虚设堆叠结构dme2可以彼此分离并且布置在外围电路区pr中。在示例实施例中，第二虚设堆叠结构dme2可以具有二维的平板形状。
140.第一虚设堆叠结构dme1可以位于与第一单元堆叠结构cs1相同的竖直高度处。第二虚设堆叠结构dme2可以位于与第二单元堆叠结构cs2相同的竖直高度处。
141.第一虚设堆叠结构dme1可以具有穿过多个第一虚设绝缘层112d和多个第一虚设支承层pld1的至少一个第一排气孔152h。在示例实施例中，至少一个第一排气孔152h可以与多个第一沟道孔150h一起被形成。
142.第二虚设堆叠结构dme2可以具有穿过多个第二虚设绝缘层116d和多个第二虚设支承层pld2的多个第二排气孔162h。在示例实施例中，多个第二排气孔162h可以与多个第二沟道孔160h一起被形成。
143.第一埋置绝缘层152g和第二埋置绝缘层162g可以分别填充每个第一排气孔152h和每个第二排气孔162h。在示例实施例中，第一埋置绝缘层152g可以包括与第一填充绝缘层172的材料相同的材料，并且第二埋置的绝缘层162g可以包括与第二填充绝缘层174的材料相同的材料。在示例实施例中，第一埋置绝缘层152g可以是第一填充绝缘层172的填充第一排气孔152h的一部分，并且第二埋置的绝缘层162g可以是第二填充绝缘层174的填充第二排气孔162h的一部分。
144.在二维上，例如，在x
‑
y平面中，第一虚设堆叠结构dme1占据的覆盖区可以小于第二虚设堆叠结构dme2占据的覆盖区。在示例实施例中，第一虚设堆叠结构dme1的上表面的面积可以小于第二虚设堆叠结构dme2的上表面的面积。集成电路装置2a中包括的第二排气孔162h的数量可以大于第一排气孔152h的数量。
145.参照图27，集成电路装置2b包括顺序地堆叠在具有单元区cr、互连区ir和外围电路区pr的衬底102上的第一堆叠件st1和第二堆叠件st2。第一堆叠件st1包括第一单元堆叠结构cs1。第二堆叠件st2包括第二单元堆叠结构cs2。
146.第一堆叠件st1还可包括与第一单元堆叠结构cs1分离并且布置在外围电路区pr中的第一虚设堆叠结构dme1。第二堆叠件st2还可包括与第二单元堆叠结构cs2分离并且布置在外围电路区pr中的第二虚设堆叠结构dmb2。第一虚设堆叠结构dme1可以具有穿过多个第一虚设绝缘层112d和多个第一虚设支承层pld1的至少一个第一排气孔152h。在示例实施例中，至少一个第一排气孔152h可以与多个第一沟道孔150h一起被形成。第二虚设堆叠结构dmb2可以不具有如图26所示的第二排气孔162h。第二虚设堆叠结构dmb2可以具有如图23所示的狭缝sl。
147.第一埋置绝缘层152g可以填充每个第一排气孔152h。在示例实施例中，第一埋置绝缘层152g可以包括与第一填充绝缘层172的材料相同的材料。在示例实施例中，第一埋置绝缘层152g可以是第一填充绝缘层172的填充第一排气孔152h的一部分。
148.参照图28，集成电路装置3包括在衬底502上在第一水平高度处形成的外围电路区
域514。集成电路装置3还包括在衬底502上在高于第一高度的第二高度处形成的存储器单元阵列区域512。这里，术语“高度(level)”指在竖直方向(z方向)上相对于衬底502的高度(height)。在衬底502上，第一高度比第二高度更加靠近衬底502。
149.在示例实施例中，衬底502可以具有在第一水平方向(x方向)和第二水平方向(y方向)上延伸的主表面502m。衬底502的详细描述与参照图2针对衬底102作出的描述基本相同。衬底502可以具有单元区cr、互连区ir和插塞连接区pcr。互连区ir可以位于单元区cr与插塞连接区pcr之间。
150.在衬底502上，外围电路有源区ac可以通过填充衬底沟槽502t的器件分离层504被限定。构成外围电路有源区ac的多个晶体管tr可以被形成在衬底502的外围电路有源区ac上。多个晶体管tr中的每一个可以包括栅极g、栅极电介质层gd和源极/漏极区sd。栅极g的相对的侧壁可以被绝缘间隔件506覆盖，并且蚀刻停止层508可以被形成在栅极g和绝缘间隔件506上。蚀刻停止层508可以包括诸如氮化硅或者氧氮化硅的绝缘材料。
151.多个层间绝缘层514a、514b、514c和514d可以顺序地堆叠在蚀刻停止层508上。多个层间绝缘层514a、514b、514c和514d可以包括氧化硅、氮化硅、氮氧化硅等。外围电路区域514包括电连接至多个晶体管tr的多层布线结构530。多层布线结构530可以通过多个层间绝缘层514a、514b、514c和514d互相绝缘。
152.多层布线结构530可以包括顺序地堆叠在衬底502上并且彼此电连接的第一接触件516a、第一布线层518a、第二接触件516b、第二布线层518b、第三接触件516c和第三布线层518c。
153.覆盖多个层间绝缘层514a、514b、514c和514d的半导体层520形成在外围电路区域514上。存储器单元阵列区域512被形成在半导体层520上。存储器单元阵列区域512具有与参照图1至图27对集成电路装置1、1a、1b、1c、2、2a和2b的描述相同的配置。
154.第一单元堆叠结构cs1和第二单元堆叠结构cs2中的每一个可以位于单元区cr和互连区ir上方。虚设堆叠结构dm可以位于在插塞连接区pcr上方。
155.在集成电路装置3中，存储器单元阵列区域512和外围电路区域514可以在竖直方向(z方向)上延伸，并且可以通过插塞连接区pcr中的至少一个连接插塞195电连接。在示例实施例中，至少一个连接插塞195可以穿过第一填充绝缘层172和第二填充绝缘层174。在示例实施例中，至少一个连接插塞195可以穿过第一填充绝缘层172和虚设堆叠结构dm。
156.在示例实施例中，存储器单元阵列区域512中的导电连接布线224可以通过至少一个连接插塞195电连接至外围电路区域514。至少一个连接插塞195可以电连接至多层布线结构530。在示例实施例中，至少一个连接插塞195可以连接至第三布线层518c。
157.集成电路装置3具有多层装置结构，在多层装置结构中，具有不同功能的第一层半导体和第二层半导体被堆叠以在不同的水平高度处竖直地重叠。因此，多层布线结构530和存储器单元阵列区域512中的布线图案的密度可以降低，并且制造集成电路装置的工艺可以简化。另外，多层布线结构中的金属布线层的堆叠件的数量可以减少，以减小由于金属线造成的物理应力，其可帮助防止衬底弯曲现象。
158.图29a至图29c是根据示例实施例的集成电路装置中的一些组件的俯视图。
159.参照图29a，集成电路装置10包括单元堆叠结构cs和与单元堆叠结构cs分离的虚设堆叠结构dm。在示例实施例中，集成电路装置10可以是如图21所示的集成电路装置1。
160.划线道区sr可以沿着集成电路装置10的边缘延伸，并且二维地包围(例如，在x
‑
y平面中完全包围)集成电路装置10。在形成集成电路装置10的工艺中，可以去除如图29a所示的划线道区sr的至少一部分，并且为了便于描述，示出了划线道区sr。
161.虚设堆叠结构dm可以邻近于划线道区sr。如图29a所示，在示例实施例中，虚设堆叠结构dm可以二维地包围(例如，在x
‑
y平面中完全围绕)单元堆叠结构cs的外围。在示例实施例中，当虚设堆叠结构dm位于与第二单元堆叠结构cs2相同的竖直高度时(如图21所示)，虚设堆叠结构dm可以(例如，在x
‑
y平面中)二维地包围第二单元堆叠结构cs2的外围。
162.在示例实施例中，虚设堆叠结构dm在第一水平方向(x方向)或者第二水平方向(y方向)上的宽度可以与外围电路区pr的宽度成正比，如图21所示。
163.参照图29b，集成电路装置10a包括单元堆叠结构cs和与单元堆叠结构cs分离的虚设堆叠结构dma。在示例实施例中，集成电路装置10a可以是如图22所示的集成电路装置1a。
164.划线道区sr可以沿着集成电路装置10a的边缘延伸，并且(例如，在x
‑
y平面中)二维地包围集成电路装置10a。在形成集成电路装置10a的工艺中，可以去除如图29b所示的划线道区sr的至少一部分，并且为了便于描述，示出了划线道区sr。
165.虚设堆叠结构dma可以邻近于划线道区sr。在示例实施例中，虚设堆叠结构dma可以(例如，在x
‑
y平面中)二维地包围单元堆叠结构cs的外围。在示例实施例中，虚设堆叠结构dma可以具有在其中具有至少一个狭缝sl(例如，在第一水平方向(x
‑
方向)上具有相对窄的宽度并且在第二水平方向(y
‑
方向)上具有相对宽的宽度的至少一个狭缝sl)的二维形状。
166.参照图29c，集成电路装置10b包括单元堆叠结构cs和与单元堆叠结构cs分离的虚设堆叠结构dma1。在示例实施例中，集成电路装置10b可以是如图22所示的集成电路装置1a。
167.划线道区sr可以沿着集成电路装置10b的边缘延伸，并且(例如，在x
‑
y平面中)二维地包围集成电路装置10b。在形成集成电路装置10b的工艺中，可以去除如图29c所示的划线道区sr的至少一部分，并且为了便于描述，示出了划线道区sr。
168.虚设堆叠结构dma1可以邻近于划线道区sr。在示例实施例中，虚设堆叠结构dma1可以(例如，在x
‑
y平面中)二维地包围单元堆叠结构cs的外围。多个虚设堆叠结构dma1可以彼此分离地布置在外围电路区pr中。在示例实施例中，多个虚设堆叠结构dma1中的至少一些可以具有多个条彼此分离(例如，多个条在第二方向(y方向)上在其相对的端部处分离)的形状。
169.如上所述，实施例可以提供这样的集成电路装置：其每个芯片的组件的数量可以增加，同时具有优秀的电可靠性。
170.本文公开了示例性实施例，尽管使用了特定术语，但仅在一般和描述性意义上使用和解释特定数据，而不是出于限制的目的。在一些情况下，对于本领域的普通技术人员来说，随着本技术的提交显而易见的是，除非另有特别说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用，也可以与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员应该理解，在不脱离如权利要求所述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。