一种改善NANDflash字线间漏电的工艺集成方法与流程

一种改善nand flash字线间漏电的工艺集成方法
技术领域
1.本发明涉及半导体制造技术领域，尤其涉及一种改善nand flash字线间漏电的工艺集成方法。


背景技术：

2.nand flash作为一种重要的闪存器件，因为结构具有极高的单元密度，可以达到较高的存储密度，同时其写入和擦除的速度极快，所以被广泛的应用于各类存储卡，并且正在逐步取代机械硬盘的固态硬盘。
3.随着器件尺寸的缩小，nand器件块区的字线间距的尺寸也在减小，这会使浮栅型存储器出现严重的单元间耦合干扰问题，从而影响单元阈值电压的大小、存储器阵列的编程和读取速度。为了解决这一问题，空气间隙(airgap)隔离技术的制程工艺被引入到nand flash的制作中，通过在浮栅极和浮栅极之间引入介电常数最低的物质
‑‑‑
空气，来提高器件字线浮栅极之间电容耦合效应。
4.作为本领域技术人员，容易知晓地，在1x nand中，块区的字线间距的尺寸减小，在字线刻蚀工艺以及形成空气间隙(airgap)前的氮化硅去除后，深宽比甚至大于10，这种高深宽比的图形比较脆弱，字线很容易在后续工艺中发生倾倒，导致字线间发生漏电情况。
5.寻求一种制作简单，工艺兼容性强，并可有效降低字线倒塌的工艺集成方法已成为本领域技术人员亟待解决的技术问题之一。
6.故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种改善nand flash字线间漏电的工艺集成方法。


技术实现要素：

7.本发明是针对现有技术中，传统的1x nand flash中，块区的字线间距的尺寸减小，在字线刻蚀工艺以及形成空气间隙(airgap)前的氮化硅去除后，深宽比甚至大于10，这种高深宽比的图形比较脆弱，字线很容易在后续工艺中发生倾倒，导致字线间发生漏电情况等缺陷提供一种改善nand flash字线间漏电的工艺集成方法。
8.为实现本发明之目的，本发明提供一种改善nand flash字线间漏电的工艺集成方法，所述改善nand flash字线间漏电的工艺集成方法，包括：
9.执行步骤s1：提供硅基衬底，并在所述硅基衬底上形成块区字线以及位于所述块区字线两侧的选择管栅；
10.执行步骤s2：在所述字线结构的底部和侧壁，以及所述选择管栅的侧壁形成第一氧化物层；
11.执行步骤s3：在所述字线结构之间、字线结构与选择管栅之间，以及选择管栅之间的间隙处填充第一氮化硅层，且所述第一氮化硅层位于所述第一氧化物层上，并对所述选择管栅侧壁的第一氮化硅层进行刻蚀，以形成侧墙；
12.执行步骤s4：在所述块区字线及所述选择管栅之异于硅基衬底的一侧形成第二氧
化物层，并在所述第二氧化物层之异于硅基衬底的一侧形成第二氮化硅层；
13.执行步骤s5：在所述第二氮化硅层上设置第三氧化物层，且所述第三氧化物层填充所述选择管栅之间隙，并对所述第三氧化物层进行化学机械研磨，平坦化至所述第二氮化硅层的上表面；
14.执行步骤s6：回刻所述字线结构及选择管栅，并露出栅极顶部区域；
15.执行步骤s7：去除所述字线结构之间的第一氮化硅层；
16.执行步骤s8：在所述栅极顶部区域沉积镍铂及钛的氮化物，并进行镍硅化合物第一次退火及镍铂金属硅化物清洗；
17.执行步骤s9：沉积介质层覆盖所述字线结构之栅极顶部区域，使得所述字线结构之间形成空气间隙；
18.执行步骤s10：进行镍硅化合物第二次退火，以在字线结构之栅极顶部区域形成金属硅化物。
19.可选的，所述块区字线进一步包括间距尺寸均一相间的字线结构。
20.可选的，所述块区字线和所述选择管栅通过自对准双重图形工艺制造。
21.可选的，所述选择管栅的功能结构层呈纵向叠置，自下而上依次包括第一多晶硅层、ono层(氧化硅层-氮化硅层-氧化硅层)、第二多晶硅层。可选的，所述第一氧化物层为二氧化硅层。
22.可选的，在所述块区字线及所述选择管栅之异于硅基衬底的一侧形成的第二氧化物层与所述第一氧化物层呈围闭结构。
23.可选的，所述镍硅化合物第一次退火形成ni2si。
24.可选的，所述镍硅化合物第二次退火形成nisi。
25.本发明改善nand flash字线间漏电的工艺集成方法通过在字线结构的空气间隙形成之后进行镍硅化合物第二次退火，不仅工艺兼容性强，而且可减少湿法清洗，有效地降低字线结构倒塌的可能性，从而改善字线结构间漏电的情况。
附图说明
26.图1所示为本发明改善nand flash字线间漏电的工艺集成方法流程图；
27.图2所示为本发明硅基衬底上形成块区字线和选择管栅的结构示意图；
28.图3所示为本发明字线结构的底部和侧壁，以及选择管栅的侧壁形成第一氧化物层和第一氮化物层，并刻蚀形成侧墙的结构示意图；
29.图4所示本发明形成第二氮化硅层后在选择管栅之间填充第三氧化物层并进行化学机械研磨后的结构示意图；
30.图5所示为本发明回刻并露出字线结构及选择管栅的栅极顶部区域结构示意图；
31.图6所示为本发明去除所述字线结构之间的第一氮化硅层之结构示意图；
32.图7所示为本发明栅极顶部区域沉积镍铂及钛的氮化物，并进行镍硅化合物第一次退火及镍铂金属硅化物清洗结构示意图；
33.图8所示为本发明沉积介质层覆盖字线结构之栅极顶部区域，形成空气间隙的结构示意图；
34.图9所示为本发明镍硅化合物第二次退火结构示意图。
具体实施方式
35.为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
36.请参阅图1，图1所示为本发明改善nand flash字线间漏电的工艺集成方法之流程图。所述改善nand flash字线间漏电的工艺集成方法，包括：
37.执行步骤s1：提供硅基衬底，并在所述硅基衬底上形成块区字线以及位于所述块区字线两侧的选择管栅。其中，所述块区字线进一步包括间距尺寸均一相间的字线结构。所述块区字线和所述选择管栅通过自对准双重图形工艺制造。
38.执行步骤s2：在所述字线结构的底部和侧壁，以及所述选择管栅的侧壁形成第一氧化物层。
39.执行步骤s3：在所述字线结构之间、字线结构与选择管栅之间，以及选择管栅之间的间隙处填充第一氮化硅层，且所述第一氮化硅层位于所述第一氧化物层上，并对所述选择管栅侧壁的第一氮化硅层进行刻蚀，以形成侧墙。
40.执行步骤s4：在所述块区字线及所述选择管栅之异于硅基衬底的一侧形成第二氧化物层，并在所述第二氧化物层之异于硅基衬底的一侧形成第二氮化硅层。其中，在所述块区字线及所述选择管栅之异于硅基衬底的一侧形成的第二氧化物层与所述第一氧化物层呈围闭结构。
41.执行步骤s5：在所述第二氮化硅层上设置第三氧化物层，且所述第三氧化物层填充所述选择管栅之间隙，并对所述第三氧化物层进行化学机械研磨，平坦化至所述第二氮化硅层的上表面。
42.执行步骤s6：回刻所述字线结构及选择管栅，并露出栅极顶部区域。
43.执行步骤s7：去除所述字线结构之间的第一氮化硅层。
44.执行步骤s8：在所述栅极顶部区域沉积镍铂及钛的氮化物，并进行镍硅化合物第一次退火及镍铂金属硅化物清洗。
45.执行步骤s9：沉积介质层覆盖所述字线结构之栅极顶部区域，使得所述字线结构之间形成空气间隙。
46.执行步骤s10：进行镍硅化合物第二次退火，以在字线结构之栅极顶部区域形成金属硅化物。
47.为了更直观的揭露本发明之技术方案，凸显本发明之有益效果，现结合具体实施方式，对所述改善nand flash字线间漏电的工艺集成方法之具体步骤和阶段性结构进行阐述。在具体实施方式中，所述功能结构的大小、规格、膜层厚度等仅为列举，不应视为对本发明技术方案的限制。
48.请参阅图2，并结合参阅图1，图2所示为本发明硅基衬底上形成块区字线和选择管栅的结构示意图。步骤s1中，提供硅基衬底1，并在所述硅基衬底1上形成块区字线2以及位于所述块区字线2两侧的选择管栅3。其中，所述块区字线2进一步包括间距尺寸均一相间的字线结构20。所述块区字线2和所述选择管栅3通过自对准双重图形工艺制造。所述选择管栅3的功能结构层呈纵向叠置，自下而上依次包括第一多晶硅层、ono层(氧化硅层-氮化硅层-氧化硅层)、第二多晶硅层。
49.请参阅图3，并结合参阅图1、图2，图3所示为本发明字线结构的底部和侧壁，以及
选择管栅的侧壁形成第一氧化物层和第一氮化物层，并刻蚀形成侧墙的结构示意图。步骤s2中，在所述字线结构20的底部和侧壁，以及所述选择管栅3的侧壁形成第一氧化物层40。其中，所述第一氧化物层40为二氧化硅层。
50.步骤s3中，在所述字线结构20之间、字线结构20与选择管栅3之间，以及选择管栅3之间的间隙处填充第一氮化硅层50，且所述第一氮化硅层50位于所述第一氧化物层40上，并对所述选择管栅3侧壁的第一氮化硅层50进行刻蚀，以形成侧墙51。
51.请参阅图4，并结合参阅图1～图3，图4所示本发明形成第二氮化硅层后在选择管栅之间填充第三氧化物层并进行化学机械研磨后的结构示意图。步骤s4中，在所述块区字线2及所述选择管栅3之异于硅基衬底1的一侧形成与所述第一氧化物层40呈围闭结构的第二氧化物层41，并在所述第二氧化物层41之异于硅基衬底1的一侧形成第二氮化硅层52。其中，在所述块区字线2及所述选择管栅3之异于硅基衬底1的一侧形成的第二氧化物层41与所述第一氧化物层40呈围闭结构。
52.步骤s5中，在所述第二氮化硅层52上设置第三氧化物层42，且所述第三氧化物层42填充所述选择管栅3之间隙，并对所述第三氧化物层42进行化学机械研磨，平坦化至所述第二氮化硅层52的上表面。
53.请参阅图5，并结合参阅图1～图4，图5所示为本发明回刻并露出字线结构及选择管栅的栅极顶部区域结构示意图。步骤s6中，回刻所述字线结构20及选择管栅3，并露出栅极顶部区域6。
54.请参阅图6，图6所示为本发明去除所述字线结构之间的第一氮化硅层之结构示意图。步骤s7，去除所述字线结构20之间的第一氮化硅层50。
55.请参阅图7，图7所示为本发明栅极顶部区域沉积镍铂及钛的氮化物，并进行镍硅化合物第一次退火及镍铂金属硅化物清洗结构示意图。步骤s8，在所述栅极顶部区域6沉积镍铂及钛的氮化物，并进行镍硅化合物第一次退火及镍铂金属硅化物清洗。所述镍硅化合物第一次退火形成ni2si。
56.请参阅图8，图8所示为本发明沉积介质层覆盖字线结构之栅极顶部区域，形成空气间隙的结构示意图。步骤s9，沉积介质层7覆盖所述字线结构20之栅极顶部区域6，使得所述字线结构20之间形成空气间隙21。其中，所述介质层7为二氧化硅层。
57.请参阅图9，图9所示为本发明镍硅化合物第二次退火结构示意图。步骤s10，进行镍硅化合物第二次退火，以在字线结构20之栅极顶部区域6形成金属硅化物8。所述镍硅化合物第二次退火形成nisi。
58.显然地，本发明改善nand flash字线间漏电的工艺集成方法通过在字线结构20的空气间隙21形成之后进行镍硅化合物第二次退火，不仅工艺兼容性强，而且可减少湿法清洗，有效地降低字线结构20倒塌的可能性，从而改善字线结构20间漏电的情况。
59.综上所述，本发明改善nand flash字线间漏电的工艺集成方法通过在字线结构的空气间隙形成之后进行镍硅化合物第二次退火，不仅工艺兼容性强，而且可减少湿法清洗，有效地降低字线结构倒塌的可能性，从而改善字线结构间漏电的情况。
60.本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。