电子封装结构及其制作方法与流程

1.本发明涉及半导体技术领域，特别是有关于一种电子封装结构及其制作方法。


背景技术：

2.如本领域中已知的，诸如表面声波(surface acoustic wave,saw)元件等半导体结构在商业应用中经常用作射频(radio frequency,rf)和中频(intermediate frequency,if)滤波器，以提供频率选择性和其他电子功能。
3.在电子封装的组装过程(assembly process)中，通常使用焊料(solder)将半导体元件的凸块(bump)附接(attach)到载板上的接垫(pad)。然而，习知作法会在半导体元件下方形成一空隙，而在进行模封(molding)制程时，封模塑料(molding compound)容易流入此空隙中，导致半导体元件的底面的污染，并影响到表面电路。
4.因此，在该技术领域中仍需要提供一种改良的电子封装结构及其制作方法，以解决上述现有技术中的问题和缺点。


技术实现要素：

5.本发明的主要目的在提供一种改良的电子封装结构及其制作方法，以解决上述背景技术中的不足及缺点。
6.本发明一方面提供一种电子封装结构，包含：一基板，具有一上表面；一防焊层，设于该基板的该上表面上，该防焊层的至少一外侧与该基板的至少一外侧切齐；一电子元件，设于该基板的该上表面上，该电子元件具有一第一表面；以及一空腔，位于该电子元件和该防焊层之间，其中该空腔的一第一表面由该电子元件的该第一表面所构成。
7.依据本发明一实施例，其中另包含一封模塑料，覆盖该电子元件和该防焊层的至少一部分。
8.依据本发明一实施例，其中该电子元件的该第一表面与该防焊层接触。
9.依据本发明一实施例，其中该电子元件的该第一表面和该防焊层之间具有一缝隙。
10.依据本发明一实施例，其中该空腔的一侧面由该防焊层所构成。
11.依据本发明一实施例，其中该空腔的一第二表面由该基板的该上表面的至少一部分所构成或由该防焊层的至少一部分所构成。
12.依据本发明一实施例，其中该防焊层包含一凹陷区，且该空腔设于该凹陷区内，其中该空腔是由该电子元件的该第一表面、该防焊层和该基板的该上表面所界定，又其中该电子元件的周缘与环绕该凹陷区的该防焊层重叠。
13.依据本发明一实施例，其中该基板的该至少一外侧未被该封模塑料覆盖。
14.依据本发明一实施例，其中该防焊层的该至少一外侧未被该封模塑料覆盖。
15.依据本发明一实施例，其中该防焊层的该至少一外侧与该封模塑料的至少一外侧切齐。
16.依据本发明一实施例，其中该电子元件包含一表面声波滤波器、一半导体芯片、一微机电元件、一高频电子元件或一射频滤波器。
17.依据本发明一实施例，其中该防焊层包含复合材料、胶材、或多层式薄膜。
18.依据本发明一实施例，其中该电子元件另具有一表面电路，该表面电路设于该第一表面上且位于该空腔内。
19.本发明一方面提供一种电子封装结构的制作方法，包含：提供一基板，其中该基板具有一上表面；于该基板的该上表面上形成一防焊层；于该防焊层中形成一凹陷区；于该基板上安装一电子元件，其中该电子元件具有一第一表面，该基板的该上表面有复数个接垫，该电子元件的该第一表面上有复数个凸块，该复数个接垫分别对应至该复数个凸块，使该复数个接垫与该复数个凸块电性连接；以及进行一热处理，使该第一表面接近该基板并于该凹陷区形成一空腔，其中该空腔是于该电子元件的该第一表面、该防焊层和该基板的该上表面之间。
20.依据本发明一实施例，所述电子封装结构的制作方法另包含：形成一封模塑料，覆盖该电子元件和该防焊层的至少一部分。
21.依据本发明一实施例，所述电子封装结构的制作方法另包含：进行一切割动作，使该防焊层的至少一外侧与该基板的至少一外侧切齐。
22.依据本发明一实施例，其中该电子元件另具有一表面电路，该表面电路是设于该第一表面上且位于该空腔内。
23.依据本发明一实施例，其中该电子元件的该第一表面进行该热处理后与该防焊层接触。
24.依据本发明一实施例，其中该电子元件的该第一表面进行该热处理后与该防焊层之间具有一缝隙。
25.依据本发明一实施例，其中该电子元件的周缘与环绕该凹陷区的该防焊层重叠。
附图说明
26.图1至图5为根据本发明一实施例所绘示的形成电子封装结构的方法示意图，其中图2例示形成凹陷区后的基板的俯视图。图6为一局部放大图，例示电子元件的第一表面不直接接触凹陷区周围的防焊层以及电子元件和防焊层之间的缝隙。图7为根据本发明另一实施例所绘示的电子封装结构的示意性截面图。图8为本发明形成电子封装结构的方法流程图。主要图示说明：10、20
ꢀꢀ
电子封装结构100
ꢀꢀ
基板100a
ꢀꢀ
上表面100b
ꢀꢀ
下表面100c
ꢀꢀ
外侧101、102
ꢀꢀ
接垫110、120
ꢀꢀ
防焊层
110c
ꢀꢀ
外侧111
ꢀꢀ
第一层112
ꢀꢀ
第二层200
ꢀꢀ
电子元件200a
ꢀꢀ
第一表面200b
ꢀꢀ
第二表面200c
ꢀꢀ
侧壁201
ꢀꢀ
凸块300
ꢀꢀ
封模塑料300c
ꢀꢀ
外侧a
ꢀꢀ
高度b
ꢀꢀ
宽度ca
ꢀꢀ
空腔cl
ꢀꢀ
铜箔层g
ꢀꢀ
缝隙p
ꢀꢀ
导电贯穿孔r
ꢀꢀ
凹陷区sc
ꢀꢀ
表面电路sf
ꢀꢀ
表面镀层sw
ꢀꢀ
侧壁s1～s5
ꢀꢀ
步骤
具体实施方式
27.以下，将参考附图详细描述示例性实施例，以使本领域的普通技术人员容易地实现示例性实施例。本发明构思可以以各种形式体现，而不限于在此阐述的示例性实施例。为了清楚起见，省略了对公知部分的描述，并且相似的附图标记始终指代相似的元件。
28.因此，以下详细描述不应被理解为限制性的，并且本发明的范围仅由所附权利要求以及这些权利要求所赋予的均等物的全部范围来限定。
29.请注意，说明书中对“一实施例”、“一个实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是，每个实施例可能不一定包括特定的特征、结构或特性。而且，这样的用语不一定指相同的实施例。
30.此外，当结合一实施例描述特定的特征、结构或特性时，无论是否明确描述，与其他实施例结合地影响这种特征、结构或特性都将在相关领域的技术人员的知识范围内。
31.下文中所用的用语“晶圆(wafer)”和“基板(substrate)”包括具有曝露表面的任何结构，例如，材料层(material layer)沉积(deposit)在该曝露表面上以形成电路结构，该电路结构包括但不限于互连金属线或重分布层(redistribution layer,rdl)。用语“基板”应理解为包括晶圆，但不限于此。用语“基板”还用于指处理期间的半导体结构，并且可以包括已经制造在其上的其他层。
32.本发明涉及一种电子封装结构及其制作方法。在半导体结构的组装过程中，通过
在基板表面形成一防焊层，其中防焊层可以包含复合材料、胶材或多层式薄膜，并且于防焊层中形成凹陷区，使电子元件对应地安装于凹陷区，构成一空腔，如此可以避免电子元件的底面的污染问题，以确保电子元件的性能。
33.请参阅图1至图5，同时参阅图8。图1至图5为根据本发明一实施例所绘示的形成电子封装结构10的方法示意图。图8为本发明形成电子封装结构的方法流程图。如图1所示，首先进行图8中的步骤s1，提供一基板100，例如，基板100可以是一封装基板或一印刷电路板，但不限于此。根据本发明一实施例，基板100具有一上表面100a和一相对的下表面100b。根据本发明一实施例，接着进行图8中的步骤s2，于基板100的上表面100a上形成一防焊层110。根据本发明一实施例，于基板100的下表面100b上另形成有一防焊层120。根据本发明一实施例，防焊层110和防焊层120可以包含复合材料、胶材或多层式薄膜。
34.根据本发明一实施例，防焊层110和防焊层120的厚度可以不相同，例如，防焊层110的厚度大于防焊层120的厚度。例如，防焊层110的厚度可以约为15至35微米。在一些实施例中，防焊层110和防焊层120可随设计需求由相同材料或不相同的材料所构成。根据本发明一实施例，基板100另包含至少一铜箔层(或导电层)cl。根据本发明一实施例，基板100可以另包含至少一导电贯穿孔p。
35.根据本发明一实施例，防焊层110可以包含一第一层111和一第二层112，其中，第一层111直接覆盖基板100的上表面100a，而第二层112覆盖在第一层111上。根据本发明一实施例，第一层111和第二层112可以是由相同材料或不相同的材料所构成。根据本发明一实施例，第一层111和第二层112的厚度可以不相同。
36.根据本发明一实施例，基板100的上表面100a上另形成有复数个接垫101。根据本发明一实施例，基板100的下表面100b上另形成有复数个接垫102。根据本发明一实施例，在各个接垫101和102上可以形成有一表面镀层sf，以方便进行后续焊接制程。根据本发明一实施例，表面镀层sf可以是，例如，镍金层，但不限于此。
37.根据本发明一实施例，接垫101和102可以与基板100的铜箔层(或导电层)cl电连接。根据本发明一实施例，防焊层110的第一层111并未覆盖所述复数个接垫101的上表面。
38.接着，进行图8中的步骤s3，在防焊层110的第二层112中形成一凹陷区r，显露出所述复数个接垫101的上表面。根据本发明一实施例，可以利用一曝光显影制程及/或一蚀刻制程，在防焊层110的第二层112中形成凹陷区r，但不限于此。图2例示形成凹陷区r后的基板100的俯视图。如图2所示，凹陷区r可以是由防焊层110的第二层112的四个侧壁sw定义出的区域，其中此区域可以是矩形区域，但不限于此。如图2所示，复数个接垫101的上表面在凹陷区r内被显露出来。
39.如图3所示，接着进行图8中的步骤s4，于基板100上安装一电子元件200。根据本发明一实施例，电子元件200可以是一集成电路芯片，例如，表面声波(surface acoustic wave,saw)元件，但不限于此。例如，电子元件可以包含一表面声波滤波器、一半导体芯片、一微机电元件、一高频电子元件或一射频滤波器。电子元件具有一第一表面200a、相对于第一表面200a的一第二表面200b，以及介于第一表面200a和第二表面200b的一侧壁200c。依据本发明一实施例，电子元件200的周缘与环绕凹陷区r的防焊层110重叠。
40.根据本发明一实施例，电子元件200的第一表面200a上形成有复数个凸块201。根据本发明一实施例，所述复数个凸块201的厚度约为50微米左右。根据本发明一实施例，例
如，所述复数个凸块201可以包含，例如，铜、金、镍、锡或以上任意组合，但不限于此。此外，在电子元件200的第一表面200a上另形成有至少一表面电路sc，例如，指状电极等。
41.依据本发明一实施例，安装电子元件200时，将电子元件200的复数个凸块201分别对应至基板100的复数个接垫101，使复数个接垫101与复数个凸块201电性连接。再进行图8中的步骤s5，进行一热处理。依据本发明一实施例，通常，可以透过回焊(reflow)制程等热处理方式，构成上述电性连接。依据本发明一实施例，经过上述热处理后，例如，所述复数个凸块201的厚度可以从原本的50微米降低至约为15微米至35微米之间，如此使电子元件200的第一表面200a更接近基板100，并于凹陷区r形成一空腔ca，其中空腔ca于电子元件200的第一表面200a、防焊层110和基板100的上表面100a之间。
42.依据本发明一实施例，经过上述热处理后，电子元件200的第一表面200a可以直接接触凹陷区r周围的防焊层110的第二层112的上表面，故在此例中，空腔ca可以是一密闭空间。
43.依据本发明另一实施例，如图6所示，电子元件200的第一表面200a可能不会直接接触凹陷区r周围的防焊层110的第二层112的上表面，而是会存有一缝隙g。根据本发明另一实施例，例如，上述缝隙g的高宽比(即图6中所示的高度a与宽度b的比)约为1:2。例如，缝隙g的高度a可以约为2.5微米，而宽度b可以约为5微米，但不限于此。此外，为防止后续封模塑料渗入到空腔ca内，污染到电子元件200的第一表面200a上的表面电路sc，在一些实施例中，缝隙g的高度a小于5微米。
44.如图4所示，接着在基板100上形成一封模塑料300，覆盖电子元件200和防焊层110的至少一部分。例如，可以利用压注成型(transfer molding)或压合成型(compression molding)等方式在基板100上形成封模塑料300。依据本发明另一实施例，封模塑料300可以包含一树脂(resin)，但不限于此。由于电子元件200的第一表面200a上的表面电路sc位于空腔ca内，因此可确保封模塑料300不会污染到电子元件200的第一表面200a上的表面电路sc，故确保电子元件200的性能与操作。
45.如图5所示，接着进行一切割动作，如此构成单独的电子封装结构10，其中防焊层110的至少一外侧(防焊层外侧)110c与基板100的至少一外侧(基板外侧)100c切齐。
46.结构上，如图5所示，本发明电子封装结构10包含：一基板100，具有一上表面100a；一防焊层110，设于基板100的上表面100a上，防焊层110的至少一外侧110c与基板100的至少一外侧100c切齐；一电子元件200，设于基板100的上表面100a上，电子元件200具有一第一表面200a；以及一空腔ca，位于电子元件200和防焊层110之间，
47.依据本发明一实施例，本发明电子封装结构10另包含一封模塑料300，覆盖电子元件200和防焊层110的至少一部分。
48.依据本发明一实施例，电子元件200的第一表面200a与防焊层110接触。依据本发明另一实施例，如图6所示，其中电子元件200的第一表面200a和防焊层110之间具有一缝隙g。为防止封模塑料渗入到空腔ca内，污染到电子元件200的第一表面200a上的表面电路sc，在一些实施例中，缝隙g的高度a小于5微米。
49.依据本发明一实施例，空腔ca的一第一表面由电子元件200的第一表面200a所构成。依据本发明一实施例，空腔ca的一侧面由防焊层110所构成。依据本发明一实施例，其中空腔ca的一第二表面由防焊层110的至少一部分所构成。依据本发明一实施例，空腔ca的高
度可以介于15至35微米之间。
50.依据本发明一实施例，防焊层110包含一凹陷区r，且空腔ca设于凹陷区r内，其中空腔ca是由电子元件200的第一表面200a、防焊层110和基板100的上表面100a所界定，又其中电子元件200的周缘与环绕凹陷区r的防焊层110重叠。
51.依据本发明一实施例，基板100的至少一外侧100c未被封模塑料300覆盖。依据本发明一实施例，防焊层110的至少一外侧110c未被封模塑料300覆盖。
52.依据本发明一实施例，其中防焊层110的至少一外侧110c与封模塑料300的至少一外侧300c切齐。
53.依据本发明一实施例，电子元件200包含一表面声波滤波器、一半导体芯片、一微机电元件、一高频电子元件或一射频滤波器。
54.依据本发明一实施例，防焊层110可以包含复合材料、胶材、或多层式薄膜。
55.依据本发明一实施例，电子元件200可以另具有一表面电路sc，表面电路sc设于第一表面200a上且位于空腔ca内。
56.依据本发明一实施例，电子封装结构10另包含：复数个接垫101，设于基板100的上表面100a上；以及复数个凸块201，设于电子元件200的第一表面200a上，其中复数个接垫101分别对应至复数个凸块201。依据本发明一实施例，复数个接垫101与复数个凸块201电性连接。
57.图7为根据本发明另一实施例所绘示的电子封装结构20的示意性截面图。如图7所示，依据本发明另一实施例，空腔ca的一第二表面可以是由基板100的上表面100a的至少一部分所构成。在此实施例中，可以先在基板100上形成防焊层110的第一层111，再以曝光显影制程移除掉电子元件200下方的第一层111，形成一暂时凹陷区，显露出复数个接垫101和部分的基板100的上表面100a。后续，形成防焊层110的第二层112覆盖防焊层110的第一层111，并填入前述由防焊层110的第一层111形成的暂时凹陷区。接着，可以利用一曝光显影制程及/或一蚀刻制程，在防焊层110的第二层112中形成凹陷区r，其中，凹陷区r的范围可以约略等于前述暂时凹陷区的范围。然后，继续进行如图3至图5所描述的步骤，即可完成电子封装结构20的制作。
58.本发明的主要优点在于：在半导体结构的组装过程中，通过在基板表面形成一防焊层，并且于防焊层中形成凹陷区，使电子元件对应地安装于凹陷区，构成一空腔，如此可以避免半导体元件的底面的污染问题。本发明的制造成型较容易，成本较低。此外，本发明的兼容性高，且防焊层的结合度好。本发明的结构强度较佳，可以降低应力问题。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的等同变化与修饰，皆应属本发明的涵盖范围。