半导体封装方法及半导体封装结构与流程

1.本技术涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。


背景技术：

2.常见的半导体封装技术，比如芯片封装技术主要包含下述工艺过程：对于芯片正面进行工艺处理过程而言，首先将芯片的正面贴装在载板上，进行热压塑封，将载板剥离，然后在芯片的正面形成再布线层及位于再布线层背离芯片一侧的引脚层，之后形成绝缘层，绝缘层覆盖再布线层，且引脚层背离芯片的表面露出绝缘层。
3.现有的芯片封装技术，由于引脚层形成在再布线层背离芯片的一侧，再布线层的面积大于引脚层的面积，因此一般再布线层的面积较大，再布线层与邻接的绝缘层接触面积较大。由于再布线层与绝缘层的热膨胀系数差别较大，在制备或芯片工作过程中再布线层的温度升高会使得再布线层与绝缘层的应力差较大，可能会使得再布线层与绝缘层发生分层或再布线层发生翘曲，影响产品的正常工作。


技术实现要素：

4.本技术实施例提供了一种半导体封装方法及半导体封装结构。
5.根据本技术实施例的第一方面，提供了一种半导体封装方法，包括：
6.形成包封结构，所述包封结构包括包封层及芯片，所述芯片的正面设有多个焊垫，所述包封层至少覆盖所述芯片的侧面；
7.在所述包封结构靠近所述芯片正面的一侧形成再布线层，所述再布线层将所述芯片的焊垫引出；
8.形成介电层，所述介电层覆盖所述再布线层，且所述介电层上设有暴露所述再布线层的通孔；
9.在所述介电层背离所述芯片的一侧形成引脚层，所述引脚层通过所述通孔与所述再布线层电连接。
10.在一个实施例中，所述引脚层包括多个间隔排布的导电凸柱，所述导电凸柱凸出于所述介电层；所述在所述介电层背离所述芯片的一侧形成引脚层之后，所述半导体封装方法还包括：
11.形成焊料层，所述焊料层包覆所述导电凸柱凸出于所述介电层的表面。
12.在一个实施例中，所述引脚层包括多个间隔排布的导电凸柱，所述导电凸柱凸出于所述介电层；所述通孔内设有导电部，所述引脚层通过所述导电部与所述再布线层电连接，所述导电部与所述通孔对应的位置处形成凹陷；所述在所述介电层背离所述芯片的一侧形成引脚层之后，所述半导体封装方法还包括：
13.形成焊料层，所述焊料层包覆所述导电凸柱凸出于所述介电层的表面，且所述焊料层填充所述凹陷。
14.在一个实施例中，所述通孔的宽度与深度的比值大于或等于1/3。
15.在一个实施例中，所述通孔的深度范围为60μm～100μm；所述导电部位于所述通孔底壁的部分的厚度范围为10μm～50μm。
16.在一个实施例中，所述引脚层的厚度大于30μm。
17.在一个实施例中，所述半导体封装方法还包括：在所述介电层背离所述芯片的一侧形成散热层；
18.所述在所述介电层背离所述芯片的一侧形成散热层之后，所述半导体封装方法还包括：形成焊料层，所述焊料层的材料为锡，所述焊料层包覆所述散热层露出于所述介电层的部分的表面。
19.在一个实施例中，所述再布线层包括多个间隔设置的再布线结构，所述再布线结构设置有镂空部。
20.根据本技术实施例的第二方面，提供了一种半导体封装结构，所述半导体封装结构包括：
21.包封结构，所述包封结构包括包封层及芯片，所述芯片的正面设有多个焊垫，所述包封层包覆所述芯片的背面及侧面；
22.再布线层，位于所述包封结构靠近所述芯片正面的一侧，所述再布线层将所述芯片的焊垫引出；
23.介电层，覆盖所述再布线层，所述介电层上设有暴露所述再布线层的通孔；
24.引脚层，位于所述介电层背离所述芯片的一侧，所述引脚层通过所述通孔与所述再布线层电连接。
25.在一个实施例中，所述引脚层包括多个间隔排布的导电凸柱，所述导电凸柱凸出于所述介电层；所述半导体封装结构还包括焊料层，所述焊料层包覆所述导电凸柱凸出于所述介电层的表面。
26.在一个实施例中，所述引脚层包括多个间隔排布的导电凸柱，所述导电凸柱凸出于所述介电层；所述通孔内设有导电部，所述引脚层通过所述导电部与所述再布线层电连接，所述导电部与所述通孔对应的位置处形成凹陷；所述半导体封装结构还包括焊料层，所述焊料层包覆所述导电凸柱凸出于所述介电层的表面，且所述焊料层填充所述凹陷。
27.在一个实施例中，所述通孔的宽度与深度的比值大于或等于1/3。
28.在一个实施例中，所述通孔的深度范围为60μm～100μm；所述导电部位于所述通孔底壁的部分的厚度范围为10μm～50μm。
29.在一个实施例中，所述引脚层的厚度大于30μm。
30.在一个实施例中，所述再布线层包括多个间隔设置的再布线结构，所述再布线结构设有镂空部。
31.本技术实施例所达到的主要技术效果是：
32.本技术实施例提供的半导体封装方法及半导体封装结构，介电层覆盖再布线层，引脚层位于介电层背离再布线层的一侧，引脚层通过介电层上的通孔与再布线层电连接，也即是引脚层与再布线层不直接接触，则引脚层的尺寸不受再布线层尺寸的影响，可将再布线层的尺寸设置得较小一些，减小再布线层与相邻绝缘层例如介电层的接触面积，降低再布线层与相邻绝缘层的应力差，进而降低再布线层与相邻绝缘层发生分层或再布线层发生翘曲的风险，有助于提升产品的质量；引脚层与再布线层不直接接触，则引脚层的厚度受
再布线层的影响较小，引脚层的厚度设计更加自由，有助于增大形成的引脚层的厚度，进而增大半导体封装结构的击穿电压，有助于半导体封装结构应用在高压环境中，扩大半导体封装结构的应用范围。
附图说明
33.图1是本技术一示例性实施例提供的半导体封装方法的流程图；
34.图2是本技术一示例性实施例提供的形成包封结构的流程图；
35.图3是本技术一示例性实施例提供的半导体封装结构的第一中间结构的局部剖视图；
36.图4是本技术一示例性实施例提供的半导体封装结构的第二中间结构的局部剖视图；
37.图5是本技术一示例性实施例提供的包封结构的局部剖视图；
38.图6是本技术另一示例性实施例提供的半导体封装结构的第三中间结构的局部剖视图；
39.图7是本技术另一示例性实施例提供的半导体封装结构的第三中间结构的局部剖视图；
40.图8是本技术另一示例性实施例提供的半导体封装结构的第四中间结构的局部剖视图；
41.图9是本技术另一示例性实施例提供的半导体封装结构的第五中间结构的局部剖视图；
42.图10是本技术另一示例性实施例提供的半导体封装结构的第六中间结构的局部剖视图；
43.图11是本技术另一示例性实施例提供的半导体封装结构的第六中间结构的结构示意图；
44.图12是本技术一示例性实施例提供的半导体封装结构的局部剖视图；
45.图13是本技术一示例性实施例提供的半导体封装结构与电路板焊接后的局部剖视图；
46.图14本技术另一示例性实施例提供的半导体封装结构的局部剖视图。
具体实施例
47.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本技术相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
48.在本技术使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本技术。在本技术和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
49.应当理解，尽管在本技术可能采用术语第一、第二、第三等来描述各种信息，但这
些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本技术范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在
……
时”或“当
……
时”或“响应于确定”。
50.下面结合附图，对本技术的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
51.本技术实施例提供了一种半导体封装方法。参见图1，所述半导体封装方法包括如下步骤110至步骤140。
52.在步骤110中，形成包封结构，所述包封结构包括包封层及芯片，所述芯片的正面设有多个焊垫，所述包封层至少覆盖所述芯片的侧面。
53.在步骤120中，在所述包封结构靠近所述芯片正面的一侧形成再布线层，所述再布线层将所述芯片的焊垫引出。
54.在步骤130中，形成介电层，所述介电层覆盖所述再布线层，且所述介电层设有暴露所述再布线层的通孔。
55.在步骤140中，在所述介电层背离所述芯片的一侧形成引脚层，所述引脚层通过所述通孔与所述再布线层电连接。
56.本技术实施例提供的半导体封装方法，介电层覆盖再布线层，引脚层位于介电层背离再布线层的一侧，引脚层通过介电层上的通孔与再布线层电连接，也即是引脚层与再布线层不直接接触，则引脚层的尺寸不受再布线层尺寸的影响，可将再布线层的尺寸设置得较小一些，减小再布线层与相邻绝缘层例如介电层的接触面积，降低再布线层与相邻绝缘层的应力差，进而降低再布线层与相邻绝缘层发生分层或再布线层发生翘曲的风险，有助于提升产品的质量；引脚层与再布线层不直接接触，则引脚层的厚度不受再布线层的影响较小，引脚层的厚度设计更加自由，有助于增大形成的引脚层的厚度，进而增大半导体封装结构的击穿电压，有助于半导体封装结构应用在高压环境中，扩大半导体封装结构的应用范围。
57.下面将对本技术实施例提供的半导体封装方法的各个步骤进行详细介绍。
58.在步骤110中，形成包封结构，所述包封结构包括包封层及芯片，所述芯片的正面设有多个焊垫，所述包封层至少覆盖所述芯片的侧面。
59.在一个实施例中，包封结构可包括一个或多个芯片，包封层上设有与芯片可一一对应的内凹的腔体，芯片位于对应的内凹的腔体内。
60.在一个实施例中，参见图2，所述形成包封结构的步骤110包括如下步骤111至步骤113。
61.在步骤111中，将所述芯片贴装于载板上，所述芯片的正面朝向所述载板的表面。
62.通过步骤111可得到如图3所示的第一中间结构。图3所示的实施例中，载板10上贴装有一个芯片20。在其他实施例中，载板10上贴装的芯片20的数量可为多个。
63.在一个实施例中，载板10包括用于贴装芯片20的贴装区。贴装区的形状是根据芯片20在整片载板10上的布局进行设计的，贴装区的形状可包括圆形、矩形或其他形状。载板可包括一个或多个贴装区。
64.在一个实施例中，载板10的形状可为圆形、矩形或其他形状。载板10的材料可以是
铁镍定膨胀合金，或者载板10的材料也可以是不锈钢、聚合物等。
65.在一个实施例中，芯片20可通过对硅片进行切割得到。硅片具有活性面，硅片的活性面设有焊垫。可采用机械切割的方式或者激光切割的方式切割硅片。可选的，在对硅片进行切割之前，可采用研磨设备对硅片的与活性面相对的背面进行研磨，以使硅片的厚度为指定厚度。
66.芯片20的焊垫21是由芯片内部电路引出至芯片表面的导电电极构成。芯片20的正面可设有多个焊垫21。焊垫21用于将芯片20的导电电极引出。
67.在一个实施例中，在所述将所述芯片贴装于载板上的步骤111之前，所述半导体封装方法还包括：在所述芯片20的正面形成保护层22，保护层22上设有暴露所述焊垫21的开孔23。
68.在一些实施例中，可通过镭射工艺在保护层22上形成开孔23。开孔23的尺寸可小于焊垫21的尺寸，开孔23暴露焊垫21背离载板10的部分表面。
69.保护层22的材料可以为塑封膜、pi(聚酰亚胺)、pbo(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其他具有类似特性的材料。在一些实施例中，保护层22中还可以加入有机或无机的填料。
70.在后续形成包封层的步骤112中，由于包封层在成型时需要高压成型，在此过程中形成包封层的包封材料容易渗透到载板10与芯片20之间。通过在芯片20的正面形成一层保护层22，保护层22能够防止包封材料渗透到芯片20表面，而且即使在形成包封层时包封材料有渗入到保护层22，在载板10与芯片20剥离之后，还可以通过化学方式或者研磨方式直接处理保护层22的表面，而不会直接接触到芯片20的正面，进而可避免破坏芯片20正面的焊垫。
71.在一个实施例中，芯片20可通过粘接层贴装于载板10，且粘接层可采用易剥离的材料，以便在后续将芯片20与载板10剥离开来，例如粘接层可采用通过加热能够使其失去粘性的热分离材料。
72.在步骤112中，形成包封层，所述包封层覆盖在所述载板上，包封住所述芯片。
73.通过步骤112可得到如图4所示的第二中间结构。
74.参见图4，包封层30形成在芯片20与露出的载板10上，用于将芯片20包封住，以重新构造一平板结构，以便在将载板10剥离后，能够继续在重新构造的该平板结构上进行再布线和封装。
75.在一个实施例中，在形成包封层30之前，可以执行一些前处理步骤，例如化学清洗、等离子清洗等步骤，以将芯片20与载板10表面的杂质去除，以便包封层30与芯片20及载板10之间能够连接的更加密切，不会出现分层或开裂的现象。
76.在一个实施例中，包封层30可采用层压环氧树脂膜的方式形成，也可以通过对环氧树脂化合物进行注塑成型、压模成型或传递成型等方式形成。
77.在一个实施例中，形成包封层的步骤120可包括如下步骤：
78.首先，形成包封结构，所述包封结构覆盖在所述载板上，包覆所述芯片。在该步骤中，包封结构的厚度大于芯片20的厚度，从而包封结构将芯片20完全包封住。
79.之后，对所述包封结构背离所述载板的一侧进行减薄处理，得到所述包封层。在该步骤中，可通过研磨工艺对包封结构进行减薄处理，使包封结构减薄至指定的厚度。
80.在步骤113中，去除所述载板，得到所述包封结构。
81.通过步骤113可得到如图5所示的包封结构。附图所示的实施例中包封层30包覆芯片20的背面及侧面。在其他实施例中，包封层可仅包覆芯片的侧面等。
82.在一个实施例中，可直接机械的从包封层30及芯片20上剥离载板10。在另一个实施例中，芯片20与载板10与之间通过粘接层粘接，且粘接层的材料为热分离材料时，还可以通过加热的方式，使得粘接层遇热后粘性降低，进而将载板10剥离。载板10剥离后，暴露出各个芯片20的正面，也即是芯片20的焊垫暴露出来。
83.在步骤120中，在所述包封结构靠近所述芯片正面的一侧形成再布线层，所述再布线层将所述芯片的焊垫引出。
84.通过步骤120可得到如图6所示的第三中间结构。包封结构靠近芯片正面的一侧指的是芯片的正面所在的一侧。参见图6，再布线层40包括多个再布线结构41。每一再布线结构41可与一个焊垫21电连接，也可与多个焊垫21电连接。
85.在一个实施例中，保护层22的开孔23中形成有导电结构24，导电结构24与再布线结构41直接接触，再布线结构41通过导电结构24与焊垫21电连接。导电结构24与再布线结构41可在同一工艺步骤中形成，如此有助于简化半导体封装工艺。
86.在一个实施例中，步骤120可通过如下步骤完成：
87.首先，在所述包封结构靠近所述芯片正面的一侧形成种子层。种子层可覆盖芯片20的正面且将开孔23的内壁覆盖。
88.随后，在种子层背离芯片的一侧形成光阻层。光阻层为图形化的膜层。
89.随后，将种子层连接至电源，进行电镀，以在所述第一种子层背离所述芯片的一侧且未被所述光阻层遮挡的区域形成导电层。
90.随后，去除光阻层。
91.随后，对种子层进行图形化处理，将种子层未被导电层遮挡的区域刻蚀掉，未被刻蚀掉的种子层与导电层形成再布线层。
92.在一个实施例中，参见图7，所述再布线结构41设置有镂空部411。如此，可减小再布线结构41的尺寸，进而减小再布线结构41与相邻绝缘层的接触面积，进一步降低再布线结构41与相邻绝缘层剥离的风险。
93.在步骤130中，形成介电层，所述介电层覆盖所述再布线层，且所述介电层上设有暴露所述再布线层的通孔。
94.在一个实施例中，步骤130可通过如下过程完成：
95.首先，在包封结构上形成介电层，介电层包覆再布线层40及露出的包封层。
96.通过该步骤可得到如图8所示的第四中间结构。参见图8，介电层50将再布线层40全部包覆。
97.随后，在介电层上形成暴露再布线层的通孔。
98.通过该步骤可得到如图9所示的第五中间结构。参见图9，介电层50上设有多个通孔51。介电层50与一个再布线结构41在纵向上对应的部分可设有一个通孔51或多个通孔51，也即是一个再布线结构41可对应一个通孔51或多个通孔51。通孔51的尺寸小于再布线结构41的尺寸，通孔51暴露再布线结构41的部分表面。
99.在一个实施例中，介电层50的材料可以是塑封膜、pi、pbo、有机聚合物膜、有机聚
合物复合材料或者其他具有类似特性的材料。在一些实施例中，介电层50中还可以加入有机或无机的填料。
100.在一个实施例中，可采用镭射工艺在介电层50上形成通孔51。
101.在步骤140中，在所述介电层背离所述芯片的一侧形成引脚层，所述引脚层通过所述通孔与所述再布线层电连接。
102.通过步骤140可得到如图10所示的第六中间结构。参见图10，引脚层60包括多个间隔排布的导电凸柱61，导电凸柱61凸出于所述介电层50。
103.由于引脚层60位于介电层50背离芯片20的一侧，导电凸柱61凸出于所述介电层50，则不需要对介电层50进行研磨，相对于在形成引脚层之后形成介电层，通过研磨介电层使引脚层露出的方案来说，可节省对介电层进行研磨处理的时间，提升封装效率，降低生产成本；同时可避免研磨工艺的精度较低导致介电层厚度均匀性较差的问题，且可避免研磨介电层时研磨到引脚层，对引脚层的应力而损伤芯片的焊垫，有助于提升封装产品的质量。
104.在一个实施例中，介电层50的通孔51中形成有导电部52，导电部52分别与再布线结构41及导电凸柱61直接接触，导电凸柱61通过导电部52与再布线结构41电连接。导电凸柱61与导电部52可在同一工艺步骤中形成，如此有助于简化半导体封装工艺。
105.在一个实施例中，可采用电镀工艺在介电层50背离芯片的一侧形成引脚层60。由于引脚层60形成于介电层50上，不与再布线层40直接接触，通过电镀工艺可在介电层50背离芯片的一侧形成厚度较大的导电层，从而对导电层进行刻蚀得到的引脚层60的厚度较大。
106.在一个实施例中，所述引脚层60的厚度d大于30μm。如此设置，可有效提升半导体封装结构的击穿电压。在一些实施例中，导电部52与引脚层60可以同时形成，如此设置也可避免导电部52的厚度较小而导致导电部52位于通孔51的侧壁处的部分发生断裂。在一些实施例中，引脚层60的厚度d例如为31μm、33μm、35μm、37μm、40μm等。
107.在一个实施例中，所述半导体封装方法还包括：在介电层50背离芯片的一侧形成散热层。
108.参加图11，散热层80的面积较大，可使得半导体封装结构的散热效果较好。每一芯片20可对应一个散热层80，芯片20的多个导电凸柱61可位于其对应的散热层80周侧。
109.在一个实施例中，散热层80可与引脚层60在同一工艺步骤中形成。如此有助于简化半导体封装工艺。此时，散热层80可全部凸出于介电层50。
110.在一个实施例中，所述在所述介电层背离所述芯片的一侧形成引脚层的步骤150之后，所述半导体封装方法还包括：
111.形成焊料层，所述焊料层包覆所述导电凸柱凸出于所述介电层的表面。
112.通过该步骤可得到如图12所示的半导体封装结构。
113.由于引脚层60的导电凸柱61位于介电层50背离芯片的一侧，也即是导电凸柱61全部露出介电层50，在形成焊料层时焊料的爬升能力较好，形成的焊料层70可将导电凸柱61凸出于介电层的表面全部包覆，也即是焊料层70将导电凸柱61的侧壁及背离芯片20的表面全部包覆。如此，如图13所示，半导体封装结构与电路板90焊接时，导电凸柱61的侧壁及背离芯片20表面的焊料层70可均与电路板焊接，相对于导电凸柱仅背离芯片的表面露出介电层，导电凸柱只有背离芯片的表面形成焊料层的方案来说，本技术实施例得到的半导体封
装结构的导电凸柱61与电路板焊接的可靠性更高，且本技术实施例相对于通过回流焊工艺形成锡球的方案来说，工艺更简单。
114.在一些实施例中，焊料层70的材料可以是金属锡、金锡合金或者镍基合金等可实现焊接功能的材料。
115.在一些实施例中，焊料层70可采用电镀、化学镀或者网板印刷等工艺来形成。优选的，可采用电镀工艺在导电凸柱表面形成焊料层70。如此可使得半导体封装结构整体的厚度更加可控，同时可保证半导体封装结构的厚度均一性，对于板级封装来说，可有效提升封装效率，有助于降低成本；同时可使得形成的焊料层70的厚度较大，可提升半导体封装结构与其他节后焊接的可靠性。
116.在一个实施例中，由于散热层80位于介电层50背离芯片的一侧，也即是散热层80全部露出介电层50，在形成焊料层时焊料的爬升能力较好，则焊料层70包覆散热层80凸出于介电层的部分的表面。半导体封装结构与电路板焊接时，散热层80表面的焊料层70可均与电路板焊接，相对于散热层仅背离芯片的表面露出介电层，焊料层仅形成于散热层背离芯片的表面的方案来说，本技术实施例得到的半导体封装结构的散热层与电路板焊接的可靠性更高。
117.在一个实施例中，再次参见图11，在形成焊料层时，首先形成镀锡线71，镀锡线71与各个导电凸柱61及散热层80电连接，随后将镀锡线71与外部电源电连接进行电镀，以在导电凸柱61的侧壁与背离芯片的表面、以及散热层80的侧壁与背离芯片的表面形成焊料层70。
118.在一个实施例中，参见图14，通孔51的尺寸较大，可避免所述导电部52位于所述介电层50的通孔51侧壁处的部分发生断裂；所述焊料层70填充导电部52形成的凹陷。如此，焊料层70与引脚层60的导电凸柱61的接触面积更大，结合力更好，同时能为焊料层70提供足够的填充空间，可将焊料层70做得更厚，有助于提升半导体封装结构与电路板焊接的可靠性。
119.在一些实施例中，所述通孔51的宽度与深度的比值大于或等于1/3。如此设置，形成的导电部52更易于在通孔51处形成凹陷，更有助于提升导电凸柱61与焊料层70的接触面积。通孔51的宽度d与深度h的比值例如为1/3、1/2、2/3、3/4、3/2等。
120.在一个实施例中，所述通孔51的深度h范围为60μm～100μm，所述导电部52位于所述通孔51底壁的部分的厚度s的范围为10μm～50μm。如此设置，更有助于在通孔51内为焊料层70提供足够的填充空间，从而提升半导体封装结构与其他结构焊接的可靠性。在一些实施例中，所述通孔51的深度h(以下简称深度h)为100μm，所述导电部52位于所述通孔51底壁的部分的厚度s(以下简称厚度s)为40μm，通孔51的宽度d(以下简称宽度d)为50μm；或者，深度h为80μm，厚度s为35μm，宽度d为40μm或80μm；或者，深度h为60μm，厚度s为25μm,宽度d为30μm或80μm等。
121.本技术实施例还提供了一种半导体封装结构。参见图12与图14，所述半导体封装结构包括包封结构、再布线层40、介电层50与引脚层60。
122.所述包封结构包括包封层30及芯片20，所述芯片20的正面设有多个焊垫21，所述包封层30至少覆盖所述芯片20的侧面。所述再布线层40位于所述包封结构靠近所述芯片20正面的一侧，所述再布线层40将所述芯片20的焊垫21引出。其中包封结构靠近芯片20正面
的一侧指的是芯片20的正面所在的一侧。所述介电层50覆盖所述再布线层40，所述介电层50上设有暴露部分所述再布线层40的通孔51。所述引脚层60位于所述介电层50背离所述芯片20的一侧，所述引脚层60通过所述通孔51与所述再布线层40电连接。
123.本技术实施例提供的半导体封装结构，介电层覆盖再布线层，引脚层位于介电层背离再布线层的一侧，引脚层通过介电层上的通孔与再布线层电连接，也即是引脚层与再布线层不直接接触，则引脚层的大小不受再布线层的影响，可将再布线层的面积设置得较小一些，减小再布线层与相邻绝缘层例如介电层的接触面积，降低再布线层与相邻绝缘层的应力差，进而降低再布线层与绝缘层发生分层或再布线层发生翘曲的风险，有助于提升产品的质量；引脚层与再布线层不直接接触，则引脚层的厚度不受再布线层的影响，引脚层的厚度设计更加自由，有助于增大形成的引脚层的厚度，进而增大半导体封装结构的击穿电压，有助于半导体封装结构应用在高压环境中，扩大半导体封装结构的应用范围。
124.在一个实施例中，芯片20的正面形成有保护层22，保护层22上设有暴露所述焊垫21的开孔23。开孔23的尺寸可小于焊垫21的尺寸，开孔23暴露焊垫21背离的部分表面。
125.保护层22的材料可以为塑封膜、pi、pbo、有机聚合物膜、有机聚合物复合材料或者其他具有类似特性的材料。在一些实施例中，保护层22中还可以加入有机或无机的填料。
126.在形成包封层时需要高压成型，在此过程中形成包封层的包封材料容易渗透到载板10与芯片20之间。通过在芯片20的正面形成一层保护层22，保护层22能够防止包封材料渗透到芯片20表面，而且即使在形成包封层30时包封材料有渗入到保护层22，在载板10与芯片20剥离之后，还可以通过化学方式或者研磨方式直接处理保护层22的表面，而不会直接接触到芯片20的正面，进而可避免破坏芯片20正面的焊垫。
127.在一个实施例中，保护层22的开孔23中形成有导电结构24，导电结构24与再布线结构41直接接触，再布线结构41通过导电结构24与焊垫21电连接。导电结构24的材料与再布线结构41的材料可相同，从而导电结构24与再布线结构41可在同一工艺步骤中形成，如此有助于简化形成半导体封装结构的封装工艺。
128.在一个实施例中，再布线层40包括多个间隔排布的再布线结构41。每一再布线结构41可与一个焊垫21电连接，也可与多个焊垫21电连接。
129.在一个实施例中，参见图7，所述再布线结构41设置有镂空部411。如此，可减小再布线结构41的尺寸，进而减小再布线结构41与相邻绝缘层的接触面积，进一步降低再布线结构41与相邻绝缘层剥离的风险。
130.在一个实施例中，介电层50上设有多个通孔51。介电层50与一个再布线结构41在纵向上对应的部分可设有一个通孔51或多个通孔51，也即是一个再布线结构41可对应一个通孔51或多个通孔51。通孔51的尺寸小于再布线结构41的尺寸，通孔51暴露再布线结构41的部分表面。
131.在一个实施例中，介电层50的材料可以是塑封膜、pi、pbo、有机聚合物膜、有机聚合物复合材料或者其他具有类似特性的材料。在一些实施例中，介电层50中还可以加入有机或无机的填料。
132.在一个实施例中，引脚层60包括多个间隔排布的导电凸柱61，导电凸柱61凸出于所述介电层50。
133.由于引脚层60位于介电层50背离芯片20的一侧，导电凸柱61凸出于所述介电层
50，则不需要对介电层50进行研磨，相对于在形成引脚层之后形成介电层，通过研磨介电层使引脚层露出的方案来说，可节省对介电层进行研磨处理的时间，提升封装效率，降低生产成本；同时可避免研磨工艺的精度较低导致介电层厚度均匀性较差的问题，且可避免研磨介电层时研磨到引脚层，对引脚层的应力而损伤芯片的焊垫，有助于提升封装产品的质量。
134.在一个实施例中，介电层50的通孔51中形成有导电部52，导电部52分别与再布线结构41及导电凸柱61直接接触，导电凸柱61通过导电部52与再布线结构41电连接。导电凸柱61的材料与导电部52的材料可相同，从而导电凸柱61与导电部52可在同一工艺步骤中形成，如此有助于简化半导体封装结构的封装工艺。
135.在一个实施例中，所述引脚层60的厚度d大于30μm。如此设置，可有效提升半导体封装结构的击穿电压；在一些实施例中，导电部52与引脚层60同时形成，如此设置也可避免导电部52位于通孔51的侧壁处的部分发生断裂。在一些实施例中，引脚层60的厚度例如为31μm、33μm、35μm、37μm、40μm等。
136.在一个实施例中，参见图11，所述半导体封装结构还包括散热层80。散热层80的面积较大，可使得半导体封装结构的散热效果较好。每一芯片20可对应一个散热层80，芯片20的多个导电凸柱61可位于其对应的散热层80周侧。
137.在一个实施例中，散热层80的材料与引脚层60的材料可相同，因而散热层80与引脚层60可在同一工艺步骤中形成，有助于简化半导体封装结构的封装工艺。此时，散热层80可全部凸出于介电层50。
138.在一个实施例中，所述半导体封装结构还包括焊料层70，所述焊料层70包覆所述导电凸柱61凸出于所述介电层50的表面。
139.由于引脚层60的导电凸柱61位于介电层50背离芯片的一侧，导电凸柱61凸出于介电层50，也即是导电凸柱61全部露出介电层50，在形成焊料层时焊料的爬升能力较好，形成的焊料层70可将导电凸柱61凸出于介电层的表面全部包覆，也即是焊料层70将导电凸柱61的侧壁及背离芯片20的表面全部包覆。如此，如图13所示，半导体封装结构与电路板90焊接时，导电凸柱61的侧壁及背离芯片20表面的焊料层70可均与电路板焊接，相对于导电凸柱仅背离芯片的表面露出介电层，导电凸柱只有背离芯片的表面形成焊料层的方案来说，本技术实施例提供的半导体封装结构的导电凸柱61与电路板焊接的可靠性更高。
140.在一个实施例中，由于散热层80位于介电层50背离芯片的一侧，也即是散热层80全部露出介电层50，在形成焊料层时焊料的爬升能力较好，则焊料层70包覆散热层80凸出于介电层的部分的表面。半导体封装结构与电路板焊接时，散热层80的侧壁及背离芯片20表面的焊料层70可均与电路板焊接，相对于散热层仅背离芯片的表面露出介电层，焊料层仅形成于散热层背离芯片的表面的方案来说，本技术实施例提供的半导体封装结构的散热层与电路板焊接的可靠性更高。
141.在一些实施例中，焊料层70的材料可以是金属锡、金锡合金或者镍基合金等可实现焊接功能的材料。
142.在一些实施例中，焊料层70可采用电镀、化学镀或者网板印刷等工艺来形成。优选的，可采用电镀工艺在导电凸柱表面形成焊料层70。如此可使得半导体封装结构整体的厚度更加可控，同时可保证半导体封装结构的厚度均一性，对于板级封装来说，可有效提升封装效率，有助于降低成本；同时可使得形成的焊料层70的厚度较大，可提升半导体封装结构
与其他节后焊接的可靠性。
143.在一个实施例中，参见图14，通孔51的尺寸较大，导电部52与所述介电层50的通孔51对应的位置处形成凹陷；所述焊料层70填充所述凹陷。如此，焊料层70与引脚层60的导电凸柱61的接触面积更大，结合力更好，同时也可将焊料层70做得更厚，有助于提升半导体封装结构与电路板焊接的可靠性。
144.在一些实施例中，所述通孔51的宽度与深度的比值大于或等于1/3。如此设置，形成的导电部52更易于在通孔51处形成凹陷，更有助于提升导电凸柱61与焊料层70的接触面积。通孔51的宽度与深度的比值例如为1/3、1/2、2/3、3/4、3/2等。
145.在一个实施例中，所述通孔51的深度h范围为60μm～100μm，所述导电部52位于所述通孔51底壁的部分的厚度s的范围为10μm～50μm。如此设置，更有助于在通孔51内为焊料层70提供足够的填充空间，从而提升半导体封装结构与其他结构焊接的可靠性。在一些实施例中，所述通孔51的深度h(以下简称深度h)为100μm，所述导电部52位于所述通孔51底壁的部分的厚度s(以下简称厚度s)为40μm，通孔51的宽度d(以下简称宽度d)为50μm；或者，深度h为80μm，厚度s为35μm，宽度d为40μm或80μm；或者，深度h为60μm，厚度s为25μm,宽度d为30μm或80μm等。
146.本技术实施例提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
147.需要说明的是，本技术实施例提供的附图仅是示意，与实际结构可能存在一些差别，例如附图中未示意出芯片正面的焊垫，实际中芯片正面的焊垫与再布线结构电连接。
148.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
149.本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
150.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。