具有在体衬底中的嵌入的隔离层的晶体管的制作方法

1.本公开涉及半导体结构，更具体地，涉及具有在体衬底中的嵌入的隔离层的晶体管以及制造方法。


背景技术：

2.横向扩散金属氧化物半导体(ldmos)是表现出高输出功率的平面双扩散金属-氧化物-半导体场效应晶体管。ldmos可以用在许多不同的应用中，主要是在rf和微波应用中。例如，基于硅的rf ldmos器件被用作移动网络中的rf功率放大器。
3.然而，ldmos可能表现出差的衬底隔离，这减少了衬底辅助耗尽。这进而导致击穿电压的降低。为了解决这个问题，可以使用绝缘体上硅(soi)技术来制造ldmos。在soi中，在半导体(器件为ldmos)的有源区域下方的隔离通过位于有源硅层之下的绝缘体层(例如，掩埋氧化物)来实现。这种方法的缺点是，与体(bulk)晶片实现方式相比，soi晶片非常昂贵。


技术实现要素：

4.在本公开的方面，一种结构包括：体衬底；隔离层，其被嵌入在体衬底内并且位于体衬底的顶表面之下；深沟槽隔离结构，其延伸穿过体衬底并接触嵌入的隔离层；以及栅极结构，其位于体衬底的顶表面之上并且与嵌入的隔离层竖直地间隔开，深沟槽隔离结构和嵌入的隔离层限定栅极结构的在体衬底中的有源区域。
5.在本公开的方面，一种结构包括：体半导体衬底；隔离层，其被掩埋在体半导体衬底内；栅极结构，其位于体半导体衬底之上并且与掩埋隔离层竖直地间隔开；以及双深度隔离结构，其延伸穿过体半导体衬底，双深度隔离结构包括：第一双深度隔离结构，其接触掩埋隔离层，并且其中，掩埋隔离层限定在体半导体衬底内在栅极结构下方的有源区域；以及第二双深度隔离结构，其与掩埋隔离层分离并且与栅极结构邻近。
6.在本公开的方面，一种方法包括：损坏体半导体衬底以在体半导体衬底内、在体衬底的顶表面之下形成嵌入的非晶隔离层；形成延伸穿过体半导体衬底并接触嵌入的非晶隔离层的深沟槽隔离结构；形成延伸穿过体半导体衬底并且通过体半导体衬底的单晶材料与嵌入的非晶隔离层分离的浅沟槽隔离结构；以及在体半导体衬底的顶表面之上并且竖直地与嵌入的非晶隔离层间隔开地形成栅极结构，深沟槽隔离结构和嵌入的非晶隔离层限定栅极结构的在体半导体衬底中的有源区域。
附图说明
7.通过本公开的示例性实施例的非限制性示例并参考所述多个附图，在以下详细描述中描述本公开。
8.图1示出了根据本公开的方面的具有嵌入的隔离层的衬底以及相应的制造工艺。
9.图2示出了根据本公开的方面的位于衬底中的双深度隔离区域以及相应的制造工艺。
10.图3示出了根据本公开的方面的除了其他特征之外的具有位于嵌入的隔离层之上且位于衬底的阱内的有源区域的栅极结构以及相应的制造工艺。
11.图4示出了根据本公开的方面的到栅极结构的接触形成以及相应的制造工艺。
具体实施方式
12.本公开涉及半导体结构，更具体地，涉及具有在体衬底中的嵌入的隔离层的晶体管以及制造方法。更具体地，本公开涉及一种金属氧化物半导体(mos)器件，其包括位于器件的有源区域之下的隔离材料，以提供与体衬底的隔离。在实施例中，隔离材料是自身被嵌入在体衬底内的多晶硅层。有利地，如本文中更详细地讨论的，多晶硅层将改善体晶片应用中的器件性能。
13.在更具体的实施例中，该器件包括具有嵌入的隔离层的高电阻率si衬底。嵌入的隔离层是高电阻率非晶材料，例如，被掩埋在衬底内的多晶硅材料。该器件还包括与浅沟槽隔离结构，或者替代地，与磷酰基氮化物(op氮化物)或热氧化物漂移区域组合的深沟槽隔离结构。在任何情况下，作为示例，与器件的有源区域之下的隔离区域组合的双深度隔离区域形成改善的横向扩散金属氧化物半导体(ldmos)或横向延伸漏极mosfet(edmos)。
14.本公开的晶体管可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(ic)技术中采用了用于制造本公开的晶体管的方法，即，技术。例如，该结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，晶体管的制造使用三个基本构建块：(i)将薄膜材料沉积在衬底上，(ii)通过光刻成像在膜的顶部施加图案化的掩模，以及(iii)选择性地将膜蚀刻到掩模。
15.图1示出了根据本公开的方面的具有嵌入的隔离层的衬底以及相应的制造工艺。更具体地，图1的结构10包括高电阻率衬底12和被嵌入在高电阻率衬底12内(例如，被掩埋在顶表面下方)的隔离层14。在实施例中，衬底12是由单晶si构成的体衬底；尽管本文设想了其他体衬底。例如，衬底12可以由任何合适的体材料构成，包括但不限于si、sige、sigec、sic、gaas、inas、inp和其他iii/v或ii/vi化合物半导体。衬底12的电阻率可以是例如针对si材料的105ωcm以上；尽管本文设想了其他电阻率和材料。作为另一示例，衬底12可以是用于由hires
tm
制造的ghz和thz应用的高电阻率si衬底。
16.在实施例中，被嵌入在衬底12内的隔离层14是高电阻率多晶硅材料。多晶硅材料14可以通过注入工艺来形成，随后是快速退火工艺。例如，衬底12可能经受在400kev下的并以1.25e15的剂量的氩注入。该浓度和剂量将有效地损坏衬底12，从而形成非晶硅层，例如多晶硅。在注入工艺之后，执行快速退火工艺以使衬底12(例如，单晶材料)的上部再结晶，留下被嵌入在单晶衬底12内的多晶硅材料14，例如，受损或非晶材料。
17.还应当理解，本公开不限于氩注入工艺。例如，注入工艺可以使用任何非掺杂或任何稀有气体。此外，作为进一步的示例，注入工艺可以是具有与si、n2或ge相同的价态(valance)的任何注入工艺。此外，隔离层14的厚度可以在50nm至1000nm的范围内。在其他实施例中，隔离层14的厚度可以是400nm至500nm，以及在另外的实施例中，隔离层14的厚度可以是约100nm至200nm。
18.此外，隔离层14的厚度可以在整个衬底12中变化，或者可以在衬底12的特定部分
中提供，这取决于注入工艺的集中(focus)。例如，与在本文中进一步描述的器件的有源区域或者位于浅沟槽隔离区域之下的有源区域相比，隔离层14的厚度可以在深沟槽隔离区域之下更大。并且，可以仅在衬底12的特定区域中提供隔离层14，诸如仅在器件的深沟槽隔离结构之间的有源区域之下，因此不跨越整个衬底12。
19.在图2中，深沟槽隔离结构16和浅沟槽隔离结构18形成于衬底12中。在更具体的实施例中，深沟槽隔离结构16和浅沟槽隔离结构18形成在隔离层14之上，其中深沟槽隔离结构16延伸到被嵌入在衬底12内的隔离层14并与其接触。如已经描述的，与位于浅沟槽隔离结构18之下的较薄部分相比，隔离层14在深沟槽隔离结构16之下可以更厚，如附图标记14a处的虚线所示。并且，浅沟槽隔离结构18优选地形成在深沟槽隔离结构16之间的空间内并形成为与栅极结构邻近，该浅沟槽隔离结构18形成用于器件的漂移区域。
20.深沟槽隔离结构16和浅沟槽隔离结构18是由于隔离结构16、18的不同深度而导致的使用单独的光刻、蚀刻和沉积工艺来形成的。例如，在单独地制造深沟槽隔离结构16和浅沟槽隔离结构18时，在衬底12之上形成的抗蚀剂暴露于能量(光)以形成图案(开口)。例如反应离子蚀刻(rie)的具有选择性化学(chemistry)的蚀刻工艺将用于通过抗蚀剂的开口在衬底12中形成一个或多个沟槽。对于深沟槽隔离结构16，沟槽将到达被嵌入在衬底12内的隔离层14；而对于浅沟槽隔离结构18，沟槽将较浅，以使得在浅沟槽隔离结构18与隔离层14之间设置单晶半导体层(例如，衬底12)。在通过常规氧灰化工艺或其他已知的剥离剂(stripant)去除抗蚀剂之后，绝缘体材料(sio2)可通过例如化学气相沉积(cvd)工艺的任何常规沉积工艺来沉积。可通过常规化学机械抛光(cmp)工艺去除衬底12的表面上的任何残余材料。
21.在替代实施例中，浅沟槽隔离结构18可由氮化物(op氮化物)或热氧化来替代。此外，在另外的替代实施例中，可以在注入和快速热退火工艺之前形成深沟槽隔离结构16，随后形成浅沟槽隔离结构18。
22.如图3所示，在衬底12内在隔离层14上方形成阱注入20、22，随后形成栅极结构24。在实施例中，阱注入20是深阱注入，优选使用p型掺杂剂；而阱注入22是较浅阱注入，优选使用n型掺杂剂。更具体地，用于阱注入20的p型掺杂剂可以是硼，以及用于阱注入22的n型掺杂剂可以是磷或砷或锑。在实施例中，n阱22形成在器件的漏极侧上；而p阱20延伸到器件的源极侧。
23.在更具体的示例中，例如通过离子注入引入掺杂剂来形成阱20、22，其中该离子注入在衬底12中引入掺杂剂的浓度。通过在衬底12中引入相反导电类型的不同掺杂剂的浓度来形成阱20、22。在实施例中，可以使用相应的图案化注入掩模来限定被暴露于注入的选定区域。在阱20的注入之后并且在用于形成阱22的注入掩模之前，剥离用于选择形成关于阱20的暴露区域的注入掩模。类似地，在执行注入之后，剥离用于选择形成关于阱22的暴露区域的注入掩模。注入掩模可包括光敏材料层，诸如有机光致抗蚀剂，其通过旋涂工艺施加、被预烘焙、被暴露于通过光掩模投射的光、在曝光之后被烘烤、以及被利用化学显影剂来显影。每个注入掩模具有足以阻挡掩模区域接收注入离子的剂量的厚度和阻止能力(stopping power)。
24.仍然参考图3，栅极结构24形成在阱20、22之上。如图3所示，位于栅极结构24之下的有源区域24a被深沟槽隔离结构16和隔离层14隔离。以此方式，在体衬底12中使用的隔离
层14将改善器件性能。更具体地，对于rf频率应用，当漏极在0至vdd之间振荡时，隔离层14将使器件与其他器件和衬底12隔离。此外，对于功率管理应用(例如，低mhz频率)，隔离层14将有助于通过添加高电阻路径来减少dc:dc变换器中的反向恢复。另外，除了其他优点之外，隔离层14禁止形成可能触发闩锁(latch up)的寄生双极问题。
25.作为示例，栅极结构24可表示为ldmos或edmos。在实施例中，栅极结构24可以由栅极电介质材料和栅极电极构成。栅极电极可以是多晶硅材料，以及栅极电介质材料可以是低k或高k栅极电介质材料。例如，高k栅极电介质材料可以是hfo2、al2o3、ta2o3、tio2、la2o3、srtio3、laalo3、zro2、y2o3、gd2o3。通过本领域已知的常规沉积、图案化和蚀刻工艺来形成栅极结构24，以使得本文中不需要进一步解释来用于完全理解本公开。
26.源极和漏极注入26a、26b(例如，n 注入)被分别设置在阱20、22中。在实施例中，漏极注入26b是位于n阱22内的远离栅极结构24定位的延伸漏极注入。更具体地，漏极注入26b位于浅沟槽隔离结构18与深沟槽隔离结构16之间，其形成在n阱22中。以此方式，如本领域技术人员应当理解的，n阱22、浅沟槽隔离结构16和漏极注入26的组合将在漂移区域内形成延伸漏极结构。并且，在该设计方案中，浅沟槽隔离结构18将提供器件到器件的隔离并且可用于延伸器件的漂移区域。
27.图4示出了到源极和漏极区域26a、26b的接触形成。在形成接触30之前，通过在完全地形成和图案化的半导体器件(例如，被掺杂的或离子注入的源极和漏极区域26a、26b和相应的器件24)之上沉积薄的过渡金属(例如，镍、钴或钛)层来提供硅化物接触。在沉积材料之后，该结构被加热以允许过渡金属与半导体器件的有源区域(例如，源极、漏极、栅极接触区域)中的暴露的硅(或本文所述的其他半导体材料)反应，从而形成低电阻过渡金属硅化物。在反应之后，通过化学蚀刻去除任何剩余的过渡金属，留下位于器件的有源区域中的硅化物接触。本领域技术人员应当理解，当栅极结构由金属材料构成时，器件上将不需要硅化物接触。
28.在硅化物工艺之后，在结构之上沉积层间电介质材料28，接着进行光刻、蚀刻和沉积工艺(例如，金属化工艺)以形成接触30。例如，通过cvd工艺来沉积电介质材料28，接着进行光刻和蚀刻(例如，rie)工艺以在电介质材料28内形成沟槽。在沟槽内沉积金属材料(例如，铝或钨)以形成接触30。可通过常规化学机械平坦化工艺从电介质材料40的表面去除任何残余金属材料。
29.可以在片上系统(soc)技术中利用晶体管。本领域技术人员应当理解，soc是将电子系统的所有组件集成在单个芯片或衬底上的集成电路(也称为“芯片”)。由于组件被集成在单个衬底上，因此与具有等效功能的多芯片设计相比，soc消耗的功率少得多并且占用的面积也少得多。因此，soc正成为移动计算(例如智能手机)和边缘计算市场中的主导力量。soc也被常用于嵌入的系统和物联网。
30.如上所述的方法用在集成电路芯片的制造中。所得到的集成电路芯片可以由制造商以作为裸芯片的原始晶片形式(即，作为具有多个未封装芯片的单个晶片)或者以封装形式分发。在后一种情况下，芯片被安装在单芯片封装(诸如塑料载体中，其引线固定到母板或其他更高级别的载体)或多芯片封装(诸如陶瓷载体中，其具有表面互连和/或掩埋互连中的一者或两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(诸如母板)或者(b)最终产品的一部分。最终产品可以是包
括集成电路芯片的任何产品，从玩具和其他低端应用，到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
31.本公开的各种实施例的描述已为了示例的目的而给出，但并非旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的被选择以旨在最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改善，或者使本技术领域的其他普通技术人员能理解本文公开的实施例。